数字电子技术第三版课件例1-4-1
合集下载
精品课件-数字电子技术(第三版)(刘守义)-第2章
第2章 逻辑门电路
2.1.2 与门 图2.4所示为双输入单输出DTL与门电路及与门逻辑符号。
在图2.4(a)中， 当输入端A与B同时为高电平1(+5 V)时， 二 极管VD1、 VD2均截止， R中没有电流，其上的电压降为0 V， 输出端L为高电平1（+5 V）； 当A、 B中的任何一端为低电 平0（0 V）或A、 B端同时为低电平0时， 二极管VD1、 VD2的 导通使输出端L为低电平0(0.7 V)。
第2章 逻辑门电路 图 2.1 简易抢答器
第2章 逻辑门电路
4. 1） 检测IC 用数字集成电路测试仪测试IC的好坏。 如果IC上的字迹 模糊， 型号显示不清楚， 通过自动扫描检测的方式可以检 测其型号。
第2章 逻辑门电路
2） (1) 熟悉电路板。 电路可以连接在自制的PCB（印刷电 路板）上， 也可以焊接在万能板上， 或通过“面包板”插 接。 无论采用哪种电路板， 在连接电路之前， 都必须首先 对电路板的结构、 特点有足够的认识。 尤其是第一次使用 “面包板”的读者， 必须事先掌握它的使用方法。
第2章 逻辑门电路
2.1 逻 辑 门 电 路 2.1.1 非门
非门只有一个输入端和一个输出端， 输入的逻辑状态经 非门后被取反， 图2.2所示为非门电路及其逻辑符号。 在图 2.2(a)中， 当输入端A为高电平1(+5 V)时， 晶体管导通, L 端输出0.2～0.3 V的电压， 属于低电平范围； 当输入端为 低电平0（0 V）时， 晶体管截止， 晶体管集电极-发射极间 呈高阻状态， 输出端L的电压近似等于电源电压。
第2章 逻辑门电路 图2.9为描述双输入与非门输入与输出信号之间逻辑关系
图2.9 双输入端与非门波形图
数字电子技术PPT全套课件
A B C D A B C D A B C D A B C D
第1章 逻辑代数基础
1.2.3 逻辑代数的基本公式、常用公式和基本定理
八进制：由0、1…7八个数码组成，进位规则是逢八进一， 计数基数为8，其按权展开式为。 例如：
D k i 8i
1 0 -1 33 . 1 3 3 1 8 8 8 8
第1章 逻辑代数基础
十六进制：由0、1…9、A、B…F十六个数码组成，进位规 则是逢十六进一，计数基数为16，其按权展开式
逻辑函数：当输入变量取值确定之后，输出变量取值便随之 而定，输出变量和输入变量之间是一种函数关系。
逻辑函数的表示方法：逻辑真值表、逻辑函数式、逻辑图和 卡诺图。 1.逻辑函数的表示方法 （1）逻辑真值表：是由输出变量取值与对应的输入变量取 值所构成的表格。列写方法是： a) 找出输入、输出变量，并用相应的字母表示； b)逻辑赋值。 c)列真值表。
第1章 逻辑代数基础
[例1-1] 将函数式化成最小项和的形式。
解：
Y ABC BD ABC D
ABC D D A A B C C D ABC D ABC D ABC D ABC D ABCD ABC D ABCD ABC D m9 m8 m5 m7 m13 m15 m10 m5 , m7 , m8 , m9 , m10 , m13 , m15 m5,7,8,9,10,13,15
a)找出真值表中使函数值为1的输入变量取值；
b）每个输入变量取值都对应一个乘积项，变量取值为1，用 原变量表示，变量取值为0，用反变量表示。 c)将这些乘积项相加即可。
数字电子技术基础第4章数字电子技术基础课件
S
Q & G2
R
SD,RD
Qn1SRQn
D DQn D
（CP = 1期间有效）
G3 & S
Байду номын сангаас
& G4 R
1
CP
D
简化电路：省掉反相器。把G3的输出送到R端。 G3的输出为S·CP＝S·1＝S＝D＝R
(4-29)
二、主要特点
1、时钟电平控制，无约束问题 在CP=1期间，若D=1，则Qn+1=1；若D=0，
EN
内含 4 个基本 RS 触发器
2. 由或非门组成：CC4043(略)
(4-21)
二、TTL 集成基本触发器
74279、74LS279
Q
&
&
S
R
Q
&
&
S1 S2
R
+VCC
RSSRSRSSRS––––––––––11233412341212
1 2 3 5 6 10 11 12 14 15
16
1R
4
CP－控制时序电路工作节奏的固定频率的脉冲信号 ，一般是矩形波。
具有时钟脉冲CP控制的触发器称为同步触发器，或 时钟触发器，触发器状态的改变与时钟脉冲同步。
同步触发器： 同步 RS 触发器 同步 D 触发器
(4-23)
4.2.1 同步RS触发器
一、电路组成及工作原理 1. 电路及逻辑符号
控制门 只有CP=1时， G3、G4导通
&
01
1
11
不变
S1
1R
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
数字电子技术基础简明教程第三版.pptx
组合电路的描述方法主要有逻辑表达式、 真值表、卡诺图和逻辑图等。
EXIT
3.1 组合逻辑电路的 分析方法和设计方法
主要要求：
理解组合逻辑电路分析与设计的基本方法。 熟练掌握逻辑功能的逻辑表达式、真值表、 卡诺图和逻辑图表示法及其相互转换。
EXIT
一、组合逻辑电路的基本分析方法
分析思路：
根据给定逻辑电路，找出输出输入间的逻辑关系， 从而确定电路的逻辑功能。
基本步骤：
根据给定逻辑图写出输出逻辑式，并进行必要的化简
列真值表
分析逻辑功能
EXIT
[例] 分析下图所示逻辑 电路的功能。
A
Y1
B
C
Y
(2)列逻辑函数真值表 输 入 输出
ABC Y 000 0 001 1
解：(1)写出输出逻辑函数式
010
Y1 A B Y YA1 BC C
( A B)C A B C
Ai Bi Ai Bi
Ai Bi Bi . Ai Bi Ai
此式虽非最简，但这样可利用 Ci 中的 信号 Ai Bi ，省去实现 Ai 和 Bi 的两个非门， 从而使整体电路最简。
EXIT
3.2 编码器
主要要求：
理解编码的概念。 理解常用编码器的类型、逻辑功能和使用方法。
EXIT
一、编码器的概念与类型
组合逻辑电路
指任何时刻的输出仅取决于 该时刻输入信号的组合，而与电 路原有的状态无关的电路。
时序逻辑电路
指任何时刻的输出不仅取决 于该时刻输入信号的组合，而且 与电路原有的状态有关的电路。
EXIT
二、组合逻辑电路的特点与描述方法
组合逻辑电路的逻辑功能特点：
没有存储和记忆作用。
EXIT
3.1 组合逻辑电路的 分析方法和设计方法
主要要求：
理解组合逻辑电路分析与设计的基本方法。 熟练掌握逻辑功能的逻辑表达式、真值表、 卡诺图和逻辑图表示法及其相互转换。
EXIT
一、组合逻辑电路的基本分析方法
分析思路：
根据给定逻辑电路，找出输出输入间的逻辑关系， 从而确定电路的逻辑功能。
基本步骤：
根据给定逻辑图写出输出逻辑式，并进行必要的化简
列真值表
分析逻辑功能
EXIT
[例] 分析下图所示逻辑 电路的功能。
A
Y1
B
C
Y
(2)列逻辑函数真值表 输 入 输出
ABC Y 000 0 001 1
解：(1)写出输出逻辑函数式
010
Y1 A B Y YA1 BC C
( A B)C A B C
Ai Bi Ai Bi
Ai Bi Bi . Ai Bi Ai
此式虽非最简，但这样可利用 Ci 中的 信号 Ai Bi ，省去实现 Ai 和 Bi 的两个非门， 从而使整体电路最简。
EXIT
3.2 编码器
主要要求：
理解编码的概念。 理解常用编码器的类型、逻辑功能和使用方法。
EXIT
一、编码器的概念与类型
组合逻辑电路
指任何时刻的输出仅取决于 该时刻输入信号的组合，而与电 路原有的状态无关的电路。
时序逻辑电路
指任何时刻的输出不仅取决 于该时刻输入信号的组合，而且 与电路原有的状态有关的电路。
EXIT
二、组合逻辑电路的特点与描述方法
组合逻辑电路的逻辑功能特点：
没有存储和记忆作用。
数字电子技术基础 第3章 组合逻辑电路1PPT课件
2. 列真值表
3. 写输出表达式并化简
ABCY
YA B C A B CAC B ABC0 0 0 0 001 0
BC AB CAC B
010 0
B C A C AB 最简与或式 最简与非-与非式
011 1 100 0 101 1
YBC AC AB
110 1 111 1
BC AC AB
4. 画逻辑图 — 用与门和或门实现 YB C A C AB — 用与非门实现 YBC AC AB
统分析。
二、分析举例 [例] 分析图中所示电路的逻辑功能
A B
&
C
[解] 表达式
真值表
& ≥1 Y A B C Y A B C Y
000 1 100 0 001 0 101 0 010 0 110 0
011 0 111 1
YAB A C AB B C AB C C AB A C BC
ABC ABC
3. 列真值表
ABCD Y 0000 0 0001 1 0010 1 0011 0 0100 1 0101 0 0110 0 0111 1
ABCD Y 1000 1 1001 0 1010 0 1011 1 1100 0 1101 1 1110 1 1111 0
4. 功能说明： 当输入四位代码中 1 的个数为奇数时输出
第三章 组合逻辑电路
电子技术 数字电路部分
第三章
组合逻辑电路
第三章 组合逻辑电路
整体概况
+ 概况1
您的内容打在这里，或者通过复制您的文本后。
概况2
+ 您的内容打在这里，或者通过复制您的文本后。
概况3
+ 您的内容打在这里，或者通过复制您的文本后。
数字电子技术基础全套课件
＝ 1×25 + l×24 + 0×23 + 1×22 + 0×21 + l×20 + 1×2-1 + 0×2-2 + 1×2-3 ＝ 32 + 16 + 0 + 4 + 0 + 1 + 0.5 + 0 + 0.125 ＝ (53．625) D
【例1-2】 将十六进制数(4E5.8) H转换为十进制数。 解：(4E5.8) H ＝ 4×(16)2 + E×(16)1 + 5×(16)0 + 8×(16)-1
0
时间
在时间上和数值上是连续变化的电信号
分析方法 逻辑代数
图解法，等效电路，分析计算
1.1.3 数字电路的特点
(1) 稳定性好，抗干扰能力强。 (2) 容易设计，并便于构成大规模集成电路。 (3) 信息的处理能力强。 (4) 精度高。 (5) 精度容易保持。 (6) 便于存储。 (7) 数字电路设计的可编程性。 (8) 功耗小。
八进制转二进制规则是，将每位八进制数码分别用三位二进制 数表示，并在这个0和1构成的序列去掉无用的前导0即得。
【例1-7】将八进制数（5163)O转换成二进制数。
解：将每位八进制数码分别用三位二进制数表示，转换过程 如下
(5163)O = (101 001 110 011)2 = (101001110011)2
解：
整数部分
16 | 427 余数 16 | 26 ………11 低位 16 | 1 ……… 10 （反序）
0 ……… 1 高位
小数部分
0.34357 整数
× 16
5.50000 ……… 5 高位
0.50000
【例1-2】 将十六进制数(4E5.8) H转换为十进制数。 解：(4E5.8) H ＝ 4×(16)2 + E×(16)1 + 5×(16)0 + 8×(16)-1
0
时间
在时间上和数值上是连续变化的电信号
分析方法 逻辑代数
图解法，等效电路，分析计算
1.1.3 数字电路的特点
(1) 稳定性好，抗干扰能力强。 (2) 容易设计，并便于构成大规模集成电路。 (3) 信息的处理能力强。 (4) 精度高。 (5) 精度容易保持。 (6) 便于存储。 (7) 数字电路设计的可编程性。 (8) 功耗小。
八进制转二进制规则是，将每位八进制数码分别用三位二进制 数表示，并在这个0和1构成的序列去掉无用的前导0即得。
【例1-7】将八进制数（5163)O转换成二进制数。
解：将每位八进制数码分别用三位二进制数表示，转换过程 如下
(5163)O = (101 001 110 011)2 = (101001110011)2
解：
整数部分
16 | 427 余数 16 | 26 ………11 低位 16 | 1 ……… 10 （反序）
0 ……… 1 高位
小数部分
0.34357 整数
× 16
5.50000 ……… 5 高位
0.50000
电子课件《数字电子技术》3第3章 组合逻辑电路
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表3-14 例真值表
（3）根据真值表，直接画卡诺图进 行化简，如图3-16所示。
图3-16 例的卡诺图
（4）写出最简表达式，并根据设计要求变换为与非—与非表 达式
Y AC AB BC ABBC AC
（5）根据与非—与非表达式画出逻辑电路图，如图3-17所示。
解：
（1）图中输入变量为A，B，C，D，输出变量为Y，中间各级异 或门的输出分别设为Y0，Y1和Y2，逐级写出逻辑函数式
Y0 A B
YY12
Y0 Y1
C D
Y Y2
整理后可得Y的逻辑表达式 Y ABCD
A
B
C
D
L
（2）由于Y的逻辑表达
0
0
0
0
0
式不能再化简，所以直
0
0
0
1
1
0
0
1
0
如图3-12（a）所示为同或运算组合电路；图3-12（b）所 示为同或门逻辑符号。
（a）同或运算组合电路
（b）同或门逻辑符号
图3-12 同或门组合电路及逻辑符号
如表3-11所示为同或门的真值表。
A
B
L
0
0
1
0
1
0
1
0
0
1
1
1
3.2 组合逻辑电路的分析 方法和设计方法
3.2.1 组合逻辑电路的 分析方法
5．工艺设计
为了将逻辑电路实现为具体的电路装置，还需要做一系列 的工艺设计工作，包括设计印刷电路板、机箱、面板、电源、 显示电路、控制开关等。最后还必须完成组装、调试。
精品课件-数字电子技术(第三版)(刘守义)-第4章
第 4 章 编码器与译码器
2. 二-十进制编码 （1） 8421BCD码是用4位二进制数表示1位十进制数， 这4位二进制数的权分别为8、 4、 2、 1。 （2） 2421BCD码的4位二进制数的权分别是2、 4、 2、 1， 这种BCD码的编码方案不是惟一的， 表4.5中列出了其中 两种。
第 4 章 编码器与译码器
第 4 章 编码器与译码器
5） 74LS147 (1) 编码功能。 给一块74LS147接通电源和地， 在 74LS147的9个输入端加上输入信号（按表4.2所示， 依次给 I1~I9加信号）， 用逻辑试电笔或示波器测试Y0、 Y1、 Y2、 Y3 4个输出端的电平， 将测试结果填入表4.2中。
第 4 章 编码器与译码器
第 4 章 编码器与译码器
从表4.4中可见， 循环码中每一位代码从上到下的排列 顺序是以固定周期进行循环的。 其中右起第一位的循环周期 是“0110”， 第二位是“00111100”， 第三位是 “0000111111110000”， 等等。 4位循环码以最高位0与1之 间位轴对折， 除反射位外， 其他3位均互为镜像。 故有时 也将循环码称为反射码。
第 4 章 编码器与译码器
第 4 章 编码器与译码器
4.1.3 当要求信号传输或处理的错误概率小时， 应选用具有单
位间距特性的编码。 因为这类编码的各相邻码组之间只有一 位码不同， 因此在连续传输、 译码时的可靠性高， 能消除 译码噪声产生的逻辑错误。
第 4 章 编码器与译码器
一般数字设备多采用8421BCD码， 因而在应用时应尽量 采用8421BCD码， 以避免增加码制转换电路。
第 4 章 编码器与译码器
2. 实训设备： 逻辑试电笔， 示波器， 直流稳压电源， 集成电路测试仪。 实训器件： 实验电路板、 实训3中调试好的抢答器实验 板、 二－十进制编码器74LS147、 字符译码器74LS48、 共 阴极数码管、 非门74LS04各一块。
数字电子技术基础简明教程第三版课件
01
添加章节标题
02
课件概述
课件简介
ቤተ መጻሕፍቲ ባይዱ
课件名称：数字 电子技术基础简 明教程第三版
课件目标：帮助 学生掌握数字电 子技术基础知识， 提高分析和解决 问题的能力
课件内容：包括 数字电路基础、 逻辑门电路、组 合逻辑电路、时 序逻辑电路等章 节
课件特点：采用 图文并茂的方式， 结合实例和案例 分析，使抽象的 理论更加生动形 象，便于学生理 解和掌握
验证功能：通过仿真或实验验证电路的功能是否正确
数字电路的故障诊断与排除
添加项标题
数字电路故障诊断方法：通过观察、测试和分析等手段，确定数 字电路中存在的问题和故障点。
添加项标题
数字电路故障排除方法：根据诊断结果，采取相应的措施排除故 障，恢复数字电路的正常工作。
添加项标题
数字电路故障诊断与排除的注意事项：在操作过程中要注意安全， 避免对电路和设备造成二次损坏。
计算机领域的应用
数字电路设计
计算机接口技术
添加标题
添加标题
计算机组成结构
添加标题
添加标题
计算机控制技术
控制领域的应用
数字电子技术在 控制领域的应用 背景
数字电子技术在 控制领域的应用 范围
数字电子技术在 控制领域的应用 案例
数字电子技术在 控制领域的未来 发展趋势
汽车电子领域的应用
发动机控制系统：通过数字电子技术实现发动机的精确控制，提高燃油经 济性和排放性能。
03
知识
数字信号与模拟信号的区别
定义：数字信号是离散的，模拟信号是连续的。
幅度取值：数字信号的幅度取值通常只有两种 可能，即0或1。而模拟信号的幅度可以取任意 值。
数字电子技术3PPT课件
从暂稳态自动返回稳态之后，电容C将通过电 阻R放电，使电容上的电压恢复到稳态时的初始值。
2021/7/13
32
第32页/共242页
单稳态触发器工作波形
2021/7/13
33
第33页/共242页
2. 主要参数
（1）输出脉冲宽度tw 输出脉冲宽度tw，就是暂稳态的维持时间。根据
uI2的波形可以计算出： tw ≈0.7RC
2021/7/13
2
第2页/共242页
4.5.2 同步时序逻辑电路设计举例
计数器是典型的时序逻辑电路，它的设计具有普遍性，我们以同 步计数器为例来讲述同步时序逻辑电路的设计过程。 同步计数器设计的一般步骤为： 1.分析设计要求，确定触发器数目和类型； 2.选择状态编码； 3.求状态方程，驱动方程； 4.根据驱动方程画逻辑图； 5.检查能否自启动。
复习
同步计数器的分析方法、步骤？
2021/7/13
1
第1页/共242页
4.5.1 同步时序逻辑电路设计的一般步骤
时序逻辑电路设计是分析的逆过程,它是根据一定的设计要求，选择 适当的逻辑器件设计出符合要求的逻辑电路的过程。本节仅介绍用门电路 及触发器设计同步时序逻辑电路的方法，这种设计方法的基本指导思想是 用尽可能少的时钟触发器和尽可能少的连线来实现设计要求。设计同步时 序逻辑电路的一般步骤如图4.4.1所示。
下面以CC40106为例说明其功能。
2021/7/13
19
第19页/共242页
为了提高电路的性能，电路在施密特触发器
的基础上，增加了整形级和输出级。
整形(a)级原理可框以图 施使(b密) 输电特压触出传发输波反特相形性器的(c)边逻辑沿符更号 加陡峭，
2021/7/13
32
第32页/共242页
单稳态触发器工作波形
2021/7/13
33
第33页/共242页
2. 主要参数
（1）输出脉冲宽度tw 输出脉冲宽度tw，就是暂稳态的维持时间。根据
uI2的波形可以计算出： tw ≈0.7RC
2021/7/13
2
第2页/共242页
4.5.2 同步时序逻辑电路设计举例
计数器是典型的时序逻辑电路，它的设计具有普遍性，我们以同 步计数器为例来讲述同步时序逻辑电路的设计过程。 同步计数器设计的一般步骤为： 1.分析设计要求，确定触发器数目和类型； 2.选择状态编码； 3.求状态方程，驱动方程； 4.根据驱动方程画逻辑图； 5.检查能否自启动。
复习
同步计数器的分析方法、步骤？
2021/7/13
1
第1页/共242页
4.5.1 同步时序逻辑电路设计的一般步骤
时序逻辑电路设计是分析的逆过程,它是根据一定的设计要求，选择 适当的逻辑器件设计出符合要求的逻辑电路的过程。本节仅介绍用门电路 及触发器设计同步时序逻辑电路的方法，这种设计方法的基本指导思想是 用尽可能少的时钟触发器和尽可能少的连线来实现设计要求。设计同步时 序逻辑电路的一般步骤如图4.4.1所示。
下面以CC40106为例说明其功能。
2021/7/13
19
第19页/共242页
为了提高电路的性能，电路在施密特触发器
的基础上，增加了整形级和输出级。
整形(a)级原理可框以图 施使(b密) 输电特压触出传发输波反特相形性器的(c)边逻辑沿符更号 加陡峭，
精品课件-数字电子技术(第三版)(孙津平)-第5章
化简变换可得状态方程：
22
第 5 章 时序逻辑电路 (3) 求出对应状态值。 列状态表如表5.2所示。
23
第 5 章 时序逻辑电路 画状态图如图5.6（a）所示， 画时序图如图5.6（b）所示。
图 5.6 (a) 状态图； (b) 时序图
24
第 5 章 时序逻辑电路 (4） 归纳分析结果， 确定该时序电路的逻辑功能。 从时钟方程可知该电路是同步时序电路。 从状态图可知随着CP脉冲的递增, 触发器输出Q2Q1Q0
第 5 章 时序逻辑电路 第 5 章 时序逻辑电路 5.1 概述 5.2 同步计数器 5.3 异步计数器 5.4 寄存器
1
第 5 章 时序逻辑电路
5.1 概
述
图5.1所示为脉冲信号频率测量电路， 其中既包含时序逻辑
电路(计数器)， 还有组合逻辑电路(译码器)。 被测脉冲信号和
取样信号作为与门的输入， 只有当取样信号为高电平(即在t1～ t2时间段内)， 被测脉冲信号才能通过与门输出到计数器电路， 计数器累计t1～t2 时间段内被测脉冲个数N， 利用公式f=N/(t2 －t1)计算出被测脉冲信号的频率， 并加以译码显示。
从电路输出的哪一个状态开始，触发器输出Q1Q0的变化都会进入 同一个循环过程， 而且此循环过程中包括四个状态，并且状态 之间是递增变化的。
16
第 5 章 时序逻辑电路 当 Q1Q0= 11时， 输出Z = 1； 当Q1Q0取其他值时， 输出
Z = 0; 在Q1Q0变化一个循环过程中， Z = 1只出现一次， 故Z 为进位输出信号。
综上所述， 此电路是带进位输出的同步四进制加法计数器 电路。
17
第 5 章 时序逻辑电路 从图5.4（b）所示时序图可知： Q0端输出矩形信号的周期
22
第 5 章 时序逻辑电路 (3) 求出对应状态值。 列状态表如表5.2所示。
23
第 5 章 时序逻辑电路 画状态图如图5.6（a）所示， 画时序图如图5.6（b）所示。
图 5.6 (a) 状态图； (b) 时序图
24
第 5 章 时序逻辑电路 (4） 归纳分析结果， 确定该时序电路的逻辑功能。 从时钟方程可知该电路是同步时序电路。 从状态图可知随着CP脉冲的递增, 触发器输出Q2Q1Q0
第 5 章 时序逻辑电路 第 5 章 时序逻辑电路 5.1 概述 5.2 同步计数器 5.3 异步计数器 5.4 寄存器
1
第 5 章 时序逻辑电路
5.1 概
述
图5.1所示为脉冲信号频率测量电路， 其中既包含时序逻辑
电路(计数器)， 还有组合逻辑电路(译码器)。 被测脉冲信号和
取样信号作为与门的输入， 只有当取样信号为高电平(即在t1～ t2时间段内)， 被测脉冲信号才能通过与门输出到计数器电路， 计数器累计t1～t2 时间段内被测脉冲个数N， 利用公式f=N/(t2 －t1)计算出被测脉冲信号的频率， 并加以译码显示。
从电路输出的哪一个状态开始，触发器输出Q1Q0的变化都会进入 同一个循环过程， 而且此循环过程中包括四个状态，并且状态 之间是递增变化的。
16
第 5 章 时序逻辑电路 当 Q1Q0= 11时， 输出Z = 1； 当Q1Q0取其他值时， 输出
Z = 0; 在Q1Q0变化一个循环过程中， Z = 1只出现一次， 故Z 为进位输出信号。
综上所述， 此电路是带进位输出的同步四进制加法计数器 电路。
17
第 5 章 时序逻辑电路 从图5.4（b）所示时序图可知： Q0端输出矩形信号的周期
数字电子技术(第三版)(章图文 (5)
第五章 触 发 器
图 5 – 1 时序电路框图
第五章 触 发 器
时序电路就是通过记忆元件的不同状态，来记忆以
前的状态。设时间t时刻记忆元件的状态输出
为 Q1n (t), Q2n (t), Qln (t) ， 称为时序电路的现态。那么，
在该时刻的输入
x及n (现t) 态
Q的ln (共t) 同作用下，组合
图 5 – 4 例 1、例 2 (a) 米里型； (b) 莫尔型
第五章 触 发 器
表5–5 真 值 表
Qn x1 x2
Q n+1
F
000
0
1
001
0
0
010
1
0
011
1
1
100
1
1
101
0
0
1101011101
第五章 触 发 器
解 表 5－5 是某时序逻辑电路的真值表， 其左边是 时序电路的现态和输入信号， 均作为时序电路的输入来 处理， 中间和右边表示该电路的次态和输出。 作出对应
第五章 触 发 器
表 5 – 9 钟控RS触发器真值表
R S Qn
000 001 010 011 100 101 110 111
Q n+1
0 1
1 1
0 0 × ×
说明
保持 Q n+1=Qn
置1 Q n+1=1
置0 Q n+1=0
禁止
第五章 触 发 器
2. 状态表、状态图及特征方程
Q n 1
S
_
表 5 – 10 D触发器真值表
D
Qn
0
0
0
1
1