基于FPGA的仿真系统数据采集控制器IP核设计
基于FPGA的数据采集系统设计-精品
目录1 绪论 (1)1.1 设计的背景及意义 (1)1.2 国内外的研究现状 (2)1.3 设计的内容与论文结构 (3)1.3.1 设计的内容 (3)1.3.2 论文结构 (3)2 系统框架设计 (4)2.1 设计方案 (4)2.1.1 计算机端软件选择 (4)2.1.2 系统开发软件选择 (5)2.2 系统硬件结构 (6)2.3 系统软件结构 (7)3 系统的硬件设计 (7)3.1 数据采集电路 (7)3.1.1 Cyclone II 系列芯片 (7)3.1.2 输入电路 (8)3.1.3 ADS7822 (9)3.1.2 多路模拟开关CD4051 (12)3.2 显示电路 (14)3.2.1 74LS138 (14)3.2.2 74HC245 (15)3.2.3 七段数码管 (16)3.2.4 显示电路 (17)3.3 串行口通信电路 (18)3.3.1 MAX3232概述 (18)3.3.2 RS-232发送器 (19)3.3.3 电容选择 (19)3.3.4 电源去耦 (19)4 系统软件设计 (20)4.1 程序流程图 (20)4.1.1 时钟分频程序流程图 (20)4.1.2 A/D转换程序流程图 (21)4.2 程序模块 (22)4.2.1 时钟产生模块 (22)4.2.2 A/D子程序模块 (24)4.2.3 通信子程序模块 (26)4.2.4 显示程序 (27)5 系统测试 (29)5.1 数据采集系统调试 (29)5.2 显示系统调试 (30)5.3 通信系统调试 (30)5.4 数据采集系统整体测试 (31)6 结论与展望 (33)谢辞 (34)参考文献 (35)附录1 (36)附录2 (42)摘要数据采集是信号与信息系统一个重要的组成部分，也是数字信号处理的关键环节。
本论文主要介绍一种基于FPGA的数据采集系统，提出一种由串行A/D转换芯片ADS7822、低成本FPGA(Cyclone II)和RS232总线接口组成的数据采集系统方案，系统利用A/D器件对外界输入模拟电压信号模数转换。
利用FPGA和ADS8364实现数据采集控制器IP核设计
利用FPGA和ADS8364实现数据采集控制器IP核设计随着可编程逻辑器件的不断进步和发展，FPGA在嵌入式系统中发挥着越来越重要的作用。
本文介绍的在电能质量监测系统中信号采集模块控制器的IP核，是采用硬件描述语言来实现的。
首先它是以ADS8364芯片为控制对象，结合实际电路，将6通道同步采样的16位数据存储到FIFO控制器。
当FIFO控制器存储一个周期的数据后，产生一个中断信号，由PowerPC对其进行高速读取。
这样能够减轻CPU的负担，不需要频繁地对6通道的采样数据进行读取，节省了CPU运算资源。
1 ADS8364芯片的原理与具体应用A／D转换芯片ADS8364是TI公司推出的专为高速同步数据采集系统设计的高速度、低功耗、6通道(三相电压、三相电流)同步采样的16位A／D转换芯片。
采用模拟和数字分别供电，在模拟输入端，有模拟参考电压输入、输出引脚和信号六通道正反相输入引脚；在数字端，主要包括控制ADS8364的读／写、复位、片选引脚和转换结果输出总线。
ADS8364芯片的转换过程为：当ADS8364的HOLDX保持至少20 ns的低电平时，转换开始。
当转换结果被存入输出寄存器后，引脚EOC的输出将保持半个时钟周期的低电平，以提示数据分析处理器进行转换结果的接收，处理器通过置RD和CS为低电平可使数据通过并行输出总线读出。
在转换数据的接收过程中，ADS8364芯片各引脚工作的时序达到协调一致，才能保证监测设备良好工作，具体时序安排如图1所示。
ADS8364芯片的数据输出方式分别由BYTE、ADD与地址线A2、A1、A0组合控制，转换结果的读取方式由电能质量监测系统中采用的数据分析处理器决定，一般可取直接读取、循环读取和FIFO方式的任何一种。
根据BYTE为0或者为1可确定每次读取时得到的数据位数，根据ADD为0或者为1可确定第一次读取的是通道地址信息还是通道A／D转换结果。
在实际应用中，我们结合了ADS8364模数转换器中的6个16位ADC可以成对同步工作的能力，3 个保持信号(HOLDA、HOLDB、HOLDC)可以同时被选通，其转换结果将保存在6个寄存器中。
基于FPGA的高速PID控制器设计与仿真
基于FPGA的高速PID控制器设计与仿真在CNC(电脑数控)加工、激光切割、自动化磨辊弧焊系统、步进／伺服电机控制及其他由电机控制的机械组装定位运动控制系统中，PID控制器应用得非常广泛。
其设计技术成熟，长期以来形成了典型的结构，参数整定方便，结构更改灵活，能满足一般控制的要求。
此类运动控制系统的被控量常为速度、角度等模拟量，被控量与设定值之间的误差值经离散化处理后，可由数字PID控制器实现的控制算法加以运算，最后再转换为模拟量反馈给被控对象，这就是PID控制中常用的近似逼近原理。
采用这种结构设计的控制系统，其性能只能与原连续控制系统性能接近而不会超过，逼近的精度与被变换的连续数学模型大小及采样周期长短有关[1]。
特别是在高速运动控制的情况下，采样周期的影响更大，采样周期相对较长时，逼近程度才较好，但是对PID控制算法的运算速度及回路的调节时间等也提出了更高的要求。
可编程逻辑器件FPGA的逻辑门数为5000～200万个，属于大规模甚至超大规模逻辑器件，其工作频率最高可达250MHz。
因此，无论从编程规模还是工作速度上，完全可以用来实现高速PID控制器。
本设计使用Altera公司的Cyclone系列FPGA器件EP1C3作为硬件开发平台，对运动控制中常用的增量式数字PID控制算法进行优化处理，提高了运算速度和回路的调节时间。
1 增量式数字PID控制算法的FPGA实现经典PID控制方程为：式中，KP为比例放大系数；K1为积分时间常数；KD为微分时间常数。
数字PID控制算法的实现，必须用数值逼近的方法。
当采样周期相当短时，用求和代替积分，用差商代替微商，使PID算法离散化，将描述连续一时间PID算法的微分方程离散化、差分、归并处理后可得：从(2)式可以看出，增量式数字PID算法，只要储存最近的三个误差采样值e(k)、e(k-1)、e(k-2)就足够了。
实现此增量式数字PID控制算法的结构图如图1所示。
第9章 基于FPGA的IP核设计技术
Altera能够提供给用户使用的3种IP形式： 基本宏功能（Megafunctions/LPM） Altera IP(MegaCore) Altera IP合作伙伴（AMPP）的IP
PCIMT32
PCI T32 PCI MT64 PCI64 PCI32 Nios target
DDR Memory I/F
Nios &Nios ii
SRAM interface
SDR DRAM interface
Flash interface
Virterbi
Turbo encoder/decoder
IP核默认的格式
IP核结构连接总线总线接口 逻辑逻辑或算法
Altera公司的Avalon总线
凡是用NiosII软核处理器控制的外设 都需要 符合 Avalon总线传输要求。 Altera公司所有的IP核，包括NiosII在内，支持 Avalon总线。 Avalon总线是交换式（Switch）型总线。任意一 个主设备和从设备都有一个数据通路，主设备可 以同时访问多个不同的从设备。而获得更高的数 据传输率。 SOPC Builder8.0 提供的Avalon-MM（普通模式） 和Avalon-ST（高速模式）。
（6）SPIRXBUF：SPI串行接收缓冲寄存器。
（7）SPITXBUF：SPI串行发送缓冲寄存器。
（8）SPIDAT：SPI串行数据寄存器。
（9）SPIPRI：SPI优先级控制。
SPI操作 下图是SPI用于两个控制器（一个主控制器和一个从控制器）通 信的典型连接方式。
基于FPGA的数据采集和回放系统的结构的设计
摘要数据采集系统一般由数据输入通道、数据存储与管理、数据处理、数据输出及显示这五个部分组成。
输入通道要实现对被测对象的检测、采样和信号转换等工作。
数据存储与管理要用存储器把采集到的数据存储起来，建立相应的数据库，并进行管理和调用。
本课题设计了以FPGA 为核心逻辑控制模块的高速数据采集和回放系统，设计中采用了自顶向下的方法,先从系统的角度分析该系统要完成哪些功能。
用系统级行为描述表达一个包含输入输出的顶层模块，同时完成整个系统的模拟与性能分析。
然后将系统划分为各个功能模块，详细论述了各模块的设计方法和控制流程。
FPGA 模块设计使用VHDL语言,在QUARTUSII中实现软件设计和完成仿真。
最后在硬件上进行试验结果的验证，根据实验结果作修改后得出结果。
本文给出了一些模块图形及端口说明和设计实现的思想,整个采集系统可实现现场模拟信号采集和信号的频率计数。
关键词：FPGA 数据采集时钟逻辑运算VHDL语言AbstractGenerally,data acquisition system is made of the data input channels,data storage and management,data processing,data output and display of these five parts.Input channels of the measured object in order to achieve the detection,sampling and signal conversion and so on .Data storage memory is used and managed to store data collected,which creats the corresponding database,and management and calls.The topic is designed to FPGA logic control module as the core of the high-speed data acquisition and playback system,which is used the method of top-down approach.In the first place,the perspective of system analysis of the system which functions to complete act with system-level descripition of the expression that contains the top-level input and output modules,at the same time the whole system simulation and performance analysis. Then the system is divided into various functional modules,which are use the language of VHDL in QUARTUSII to achieve the completion of the design and simulation software.Finally,it has test results for hardware verification,in accordance with the revised results for the outcome. In this paper, it has gave a number of modules and port descripition and graphic design ideas. The entire sampling system can be realized at the scene analog signal sampling and signal frequency count.[2 16 17]Key words：FPGA data acquisition clock logic count the language of VHDL目录摘要 (I)Abstract ............................................................................................................................... I I 绪论 .. (1)1 系统的总体结构 (3)1.1 基于FPGA的数据采集和回放系统的结构 (3)1.2 系统组成框图介绍 (4)2 系统原理与方案选择 (5)2.1 AD芯片选型及其原理 (5)2.1.1 AD芯片的选型 (5)2.1.2 ADC0809的引脚功能 (5)2.1.3 ADC0809应用说明及时序图 (6)2.2 频率测量原理及方案选择 (7)2.2.1 直接测频法原理 (7)2.2.2 等精度测频原理 (8)2.2.3 测频方法的选择 (9)2.3 FPGA内部运算模块的设计原理 (9)2.4 LED数码管显示原理及方案选择 (9)2.4.1 LED数码管的工作原理 (9)2.4.2 FPGA实现LED数码管静态显示控制实现原理 (9)2.4.3 采用FPGA实现LED数码管动态显示控制实现原理 (10)2.4.4 LED数码管显示方案的选择 (10)3 系统设计及主要模块的实现 (11)3.1 系统设计的顶层实体原理 (11)3.2 AD控制转换功能模块的设计 (11)3.2.1 AD控制转换模块的端口说明 (11)3.2.2 AD控制转换控制模块的编程思想 (12)3.2.3 该模块的仿真波形及分析 (13)3.3 频率计模块 (13)3.3.1 检测模块的端口说明及编程实现 (13)3.3.2 频率控制模块端口说明及编程实现 (14)3.3.3 计数模块端口说明及编程实现 (16)3.3.4 锁存模块端口说明及编程实现 (17)3.4 分频模块 (18)3.4.1 分频模块的端口说明及编程实现 (19)3.5 LED数码管显示 (20)3.5.1 LED数码管的端口说明及编程实现 (20)3.6 LED点阵显示模块 (21)3.6.1 该模块端口说明及编程实现 (22)4 软硬件调试 (24)4.1 软件使用中遇到的问题 (24)4.2 AD转换工作中遇到的问题 (24)4.3 频率计遇到的问题 (24)4.3.1 计数模块 (24)4.3.2 频率控制模块 (25)4.3.3 频率计 (25)4.4 点阵调试遇到的问题 (25)4.5 系统调试现象 (25)结论 (26)致谢 (27)参考文献 (28)附录系统程序 (29)绪论在进入21世纪以后，伴随着半导体工艺的发展，集成电路的规模、性能和市场都有着突飞猛进的发展，越来越多的大规模集成电路被应用都计算机、通信、电子等领域。
基于FPGA的仿真系统数据采集控制器IP核设计
基于FPGA的仿真系统数据采集控制器IP核设计现代模拟仿真技术[1]广泛应用在系统设计、系统分析以及教育训练中。
在模拟过程中，存在大量向前端模拟装置或仿真模块发送指令数据，以及从模拟工作设备上读取状态参量的情况。
在对大型工业设备和系统进行模拟仿真时，数据采集控制的复杂程度愈加恶劣[2]。
通过改进数据采集控制器的结构，提高数据采集控制器的自动化和集成化程度，可以有效地提高大型模拟仿真设备数据采集和控制的效率。
FPGA 及SoPC 技术的发展为此提供了新的解决方案。
IP 核(IP Core)是具有特定电路功能的硬件描述语言程序，可较方便地进行修改和定制，以提高设计效率[3]。
本文研究了基于FPGA 的数据采集控制器IP 核的设计方案和实现方法，该IP 核既可以应用在独立IC 芯片上，还可作为合成系统的子模块直接调用，实现IP 核的复用。
1 系统结构数据采集控制器主要分为发送机制和接收机制两部分。
在传统的模拟仿真系统[4]中，发送机制负责将模拟仿真系统主机控制程序模拟运算的数据传给事先定义的变量，通过专用接口卡将其放在绝对内存地址单元中，再借助智能双端口的工控机将数据发至前端，以驱动前端设备(如仪表、显示灯等)进行显示，或使前端设备(如开关、阀门、步进电机等)进行动作；接收机制与之相反，即实时地将从前端工控机采集的模拟设备的动作量和状态量(包括模拟实际情况的温度量、压力量等)读到计算机内存地址单元中，并通过专写程序把这些变量值转换成主控程序所需要的数据。
前端设备种类繁多，因此实际中需有针对性地进行设计，以实现工控机对前端设备的控制。
此外，工控机与主机之间还必须通过专用接口进行通信，。
采用VHDL语言实现数据采集与控制系统软IP核的设计
采用VHDL语言实现数据采集与控制系统软IP核的设计现代模拟仿真技术广泛应用在系统设计、系统分析以及教育训练中。
在模拟过程中，存在大量向前端模拟装置或仿真模块发送指令数据，以及从模拟工作设备上读取状态参量的情况。
在对大型工业设备和系统进行模拟仿真时，数据采集控制的复杂程度愈加恶劣。
通过改进数据采集控制器的结构，提高数据采集控制器的自动化和集成化程度，可以有效地提高大型模拟仿真设备数据采集和控制的效率。
FPGA及SoPC技术的发展为此提供了新的解决方案。
IP核（IP Core）是具有特定电路功能的硬件描述语言程序，可较方便地进行修改和定制，以提高设计效率。
本文研究了基于FPGA的数据采集控制器IP 核的设计方案和实现方法，该IP核既可以应用在独立IC芯片上，还可作为合成系统的子模块直接调用，实现IP核的复用。
1 系统结构数据采集控制器主要分为发送机制和接收机制两部分。
在传统的模拟仿真系统中，发送机制负责将模拟仿真系统主机控制程序模拟运算的数据传给事先定义的变量，通过专用接口卡将其放在绝对内存地址单元中，再借助智能双端口的工控机将数据发至前端，以驱动前端设备（如仪表、显示灯等）进行显示，或使前端设备（如开关、阀门、步进电机等）进行动作；接收机制与之相反，即实时地将从前端工控机采集的模拟设备的动作量和状态量（包括模拟实际情况的温度量、压力量等）读到计算机内存地址单元中，并通过专写程序把这些变量值转换成主控程序所需要的数据。
前端设备种类繁多，因此实际中需有针对性地进行设计，以实现工控机对前端设备的控制。
此外，工控机与主机之间还必须通过专用接口进行通信，如图1所示。
其结构复杂，不利于设计和调试，同时降低了模拟仿真系统的实时性和效率。
本文设计的IP 核将传统结构中工控机和接口卡两级的数据采集控制系统结合起来，设计了一个集成的控制器，由其完全承担主机与前端设备的数据交换与通信任务。
这样，主机仅负责对整个系统的监控以及对模拟仿真模型的规格运算，而不再分出资源来管理前端模。
fpga ip核设计流程
fpga ip核设计流程
FPGA IP核设计流程一般包括以下步骤：
1. 需求分析：明确IP核的设计要求和功能，为后续设计提供指导。
2. 架构设计：根据需求分析，设计IP核的架构，包括数据路径、控制逻辑、接口等。
3. 硬件描述语言编写：根据架构设计，使用硬件描述语言（如Verilog或VHDL）编写IP核的代码。
4. 仿真测试：使用仿真工具对IP核代码进行测试，确保其功能正确。
5. 综合：将硬件描述语言代码转化为FPGA上的逻辑门级网表，以便于布局布线。
6. 布局布线：将综合后的网表在FPGA上布局布线，生成配置文件。
7. 配置加载：将配置文件下载到FPGA中，进行实际测试验证。
8. 文档编写：编写IP核的使用手册和技术文档，便于用户使用和维护。
以上是FPGA IP核设计的基本流程，具体实现过程可能会因不同的设计需
求和工具而有所差异。
基于FPGA的数据采集控制系统的设计与分析
石家庄铁道大学四方学院毕业设计基于FPGA的数据采集控制系统的设计与分析The Design and Analysis of Data Acquisition Control System Based on FPGA在科学技术研究和产业生产的各行业中，数据采集控制系统对生产过程或科学实验中各种物理量进行实时采集、测试和反馈控制的闭环控制，它在工业控制、军事电子设备、医学监护等许多领域发挥着重要作用。
本设计介绍了基于FPGA的数据采集控制系统的设计，系统以可编程逻辑器件FPGA作为采集系统的核心，根据模数转换器ADC0809和数模转换器DAC0832的工作原理，应用FPGA的内部逻辑实现时序控制，对数据进行采集、A/D转换、数据运算、D/A转换以及数据显示控制的研究设计。
本设计主要分为五个模块，A/D转换控制模块、数据运算与处理模块、D/A转换控制模块、有关按键输入与数据显示控制模块以及数码管显示模块，运用VHDL语言编程实现了数据采集系统，通过在Altera 公司开发的第四代EDA集成开发环境—QuartusⅡ7.2中进行修改、编译、仿真，通过仿真结果来验证其正确性。
在设计中，通过使用进程可以把整体的功能局部化、分块设计。
采用多进程描述方法来进行程序设计，多个进程通过进程间通信机制互相配合，达到设计要求。
此系统的设计实现性价比高，能够实现更多的功能。
同时，还进一步提高了，系统的可靠性和工作效率，具有一定的实用和参考价值。
关键词：FPGA ADC0809DAC0832VHDL数据采集AbstractIn science and technology research and industry production of various industries, the data acquisition control system to the production process or scientific experiments of physical quantity of real-time data acquisition, testing and feedback control closed loop control, it in industrial control, military electronic equipment, medical care, and many other areas plays an important role.This design is introduced based on FPGA data collection of the design of control system, the system with programmable logic devices FPGA as collection the core of the system, according to ADC0809 adc and dac DAC0832 work principle, application of the internal logic FPGA realize sequential control, data collection, A/D conversion, data processing, D/A transformation and data display and control of the study design. This design mainly divided into five modules, A/D conversion control module, data operation and processing module, D/A transformation control module, relevant key input and data display and control module and digital pipe display module, the use of VHDL language programming to achieve data acquisition system, through the development of the company in Altera fourth generation EDA integrated development environment-Quartus Ⅱ7.2 modified, compilation, simulation, through the simulation results to verify its accuracy. In the design, through the use of the whole process can function localization, block design. The description of the process method to design program, more processes through the inter-process communication mechanism cooperate with each other, and to meet the design requirements. The system design and implementation of high performance/price ratio, can realize more function. At the same time, further improve the reliability of system and work efficiency, has certain practical and reference value.Key words: FPGA ADC0809DAC0832VHDL Data Acquisition目录第1章绪论 (1)1.1课题背景 (1)1.2选题目的及意义 (1)第2章EDA技术及FPGA技术 (3)2.1EDA技术 (3)2.2EDA技术的开发环境- Quartus Ⅱ (4)2.3VHDL (6)2.4FPGA技术 (7)2.4.1工作原理 (7)2.4.2基本特点 (7)2.4.3FPGA基本内部构造及功能分析 (8)2.4.4FPGA硬件系统构成 (8)2.4.5用FPGA开发工具进行电路设计的一般流程 (9)第3章数据采集控制系统的研究分析及设计 (10)3.1数据采集控制系统的研究与分析 (10)3.2数据采集控制系统的设计方案 (11)第4章数据采集控制系统模块的设计与分析 (13)4.1A/D转换控制模块ADZHKZ的设计 (13)4.1.1ADC0809模数转换的控制设计 (14)4.1.2转换后数据的BCD码转换处理的设计 (18)4.1.3A/D转换控制模块ADZHKZ的VHDL的设计 (20)4.2数据运算与处理模块SJYSCL的设计 (20)4.3D/A转换控制模块DAZHKZ的设计 (21)4.3.1DAC0832数模转换控制设计 (21)4.3.2D/A转换控制模块DAZHKZ的VHDL的设计 (23)4.4按键输入与数据显示控制模块JPXSKZ的设计 (24)4.5数码显示模块DISP的设计 (24)4.6附加模块FJ的设计 (25)第5章数据采集控制系统模块时序仿真与分析 (26)5.1A/D转换控制模块ADZHKZ时序仿真 (26)5.2数据运算与处理模块SJYSCL时序仿真 (26)5.3D/A转换控制模块DAZHKZ时序仿真 (27)5.4按键输入与数据显示控制模块JPXSKZ时序仿真 (27)5.5数码显示模块DISP时序仿真 (28)I第6章结论 (29)参考文献 (30)致谢 (31)附录 (32)附录A外文资料 (32)附录B系统组成原理图 (39)附录C程序清单 (40)II石家庄铁道大学四方学院毕业设计第1章绪论1.1 课题背景在科学技术研究和产业生产的各行业中，数据采集控制系统对生产过程或科学实验中各种物理量进行实时采集、测试和反馈控制的闭环控制，它在工业控制、军事电子设备、医学监护等许多领域发挥着重要作用。
基于FPGA和Matlab的IP核设计方法
基于FPGA和Matlab的IP核设计方法作者：葛茂林来源：《数字技术与应用》2013年第03期摘要：为了简化IP核的设计过程，本文介绍了一种基于FPGA的中值滤波算法的IP核实现方法。
针对FPGA 的特点对实现方法进行了研究，从而简化了复杂算法的IP核设计问题。
实验结果表明，该IP核设计方法具有设计周期短，可靠性高等特点。
关键词：FPGA Matlab IP核中图分类号：TP2 文献标识码：A 文章编号：1007-9416（2013）03-0192-02IP核即知识产权核，本质上是用于设计ASIC或者可程序设计器件的逻辑块。
将一些数字电路中比较复杂的模块设计成可以修改参数的模块，提供给设计者或用户直接调用，这样能大大减轻设计的负担并且能够避免重复的劳动，缩短开发周期。
IP核分为软核、固核以及硬核。
软核只完成RTL级的行为设计，具有很大的灵活性，不受很多现实条件的制约，它以某种HDL源文件形式交给用户，它经过了行为级的优化和验证，不含有任何具体的物理信息[1]。
本文介绍的就是软核的新的设计方法。
1 传统的软IP核的设计方法传统的IP核设计都是设计者通过直接编写硬件语言（VHDL）来实现的，对于一个复杂的系统（包含很多模块），纯粹用硬件语言来描述需要很大的工作量。
每个模块内部的设计，模块之间的设计以及时序、接口、电路的速度和面积等实际问题对设计者提出了很高的要求[2]。
总而言之，单纯用硬件语言去编写和实现复杂的IP核是相当困难的。
2 一种高效的基于FPGA的IP核的实现本文通过实现一个相对复杂的算法（中值滤波算法）IP核来介绍这种高效的方法。
2.1 中值滤波原理中值滤波法是一种典型的非线性平滑方法，使用该方法的目的是保护图像边缘的同时消去噪声的影响[3]。
中值滤波的原理是把数字图像或数字序列中一点（x，y）的值用该点的一个邻域中各点值的中值代替，让周围的像素值接近真实的数值，从而能有效的消除脉冲噪声、椒盐噪声等的影响，但同时又能保留图像的边缘信息，这是因为它不依赖于领域内那些与典型值差别很大的值[4]。
基于FPGA的数据采集系统电路设计
基于FPGA的数据采集系统电路设计数据采集系统是指将各种实际物理量（如温度、湿度、压力等）进行采集、转换和存储，并通过通信方式传输给计算机或其他设备进行处理和分析的系统。
其中，FPGA（Field Programmable Gate Array）是一种可编程的逻辑器件，能够自定义电路架构来实现各种功能。
在基于FPGA的数据采集系统电路设计中，我们需要考虑以下几个方面：输入电路、数据转换电路、存储电路、通信电路以及控制电路。
下面将对每个方面进行详细介绍。
首先是输入电路。
输入电路用于将外部的物理量转换为电信号，一般采用传感器来实现。
不同的传感器具有不同的特性和信号输出方式，因此需要针对具体的传感器进行电路设计。
例如，温度传感器的电路设计可以包括电压放大器、温度传感元件和滤波电路等。
接下来是数据转换电路。
数据转换电路将输入的模拟信号转换为数字信号，并使用FPGA中的模数转换器（ADC）进行采样。
ADC的选型和电路设计需要根据采样速率、精度和信号波形等要求进行优化。
一般可以采用Σ-Δ模数转换器或者逐次逼近型模数转换器。
然后是存储电路。
存储电路用于将采集到的数据进行临时存储，以便后续的处理和分析。
FPGA内部存储器可以用于存储少量的数据，但对于大量的数据存储，一般需要外部的存储器。
常见的外部存储器包括闪存、SD卡和硬盘等。
接下来是通信电路。
通信电路用于将采集到的数据传输到计算机或其他设备进行进一步处理和分析。
常用的通信方式包括串口通信、以太网通信和无线通信等。
在电路设计中，需要根据具体的通信方式选择合适的芯片和协议。
最后是控制电路。
控制电路用于控制整个数据采集系统的工作流程，包括采样频率、存储方式和通信方式等。
在FPGA中可以使用状态机来实现控制逻辑，也可以使用外部的控制器（如微处理器或微控制器）。
总的来说，基于FPGA的数据采集系统电路设计需要综合考虑输入电路、数据转换电路、存储电路、通信电路和控制电路等方面的要求。
第9章基于FPGA的IP核设计技术
第9章基于FPGA的IP核设计技术基于FPGA的IP核设计技术是现代集成电路设计中非常重要的一部分。
本章将介绍FPGAIP核设计技术的基本概念、设计流程和相关的工具、方法及应用。
同时也会对FPGAIP核设计技术在实际应用中的一些常见问题进行探讨。
首先，我们需要了解什么是FPGA IP核设计技术。
IP（Intellectual Property）核是指在数字电路设计中常用的一种设计方法，也可以称之为“可复用设计”。
IP核是指一个可独立使用的功能模块，可以在不同的系统中被重复使用。
FPGA IP核设计技术则是指将这些可独立使用的功能模块设计成适用于FPGA的形式。
接下来，我们将介绍FPGA IP核设计技术的一般设计流程。
首先，需要进行功能分析和设计规格的确定。
在进行功能分析时，需要明确IP核的功能需求，比如输入输出接口的定义和功能要求等。
然后，可以使用硬件描述语言（如VHDL或Verilog）进行IP核的RTL（Register Transfer Level）设计。
设计好的RTL模块需要通过综合工具转换成逻辑门电路描述文件，然后可以使用FPGA开发工具完成基于IP核的系统设计。
最后，需要进行验证和测试，确保IP核设计的正确性和可靠性。
在FPGA IP核设计技术的实际应用中，有一些重要的工具、方法和技术需要了解。
首先，需要选择合适的硬件描述语言进行RTL设计，比如常用的VHDL或Verilog。
其次，需要选择合适的FPGA开发工具，比如常用的Xilinx ISE或Altera Quartus等。
此外，还需要掌握一些常用的设计方法和技术，比如时序分析、时钟域划分和处理技术等。
除了以上的基本内容，FPGAIP核设计技术还有一些常见的问题需要关注和解决。
首先，IP核设计中的时序问题是一个非常重要的问题，需要进行准确的时序分析和时钟域处理。
其次，IP核设计中的资源利用和功耗问题也是需要考虑的重点。
此外，还需要考虑IP核设计的可靠性和可重用性，以便在不同的系统中进行重复使用。
基于FPGA和Matlab的IP核设计方法
２ ０ ０ ６ 年， 中国电子商务模 式融合 的大幕 已经拉开 。 ｅ Ｂ ａ ｙ 同环球 资源签订战略合作协议 ， 借此进入 中国Ｂ ２ Ｂ 市场开始Ｂ ２ Ｘ２ Ｃ电子商 务运作 ； 当当网利用资源优势开展Ｃ ２ Ｃ 业务是 电子商务模式融合的 前兆 ； 阿里 巴 巴将Ｂ ２ Ｂ 平台和Ｃ２ Ｃ网站融合 ， 给商户带来前所未有 的机遇 。 由上可见， 我国电子商务起步虽晚， 但发展 十分迅速 ， 已经呈现 出一 派 繁 荣 景 象 ， 大发展时期即将到来。 在 线图书销售系统是 目前Ｉ ｎ ｔ ｅ ｒ ｎ ｅ ｔ 上广泛使用 的在 线系统之 在１ ９ ９ ７ 年， 国外网上书店达两百家 以上 。 而在 国内， 自杭州新华
４结语
整个系统 的Ｖ ＨＤ Ｌ 代码量在５ 千行左右 ， 传统方法 中设计 者必 须按部就班地从搭建代码框架 ， 编写代码 ， 编译 改错 ， 综合成可用的 电路以及封装成相应 的Ｉ Ｐ 核通常需要几个 月的时间。 而本文介绍的 这种新方法通过搭建正确的系统 图形 ， 对子模块编写少量 的ｍａ ｌ ｆ ａ ｂ 驱动代码 ， 开 发工具会 自动将这个系统的各个模块功能、 接 口等转 换成相应的、 可行 的Ｖ ＨＤ Ｌ 代码 ， 从 而 可 生成 正 确 的 Ｒ Ｔ Ｌ 级 模型 ， 减 少了大量 的程序设计工作量 ， 提高 了工作效率 。
［ ５ ］ 田耕， 胡斌， 徐文波等． Ｘ ｉ ｌ ｉ ｎ ｘ Ｉ Ｓ Ｅ Ｄ ｅ ｓ ｉ ｇ ｎ Ｓ ｕ ｉ ｔ ｅ １ Ｏ ． Ｘ Ｆ Ｐ Ｇ Ａ开发指 南Ｉ Ｄ Ｓ Ｐ 、嵌入 式与高速传输篇［ Ｍ ］ ． 北京： 人 民邮电出版社， ２ ０ ０ ８ ：
１ ４ ３ －１６ １．
设 计 开发
务的健康发展 也有重要的作用。 为此， 我国制定了 全国商业 电子信 息技术开发 应用“ 九五 ” 规划要 求与 中长期发展 纲要 。 Ⅸ 纲要 》 要 求， 到２ ０ １ ０ 年， 全 国商 业企业基本 实现信息 管理 电子化 、 自动化 、 网络化 ： 基 本 建 成 覆盖 全 国大 中 城 市 的商 业 增 值 网 络 ， 主要 行 业 和 沿 海 大 城 市商 业 自动 化 、 信 息 化水 平 接 近 或 达 到 国 际 同行 业 信 息 技术水平 。 据 赛迪 顾 问发布 的数据 ， ２ ０ ０ ５ 年 电子商 务逐渐 步人稳定增 长 期， 仅 网上商店 就有５ ０ ０ 多家 ， 市场 规模达到 ６ ８ ０ ０ 亿元 人 民币， 同 比２ ０ ０ ４ 年增长 了４ １ ． ７ ％。 ２ ０ ０ ５ 年确实是 电子商务异彩纷呈的一年 ， 雅 虎和 阿里 巴巴的合并 、 腾讯杀 人Ｃ ２ Ｃ 领域 、 云网全数字 电子商 务概 念 的出炉 、 第三方 支付行业 的第一次浪 潮 、 国美等传 统行业 加大 电子商务投入等 等， 构成 了我国 电子商务发展历程 中的一 幅
基于FPGA的通用接口总线(GPIB)控制器的IP核设计
19科技创新导报 Science and Technology Innovation Herald I T 技 术引言随着计算机技术、网络技术与通信技术的高速发展与广泛应用,这必将给网络时代的测试仪器和测试技术带来革命性变化,“网络就是仪器”确切的概括了测试和仪器的网络化发展趋势。
组建网络化测试系统不仅能实现更多的资源共享,降低组建系统的费用,还可以提高测试系统的功能,拓宽其应用的范围。
本文采用FPG A芯片实现GPI B控制器的I P 核设计完成芯片TMS 9914的产权自主化。
1 GPIB控制器方案设计GPIB(General Purpose Interface Bus,通用接口总线)使自动化测试仪器的互联有了统一的标准,极大地推动了自动测试技术的发展。
由于GPIB总线为并行外总线,不仅保持了并行总线传送速度快、有效数据速率高的优点,而且增强了驱动能力, 通讯距离可达20m,并有良好的抗干扰能力和通用性,总线上最多可挂接15台设备并且传输速度可以达到8Mbit/s,因此有着良好的应用前景[1][2],其自动测试系统组建图如图1所示。
GPIB控制器IP核设计采用模块化思想进行,设计主要模块包括:与GPIB母线通信的接口功能模块、多线消息译码器以及数据通路模块。
接口功能状态机模块设计包括八个小模块(如源方挂钩、受方挂钩等),并采用VHDL语言对各个小模块进行编程实现,最后调用各个子模块并用原理图的方式进行状态机顶层模块设计,并在Synplify以及Q uartusⅡ平台下进行分析和仿真。
对数据通路的设计也采用同样的方式,先对各个子模块进行设计,然后进行整体设计。
最后调用状态机顶层模块、数据通路顶层模块与多线消息译码电路模块等进行GPIB控制器IP核的顶层设计。
完成整个IPCore设计后,通过J T AG 下载方式将C o r e 下载到选定的F P G A 专用开发套件(ACEX1K30QC208)芯片,从而得到一个实体化的GPIB控制器。
基于FPGA的人机界面控制器IP核
（ 一）总线接口模块。接受Ｎ ｏ Ｉ ｉ ｓＩ软核处理器对系统寄存器 组 的设 定和 向原 始 数据 写缓 存 （ｒ ｔＭ ｍ ｆｆ ）写入 图像数 据 。 Ｗ ｉｅ ｅ＿ ｉ ｏ 入选择。 （ ）帧 存储 器 接 口模 块 。完成 帧 存 储器 的 读写 以及 其 他 时 二 功 能框 图和 总体 设 计 典型 的人机界面显示应用系统包括如下几个部件：人机界面 序 控制 。首先 帧存 储 控 制器 按照 系 统 寄存 器 的设 定将 原 始数 据 写 Ｗ ｉ ｅｅ＿ ｉｏ 控 制 器 、总 线 、微控 制器 （ ｉｒ ｏ ｔ ｏ ｌｒＵ ｉ ，ＭＵ 、显 示 缓存 （ｒ ｔＭ ｍ ｆ ｆ ）里的图像数据写入帧存储器 以待缓冲，图 Ｍ ｃ ｏＣ ｎｒ ｌ ｅ ｎ ｔ Ｃ ） 像数据处理模块再按照系统寄存器从指定的位置读取显示数据， 存储 器和 人 机界 面交 互控 制 的输 入输 出相关 器件 。如 图 ｉ 示 。 所 将其保存在 原始数据读缓存 （ ｅｄ ｅ＿ ｉｏ Ｒ ａＭ ｍ ｆ ｆ ）中进行后续 的处理 及 显示 。 成系统的输出显示，按键个数可配置 的阵列式键盘完成系统的输
ｗｉｈ ａｓ ａ ａ ｍｅ ｏ ｃ ｎｔｏｌ ｒ ｔ ￣ ｒ ｔ ｅ ｍ ￣ ｏ ｒ ｌ ． ｅ
Ｋｅ ｗｏ ｄ ： Ｐ ｙ ｒ ｓＦ ＧＡ； ｏ ｅＭ ａ － ｃ ｎ ｔｒａ ｅｃ ｎ ｏ ｌｒ Ｉ ｃ ｒ ； ｎ ｍａ ｈ ｅｉ ｅ ｆ ｃ ｏ ｔ ｌ Ｐ ｉ ｎ ｒ ｅ
ห้องสมุดไป่ตู้
本 设 计是 为 Ｓ Ｃ系统 提供 基 于 Ａ ａｏ ０ ｖ ｌｎ总线 的 ， 配 置 的人机 置 的行 列式 键盘 和 位数 可配 置 的 Ｖ Ｄ 光 管 。 可 Ｆ荧
基于fpga的pid控制器设计
基于fpga的pid控制器设计基于FPGA的PID控制器设计在现代工业自动化领域中，PID（比例-积分-微分）控制器被广泛应用于各种控制系统中。
PID控制器可以通过对系统的误差进行连续的测量和调整，实现对系统的稳定控制。
而基于FPGA的PID控制器设计，则可以将PID控制算法实现在可编程逻辑器件上，提供更高的计算性能和灵活性。
在实际的FPGA PID控制器设计中，首先需要对被控对象进行建模和参数的测定。
建模是指将实际的被控对象转化为数学模型，以便进行控制算法的设计和仿真。
参数测定是指通过实验或模型辨识的方法，确定PID控制器中的比例、积分和微分参数，以使得系统的控制性能最优。
接下来，需要将PID控制算法实现在FPGA芯片上。
FPGA芯片具有高度可编程性和并行性，能够提供更快的响应和更高的计算性能。
通过使用硬件描述语言（HDL）如VHDL或Verilog，可以将PID控制算法转化为FPGA上的逻辑电路，并通过时钟信号进行同步。
在FPGA上实现PID控制器的关键是如何将连续的控制算法转化为离散的电路。
其中，采样周期的选择是一个重要的考虑因素。
采样周期应根据被控对象的动态特性和控制要求进行选择，以保证系统的稳定性和控制性能。
一般来说，较短的采样周期可以提高控制的灵敏度，但也会增加系统的计算负载。
除了采样周期外，PID控制器的输出还需要进行数字到模拟的转换，以控制外部执行机构。
这可以通过使用数字-模拟转换器（DAC）来实现。
DAC可以将FPGA输出的数字信号转化为模拟电压或电流，以驱动执行机构。
为了验证PID控制器的设计和性能，可以通过在FPGA上进行仿真和实际实验来进行验证。
仿真可以通过在FPGA开发板上加载控制程序，并对模拟或实际的被控对象进行测试。
实验则是将FPGA控制器与实际的被控对象连接，以验证其在实际环境中的控制性能。
基于FPGA的PID控制器设计是一项复杂而又重要的工作。
它不仅需要对被控对象进行建模和参数测定，还需要将PID控制算法转化为FPGA上的逻辑电路，并进行数字到模拟转换。
AC97控制器IP核的设计与FPGA实现
AC97控制器IP核的设计与FPGA实现目前随着半导体工艺技术的进步，芯片系统已经逐渐朝着片上系统发展。
SoC 设计技术以IP复用技术为基础，得到了飞速的发展。
由于SoC是高集成、高复杂度的体统，对IP设计在可靠性和速度功耗上提出了很高的要求。
国内的集成电路新兴发展，自主IP资源非常缺乏，然而目前国外IP资源价格昂贵。
AC97标准作为现今最流行的音源结构标准，应用范围覆盖整个语音领域。
现金AC97已广泛应用于PC市场。
本文本着自主开发IP核的原则，根据IP的设计要求，以达到可靠性，可重复性，速度功耗平衡为目的，研究和开发AC97控制器的IP核，提供完整的设计文档和验证方案。
关键词：AC97控制器，IP核第一章绪论1.1背景1996年6月，5家PC领域中颇具知名度和权威性的软、硬件公司共同提出了一种全新思路的芯片级PC音源结构，也就是现在所见的AC97(Audio CODEC 97)标准。
AC97标准的主要目的是给未来的家用PC以提供更出色、更高级的音源品质。
AC97标准作为一种全新的音源架构，主要是针对PC机多媒体市场需求日益迫切的音源硬件加速方式和音源信号处理方式而强化的两项功能。
并据此提出了一种切实可行的解决方案。
总的来说，这种解决方案就是把它们全部都集中在芯片组中，从而形成了一种全新的PC音源架构。
AC97的最大特点是双集成结构，分为数字信号控制和音频编码两个部分。
为了降低电磁干扰，将数模转换(D/A)和模数转换(A/D)部分从主芯片中剥离，组成一个独立的处理单元来进行声音采样和编码，这个单元就叫做“CODEC”。
CODEC是Coder与Decoder两个单词的缩写，可以直译为“编码译码器”，也可以称为“多媒体数字信号编解码器”。
它是指可以将模拟信号转成数字信号以及可以将数字信号还原成模拟信号的组件。
我们通常说的AC97声卡其实就是在主板上集成一枚AC97 CODEC芯片，而除信号采样编码外的各种音频处理任务都由CPU或者DSP进行运算，牺牲一部分系统资源和附加功能，以换取较高的性价比。
FPGA的高速多通道数据采集控制器IP核设计
FPGA的高速多通道数据采集控制器IP核设计
潘梁垚;姚铭
【期刊名称】《单片机与嵌入式系统应用》
【年(卷),期】2009(000)006
【摘要】介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计.采用TI公司的6通道同步采集A/D转换器件(ADS8364),针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统的接口.在Xilinx公司的ISE开发工具中,利用FPGA器件中的硬FIFO控制器辅助设计IP 核,利用嵌入式开发工具EDK建立FPGA嵌入式系统,并添加和修改了用户自定义IP核,通过仿真验证了该方法的实效性.
【总页数】4页(P36-39)
【作者】潘梁垚;姚铭
【作者单位】厦门大学;厦门大学
【正文语种】中文
【中图分类】TP3
【相关文献】
1.基于FPGA多通道高速数据采集存储器设计 [J], 郭铮;刘文怡;冯妮
2.基于FPGA的高速多通道数据采集系统设计 [J], 甘建伟;秦付军;王鹏
3.基于FPGA的多通道数据采集控制器设计与实现 [J], 赵涛;郭猛;顾亚浏;章阳
4.基于FPGA的仿真系统数据采集控制器IP核设计 [J], 郑津;陈利学
5.基于FPGA的多通道同步实时高速数据采集系统设计 [J], 易志强;韩宾;江虹;张秋云
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的数据采集系统电路设计
基于FPGA的数据采集系统电路设计引言：数据采集是现代工程领域中一个重要的环节，数据采集系统可以将物理信号转化为数字信号，通过FPGA进行处理和分析。
本文将介绍一个基于FPGA的数据采集系统电路设计，包括电路的整体框图设计、关键模块的设计和实现。
一、整体框图设计整体框图设计是数据采集系统电路设计的第一步，它决定了整个系统的结构和功能。
一个基于FPGA的数据采集系统通常由以下几个主要模块组成：1.传感器接口模块：用于接收来自传感器的物理信号，并将其转化为电压信号。
2.模拟到数字转换模块（ADC）：将模拟信号转化为数字信号，以便FPGA进行处理。
3.FPGA模块：用于对采集到的数据进行处理、分析和存储。
4. 存储模块：用于存储采集到的数据，可以通过RAM或Flash芯片实现。
5.控制模块：用于对整个数据采集系统进行控制和配置。
二、关键模块的设计1.传感器接口模块设计传感器接口模块是数据采集系统中与外部传感器连接的关键模块，它需要完成信号的放大和滤波等功能。
常用的传感器接口包括电阻分压器、运算放大器和滤波电路等。
2.模拟到数字转换模块（ADC）设计ADC模块需要将模拟信号转化为数字信号，并按照一定的采样率进行采样。
常用的ADC芯片有SAR（逐次逼近调制）型和Sigma-Delta型。
设计时需要考虑信号的精度、采样率和动态范围等参数。
3.FPGA模块设计FPGA模块是数据采集系统中最重要的模块之一，它可以实现对采集到的数据进行处理、分析和存储等功能。
设计时需要根据需求选择合适的FPGA芯片，并编写相应的逻辑电路代码。
常用的FPGA开发工具有Xilinx 的Vivado和Altera的Quartus等。
4.存储模块设计存储模块用于存储采集到的数据，可以选择使用RAM或Flash芯片进行存储。
其中RAM具有读写速度快、容量较小的特点，适用于对数据实时性要求较高的场景；而Flash具有容量大、读写速度慢的特点，适用于长期存储数据的场景。
(基于FPGA的现代数字系统设计)第4章基于IPCore的设计
4.2.2 IP Core的复用
IP Core的复用是设计人员赢得迅速上市时间的主要策 略。系统设计者的主要任务是在规定的周期时间内研发出复 杂的设计，IP Core的复用已经成为系统设计方法的关键所 在。“复用”(re-use)指的是在设计新产品时采用已有的各 种功能模块，即使进行修改也是非常有限的，这样可以减少 设计的人力和风险，缩短设计周期，确保优良品质。
第4章 基于IP Core的设计
第4章 基于IP Core的设计
4.1 IP模块的种类与应用
4.2 IP Core的选择与复用
4.3 IP Core生成工具简介 4.4 常用IP Core的设计 小结 习题 实验项目
第4章 基于IP Core的设计
4.1 IP模块的种类与应用
1．硬核(Hard Core) 经验证的具有特定电路功能的集成电路版图称为硬核。 硬核已完成对性能、尺寸和功耗的优化，并对一个特定的 工艺技术进行映射，具有可保证的性能。因此，在系统设 计时，硬核只能在整个设计周期中被当成一个完整的库单 元处理。 硬IP Core可以再使用，且由于它已处于设计表示的最 底层，因而最容易集成，容易成功流片。硬IP Core最大的 优点是确保性能，如速度、功耗等，但硬核一般不允许更 改，硬IP Core难以转移到新工艺或集成到新结构中，它是 不可重配置的。
第4章 基于IP Core的设计
但伴随着IP Core的推广和使用，也出现了一系列亟须
解决的问题。对于每个集成电路设计师来说，每天所能处理 的工作量却无法有很大的提高，如果按每天处理100 门电路 来计算，一个人设计百万门的电路将耗费掉数百年的时间。 而且随着芯片集成度的提高，芯片的复杂程度也相应地提高， 在单芯片上可能需要集成各种不同功能的电路，如图像处理、 加密电路、接口电路、模拟电路等。设计芯片所需要的技术 种类比较繁杂，而且必须适用于各种严格的工业标准。对于 单个的设计公司来说，掌握这些不同领域的技术很困难。因 此，首先IP Core供应商需要提供怎样的文件，才能使IP Core用户能够方便、准确地进行IP Core选择；
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ＺＨＥＮＧ Ｊｉｎ，ＣＨＥＮ Ｌｉ Ｘｕｅ （Ｃｏｍｐｕｔｅｒ Ｓｃｉｅｎｃｅ Ｄｅｐａｒｔｍｅｎｔ，Ｓｏｕｔｈｗｅｓｔ Ｐｅｔｒｏｌｅｕｍ Ｕｎｉｖｅｒｓｉｔｙ，Ｃｈｅｎｇｄｕ ６１０５００，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ａｒｔｉｃｌｅ ｍａｉｎｌｙ ｉｎｔｒｏｄｕｃｅｄ ｔｈｅ ｄｅｓｉｇｎ ａｎｄ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ａｎ ＩＰ ｃｏｒｅ ｂａｓｅｄ ｕｐｏｎ ＦＰＧＡ ｔｏ ｒｅａｌｉｚｅ ａ ｄａｔａ ａｃ． ｑｕｉｓｉｔｉｏｎ ａｎｄ ｃｏｎｔｒｏｌ ｓｕｂｓｙｓｔｅｍ ｃｏｕｌｄ ｂｅ ｕｓｅｄ ｉｎ ｌａｒｇｅ ｉｎｄｕｓｔｆｉｆｌ ｓｉｍｕｌａｔｉｏｎ ｓｙｓｔｅｍ．Ｔｈｅ ｄｅｓｃｒｉｐｔｉｏｎ ｆｏｃｕｓｅｄ ｏｎ ｒｅｐｒｅｓｅｎｔｉｎｇ ｔｈｅ ｂａ— ｓｉｃ ｆｕｎｃｔｉｏｎａｌ ｌｏｇｉｃ ｕｎｄｅｒ ｓｅｎｄｉｎｇ ａｎｄ ｒｅｃｅｉｖｉｎｇ ｄａｔａ ｆｌｏｗ ｍｏｄｕｌｅｓ，ｉｎ ｔｈｅ ｍｅａｎ ｔｉｍｅ，ｕｔｉｌｉｚｉｎｇ ｗｏｒｋｉｎｇ ｓｔａｔｅ ｍａｃｈｉｎｅ ｔｏ ｉｍｐｌｅｍｅｎｔ
ＦＰＧＡ及ＳＯＰＥ技术的发展为此提供了新的解决方 案。ＩＰ核（ＩＰ Ｃｏｒｅ）是具有特定电路功能的硬件描述语言 程序，可较方便地进行修改和定制。以提高设计效率【３１。 本文研究了基于ＦＰＧＡ的数据采集控制器ＩＰ核的设计 方案和实现方法，该ＩＰ核既可以应用在独立ＩＣ芯片 上，还可作为合成系统的子模块直接调用，实现ＩＰ核的 复用。
Ｉ缆辑收到
对其进行功能仿真和时序分析。在仿真测试中，以按键
发送命令
模拟实际开关动作；以数码显示器数值变化模拟实
７返回丰机，成功＝ｆ＼
不成功（即重试）＝口亡’、Ｔｉｍｅｃｌ五ｐ＝ｌ
ＯｒｄｅｒＴｙｐｅ＝ｉ
ＤａｔａＥＮＤ＝ＩＴｉｍｅｃｈｉｐ＝ｌ＼＼一弋州 铩嚣示。：萎等等霉君嚣蕊要鬻鬻誓 、／——、．＼
鬻绉 ’ｌ戈嚣 模拟设备 ／
２２６９—２２８８．
【５】吴婷，王敏，周程，等．基于ｓｏＰＣ技术的核信息远程采集 系统【Ｊ】．电子技术应用，２００６，３２（３）：８７－８９．
（４）寄存器模块：包括寄存器访问和寄存器单元两部 分。寄存器访问部分的作用在于，当寄存器访问程序被 ＩＰ核控制逻辑选中调用时，ＩＰ核控制逻辑可通过其对 寄存器单元进行读或写操作访问；寄存器单元部分作为 发送或采集机制流水线工作时，数据流动的中间暂存介 质。基于本系统的设计目标，选择ＳＤＲＡＭ作为寄存器单 元的硬件支撑，因其读写时序较复杂，需在本系统中集 成专用的ＳＤＲＡＭ控制器ＩＰ核与其对接㈣；
《微型机与应用》２０１０年第２９卷第１４期
，应用奇葩“｜ＥｘａｍｐＩｅ ｏｆ ＡｐｐＩｉｃａｔ．０ｎ
【３】葛晨阳．基于ＩＰ核开发模式的高校集成电路设计发展 策略研究【Ｊ】．中国集成电路，２００８（８）：２２—２６．
【４】ＬＵＯ Ｙ Ｂ，ＯＮＧ Ｓ Ｋ，ＣＨＥＮ Ｄ Ｆ，ｅｔ ａ１．Ａｎ ｉｎｔｅｒｎｅｔ一 ｅｎａｂｌｅｄ ｉｍａｇｅ ａｎｄ ｍｏｄｅｌ ｂａｓｅｄ ｖｉｒｔｕａｌ ｍａｃｈｉｎｉｎｇ ｓｙｓｔｅｍ［Ｊ］． Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒｎａｌ ｏｆ Ｐｒｏｄｕｃｔｉｏｎ Ｒｅｓｅａｒｃｈ，２００２，４０（１０）：
前端设备种类繁多，因此实际中需有针对性地进行 设计，以实现工控机对前端设备的控制。此外，工控机与 主机之间还必须通过专用接口进行通信，如图ｌ所示。
·基金项目：四川Ｉ省教育厅重点项目（２００６Ａ１４７），四川Ｉ省科技厅应用技术研究与开发重点项目（２００８ＪＹＯｌｌ４）
９２
万方数据
《微型机与应用》２０１０年第２９卷第１４期
（５）总线模块：负责各模块之间信息的传输，如提供 Ａｖａｌｏｎ接口供寄存器访问时使用，它使用Ａｖａｌｏｎ必需的 信号来访问寄存器，并支持任务逻辑传输类型ｔ６１；
（６）时钟模块：产生相应频率的时钟供给ＩＰ核，时钟 的频率由系统时钟频率分频所得。 ３系统实现
本ＩＰ核功能逻辑的设计基于其任务逻辑定制的基 本功能和技术指标。本设计的任务逻辑主要完成对模拟 仿真系统前端模拟设备发送指令以及采集前端模拟设 备状态量数据。其功能逻辑也基于发送指令和接收数据 两个数据流来设计，如图４所示。
＼一一——、
际仪器仪表或传感器动作，分别对该ＩＰ核的发送 和接收功能进行仿真测试。
存器有效信号ＭｅｍｏＥｎａ及寄存器读信号ＭｅｍｏＲｄ 相继变为有效，系统在ＩＰ核处理逻辑给出发送信 号ＳｄＥｎａ之后开始发送寄存器中读出的数据。在此
ＤａｔａＥ愀 寸、——一７Ｉ：：：南五＜≮存区取数嘉 ） ＼ ／Ｔｉｍｅｃｈｉｐ＝Ｏ＆＆
图３本设计内部模块结构图
《微型机与应用》２０１０年第２９卷第１４期 万方数据
逻辑模块发来的工作命令后，启动数字信号——模拟信 号的转换；
（３）网络通信模块：采用专用的快速以太网控制器， 利用其内部集成的控制器及协议栈，可以方便地与前端 模拟设备连接通信；同时利用其支持１０／１００ Ｍ全双工 传输模式的性能，实现快速收发数据的目的；
Ｉ一一前一端…一模一拟一一设一备 一一＿Ｉ
开图２数据采集控制系统结构
２系统设计 基于前述数据采集控制过程，本ＩＰ核
分发送数据和采集数据两种处理机制进行 设计。相应地，将本ＩＰ核内部划分为ＩＰ核 控制逻辑模块、数据模式转换模块、网络通 信模块、寄存器模块、总线模块以及时钟模 块六部分。其相互关系如图３所示。
图４ ＩＰ核功能逻辑设计框图 为避免高速、高频系统时序中常存在的竞争、毛刺 危险以及建立与保持时间相抵触等问题，本ＩＰ核采用同 步设计的方案。同时，为解决实际中仍会经常出现系统产 生毛刺和时钟偏斜等问题。本ＩＰ核中拟将时钟控制改 为触发器输入允许，将时钟选择改为独立的时钟分析【７】。 为加快本设计的运行速度及处理效率，本ＩＰ核的 设计以功能逻辑处理机制为基础，分别对发送流程和接 收流程设计状态机并实现ｉｓ］。 在发送流程的状态转换过程中，共有６个状态，如 图５所示。ＩＰ核的控制逻辑判断来自主机的发送数据命 令后，首先检查其各功能模块的准备情况，如果准备好，
欢迎网上投稿ｗｗｗ．ｐｃａｃｈｉｎａ．ｃｏｍ ９３
１·
孟：应用奇葩罗ＥｘａｍｐＩ．ｅ ｏｆ Ａｐｐ｜ｉｃａｌ．ｏｎ
开始＼４仿真与验证
本文选用Ａｌｔｅｒａ公司的Ｃｙｃｌｏｎｅ系列的ＥＰｌＣｌ２２４０Ｃ８
器件，并在Ｑｕａｒｔｕｓ７．２环境下采用ＶＨＤＬ语言实现前述 ＩＰ核的方案设计。ＩＰ核设计完成后，利用ＳｏＰＣ Ｂｕｉｌｄｅｒ
Ｋｅｙ ｗｏｒｄｓ：ＦＰＧＡ；ＩＰ ｃｏｒｅ；ｓｉｍｕｌａｔｉｏｎ；ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ａｎｄ ｃｏｎｔｒｏｌ
现代模拟仿真技术【ｌＩ广泛应用在系统设计、系统分 析以及教育训练中。在模拟过程中，存在大量向前端模 拟装置或仿真模块发送指令数据，以及从模拟工作设备 上读取状态参量的情况。在对大型工业设备和系统进行 模拟仿真时，数据采集控制的复杂程度愈加恶劣【２Ｊ。通 过改进数据采集控制器的结构，提高数据采集控制器的 自动化和集成化程度，可以有效地提高大型模拟仿真设 备数据采集和控制的效率。
本文提出了一种数据采集与控制系统软 ＩＰ核的设计方案，对其采用ＶＨＤＬ语言描述 实现，并进行了功能仿真测试。经测试证明。 该方案能满足设计要求，且成本较低，处理 逻辑简单，可方便地移植到多种大型的工业 模拟仿真系统中，应用前景广泛。 参考文献 【１】郭齐胜，董志明，单家元．系统仿真【Ｍ】．北京：
国防工业出版社，２００６：２４—２６． 【２】ＺＨＡＮＧ Ｌ，ＬＩＮ Ｑ，ＧＡＹ Ｒ，ｅｔ ａ１．Ａｎ ａｕｔｏ—
Ｍｅｒｎｏｇｄ＝０ Ｔｉｍｅｃｌ＇ｆｉｐ＝０
Ｔｉｒｍｃｈｉｐ＝０
过程中，不断检测发送完成信号Ｄ咖ＥＮＤ及超时控
制信号Ｔｉｍｅｃｈｉｐ，如ＤａｔａＥＮＤ有效则停止发送，如前 述两信号同时有效或直到Ｔｉｍｅｃｈｉｐ信号变为有效，
图５发送流程状态转换图
则停止本次发送，向ＩＰ核处理逻辑反馈重发信号
即开始发送数据，从寄存器单元中取出待发送数据并送
则反馈回主机发送失败的信息，并请求重发。
相应地，如图６所示，接收流程的状态转换过程有７
个状态。其工作大致与发送流程相同，只是接收数据从
寄存器单元读出后，要先经过数据模式的转换后，再发 送给主机使用。
图７ ＩＰ核发送功能仿真波形
万方数据
ＴｉｍｅｃＩＩｉｐ＝０
图６接收流程状态转换图
图８ ＩＰ核接收功能仿真波形
～旷ｌ ｎｑ＿Ⅵ一１ １工ＶＬ １Ｉ
（爿＞ｆ前端［控机３卜 图
形 ／一 ＼
卜＼ 主 彳 ∥ 机＼
接Ｇ
卜、 口
∥
浏前端］．控机２ｌ
机
卡 ｂ＝剖新端Ｔ粹机凡Ｌ
图１传统数据采集控制系统结构
其结构复杂，不利于设计和调试，同时降低了模拟仿真 系统的实时性和效率。
本文设计的ＩＰ核将传统结构中工控机和接口卡两
级的数据采集控制系统结合起来，设计了一个集成的控 制器，由其完全承担主机与前端设备的数据交换与通信 任务。这样，主机仅负责对整个系统的监控以及对模拟 仿真模型的规格运算，而不再分出资源来管理前端模拟 设备的控制和数据采集，从而降低了系统的复杂度。结 构如图２所示。
基于ＦＰＧＡ的仿真系统数据采集控制器ＩＰ核设计
郑津，陈利学 （西南石油大学计算。机科学学院，四川成都６１０５００）
摘要：介绍了在大型工业模拟仿真系统中，利用ＦＰＧＡ和软ＩＰ核实现数据采集及收发控制的方
案，并对其进行设计实现。重点阐述了在发送指令和采集接收两种数据流模式下．该ＩＰ核的控制处理
逻辑及工作状态机的设计及实现。同时，设计仿真测试对其进行验证。经测试验证。该ＩＰ核能实现对