单片机原理与应用设计张毅刚等编著电子教案讲义省公开课一等奖全国示范课微课金奖PPT课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
21/60
2．锁存器74LS573 输入D端和输出Q端依次排在芯片两侧，为绘制印刷电路板时
布线提供了方便。
图8-10
22/60
74LS573各引脚说明以下: D7～D0：8位数据输入线。 Q7～Q0：8位数据输出线。 G ：数据输入锁存选通信号，该引脚与74LS373G端功效相同
。 OE*：数据输出允许信号，低电平有效。当该信号为低电平时
供低8位地址和8位双向数据总线。片外数据存放器RAM读和写 由89C51RD*（P3.7）和WR*（P3.6）信号控制，而片外程序存 放器EPROM输出允许端（OE*）由89C51程序存放器读选通信号 PSEN*控制。 尽管与EPROM地址空间范围都是相同，但因为控制信号不一样， 故不会发生总线冲突。
那么，这32KB空间利用74LS138译码器可划分为8个4KB空间。 假如把P2.7经过一个非门与74LS138译码器G1端连接起来， 如图8-6所表示，就不会发生两个32KB空间重合问题了。
17/60
图8-6
8.2.2 外部地址锁存器 地址锁存器芯片: 74LS373、8282、74LS573等。 1. 锁存器74LS373 带有三态门8D锁存器,其引脚及内部结构如图8-7和图8-8。
EPROM芯片没有写入控制脚，只有读出控制脚，记为OE*，它 与89C51单片机PSEN*相连，地址线、数据线分别与89C51地址 线、数据线相连，片选端控制可采取线选法或译码法。图813为外扩一片27128接口电路图 。
34/60
图8-13
35/60
3. 使用多片EPROM扩展电路 89C51扩展4片27128。
12/60
图8-3
13/60
输
G1 G2A* G2B*
表8-1 74LS138译码器真值表
入
输出
CBA
Y7* Y6* Y5* Y4* Y3* Y2* Y1* Y0*
14/60
（2）74LS139 74LS139是双2-4译码器。两个译码器完全独立，分别有各自数
据输入端、译码状态输出端以及数据输入允许端。其引脚如 图8-4所表示，真值表如表8-2所表示（见P138）。
11/60
为部分译码。部分译码存在着部分存放器地址空间相重合情 况。
两种惯用译码器芯片。 （1）74LS138 74LS138是3-8译码器，有3个数据输入端,经译码产生8种状态
。其引脚如图8-3所表示，真值表如表8-1所表示。 由表8-1可见，当译码器输入为某一固定编码时，其输出仅有
一个固定引脚输出为低电平，其余为高电平。而输出为低 电平引脚就作为某一存放器芯片片选端控制信号。
对于这类单片机，在片内Flash ROM满足要求情况下，扩展外 部程序存放器工作就可省去。
25/60
8.3.1 惯用EPROM芯片介绍 经典芯片是27系列产品，比如， 2764（8KB×8）、27128（
16KB×8）、27256（32KB×8）、27512（64KB×8）。 “27”后面数字表示其位存放容量。 伴随大规模集成电路技术发展，大容量存放器芯片产量剧增， 售价不停下降，其性价比显著增高，而且因为有些厂家已停 顿生产小容量芯片，使市场上一些小容量芯片价格反而比大 容量芯片还贵。 所以，在扩展程序存放器设计时，应尽可能采取大容量芯片。
89C51与74LS373连接如图8-9所表示。
18/60
图8-7
图8-8
引脚说明以下:
D7～D0: 8位数据输入线。
Q7～Q0: 8位数据输出线。
G:
数据输入锁存选通信号,
19/60
OE*: 数据输出允许信号
图8-9
20/60
74LS373功效如表8-3所表示。
表8-3 74LS373功效表 OE* G D Q 0111 0100 0 0 × 不变 1 × × 高阻态
26/60
1.惯用EPROM芯片 27系列EPROM芯片引脚如图8-11所表示，参数见表8-4（P143，
略）。 图8-11中引脚功效以下： A0～A15：地址线引脚。数目决定存放容量来定，用来进行单
元选择。 D7～D0：数据线引脚 CE*：片选输入端 OE* ：输出允许控制端 PGM*：编程时，加编程脉冲输入端
30/60
（5）编程禁止方式 输出呈高阻状态，不写入程序。
8.3.2 程序存放器操作时序 1. 访问程序存放器控制信号 （1）ALE （2）PSEN* （3）EA* 假如指令是从片外EPROM中读取，ALE用于低8位地址锁存，
PSEN*接外扩EPROMOE*脚。 P0口:分时低8位地址总线和数据总线，P2口:高8位地址线。 2. 操作时序
单片机原理与应用设计
[张毅刚等编著][电子教案]
1/60
第8章 89C51单片机扩展存放器设计
8.1 系统扩展结构 89C51系统扩展结构如图8-1所表示。
图8-1
2/60
由图8-1能够看出，系统扩展主要包含存放器扩展和I/O接 口部件扩展。
外部存放器扩展又包含程序存放器扩展和数据存放器扩展 。89C51采取是哈佛结构。扩展后，系统形成了两个并行 外部存放器空间。
图8-4
15/60
下面以74LS138为例，介绍怎样进行地址分配。 例 要扩8片8KBRAM 6264，怎样经过74LS138把64KB空间分配
给各个芯片？ 64KB地址空间分配如图8-5所表示。
图8-5
16/60
采取全地址译码方式，单片机发地址码时，每次只能选中一个 存放单元。同类存放器间不会产生地址重合问题。
一是必须选中该存放器芯片（或I/O接口芯片），这称为“片 选”，只有被“选中”存放器芯片才能被89C51读出或写入 数据。为了片选需要，每个存放器芯片都有片选信号引脚，
二是在“片选”基础上再选择该芯片某一单元，称为“单元选 择”。
9/60
惯用存放器地址空间分配方法有两种：线性选择法（简称 线选法）和地址译码法（简称译码法），下面分别介绍 。
1．线选法 直接利用系统高位地址线作为存放器芯片（或I/O接口芯片
）“片选”控制信号。为此，只需要把用到高位地址线 与存放芯片“片选”端直接连接即可。 线选法优点是电路简单，不需要另外增加地址译码器硬件 电路，体积小，成本低。 缺点是可寻址芯片数目受到限制。 另外，地址空间不连续，每个存放单元地址不唯一，不
27/60
Vpp：编程时，编程电压（+12V或+25V）输入端 Vcc：+5V，芯片工作电压。 GND：数字地。 NC：无用端
28/60
图8-11
29/60
2. EPROM芯片工作方式 5种工作方式如表8-5所表示。 （1）读出方式
片选控制线为低,同时输出允许控制线为低，Vpp为+5V， 指定地址单元内容从D7～D0上读出。 （2）未选中方式 片选控制线为高电平。 （3）编程方式 Vpp端加上要求高压, CE*和OE*端加适当电平(不一样芯片 要求不一样)，就能将数据线上数据写入到指定地址单元 。 （4）编程校验方式
89C51单片机采取并行总线结构，大大增加了系统灵活性， 使扩展易于实现，各扩展部件只要符合总线规范，就能 很方便地接入系统。
因为系统扩展是以89C51单片机为关键，经过总线把89C51 与各扩展部件连接起来。所以，要进行系统扩展首先要 结构系统总线。
3/60
8.2 系统总线及总线结构 按功效通常把系统总线分为三组，如图8-1所表示。 1．地址总线（Adress Bus，AB） 地址总线用于传送单片机发出地址信号，方便进行存放单元和
10/60
能充分有效地利用存放空间，这会给程序设计带来一些不便 ，只适合用于外扩芯片数目不多单片机系统存放器扩展。
2．译码法 使用译码器对89C51高位地址进行译码，将译码器译码输出作
为存放器芯片片选信号。是最惯用地址空间分配方法，它 能有效地利用存放器空间，适合用于多芯片存放器扩展。 惯用译码器芯片有74LS138（3-8译码器）74LS139（双2-4译 码器）74LS154（4-16译码器）。若全部高位地址线都参加 译码，称为全译码；若仅部分高位地址线参加译码，称
31/60
(1) 应用系统中无片外RAM
图8-12(a)
32/60
(2) 应用系统中接有片外RAM
图8-12(b)
33/60
由图8-12(b)可看出： （1）将ALE用作定时脉冲输出时，执行一次MOVX指令就会丢失
一个脉冲。 （2）只有在执行MOVX指令时第二个机器周期期间，地址总线才
由数据存放器使用。 8.3.3 89C51与EPROM接口电路设计 1. 硬件接口电路 设计时，因为EPROM在正常使用中只能读出，不能写入，故
假如用74LS138把64K空间全部划分为每块4KB，怎样划分呢？ 因为4KB空间需要12条地址线进行“单元选择”，而译码器 输入有3条地址线（P2.6～P2.4），P2.7没有参加译码， P2.7发出0或1决定了选择64KB存放器空间前32KB还是后32KB ，因为P2.7没有参加译码，就不是全译码方式，这么前后两 个32KB空间就重合了。
么差异，只是写入速度慢一些。但断电后能够保留信息。 （5）Flash ROM 又称闪烁存放器，简称闪存。大有取代E2PROM趋势。
24/60
当前许多企业生产以8051为内核单片机，在芯片内部大多集 成了数量不等Flash ROM。
比如，美国ATMEL企业生产与51系列单片机兼容产品 89C2051/89C51/89C52/89C55，片内分别有 2KB/4KB/8KB/20KBFlash ROM，来作为EPROM使用。
4/60
系统扩展首要问题: 结构系统总线。 系统总线上“挂”存放器芯片或I/O接口芯片，“挂”存放器芯
片就是存放器扩展，“挂”I/O接口芯片就是I/O扩展。 1．以P0口作为低8位地址/数据总线 89C51因为受引脚数目标限制，数据线和低8位地址线复用。 为了将它们分离出来，需要外加地址锁存器，从而组成与普通
CPU相类似片外三总线，见图8-2。
5/60
图8-2
6/60
2. 以P2口口线作为高位地址线 P2口全部8位口线用作高位地址线，再加上P0口经地址锁存器
提供低8位地址，便形成了完整16位地址总线（见图8-2） ，使寻址范围到达64KB。 3．控制信号线 除了地址线和数据线之外，还要有系统控制总线。这些信号有 就是单片机引脚第一功效信号，有则是P3口第二功效信号。 其中包含： （1）PSEN*信号作为外扩程序存放器读选通控制信号。
I/O接口芯片中存放器选择。地址总线是单向传输。 2．数据总线(Data Bus，DB) 数据总线用于在单片机与存放器之间或与I/O端口之间传送数
据。数据总线是双向，能够进行两个方向传送。 3．控制总线（Control Bus，CB） 控制总线实际上就是单片机发出各种控制信号线。 8.2.1 结构系统总线
，三态门打开，锁存器中数据输出到数据输出线。当该信 号为高电平时，输出线为高阻态。
23/60
8.3 程序存放器EPROM扩展 采取只读存放器，非易失性。 （1）掩膜ROM 在制造过程中编程。成本较高，所以只适合于大批量生产。 （2）可编程ROM（PROM） 用独立编程器写入。但PROM只能写入一次，且不能再修改。 （3）EPROM 电信号编程，紫外线擦除只读存放器芯片。 （4）E2PROM（ EEPROM） 电信号编程，电信号擦除ROM芯片。读写操作与RAM几乎没有什
图8-14
36/60
图8-14中片选控制信号由译码器产生。4片27128各自所占地址 空间，请读者自己分析。
8.4 静态数据存放器扩展 在单片机应用系统中，外扩数据存放器都采取静态数据存放器
（SRAM），所以只讨论SRAM与89C51接口。 所扩展数据存放器空间地址由P2口提供高8位地址，P0口分时提
7/60
（2）RD*和WR*信号作为外扩数据存放器和I/O接口读、写选通 控制信号。
（3）ALE信号作为低8位地址锁存控制信号。 （4）EA*信号作为内、外程序存放器选择控制信号。 可看出，尽管89C51单片机有4个并行I/O口，共32条口线，但
因为系统扩展需要，真正作为数字I/O使用，就剩下P1口 和P3口部分口线了。
8.2 地址空间分配和外部地址锁存器 8.2.1 存放器地址空间分配
8/60
怎样把外部各自64KB空间分配给各个程序存放器、数据存放器 芯片，而且使程序存放器各个芯片之间，数据存放器各芯片 之间，为防止发生数据冲突，一个存放器单元对应一个地址 ，这就是存放器地址空间分配问题。
在外扩多片存放器芯片中，89C51要完成这种功效，必须进行 两种选择：
2．锁存器74LS573 输入D端和输出Q端依次排在芯片两侧，为绘制印刷电路板时
布线提供了方便。
图8-10
22/60
74LS573各引脚说明以下: D7～D0：8位数据输入线。 Q7～Q0：8位数据输出线。 G ：数据输入锁存选通信号，该引脚与74LS373G端功效相同
。 OE*：数据输出允许信号，低电平有效。当该信号为低电平时
供低8位地址和8位双向数据总线。片外数据存放器RAM读和写 由89C51RD*（P3.7）和WR*（P3.6）信号控制，而片外程序存 放器EPROM输出允许端（OE*）由89C51程序存放器读选通信号 PSEN*控制。 尽管与EPROM地址空间范围都是相同，但因为控制信号不一样， 故不会发生总线冲突。
那么，这32KB空间利用74LS138译码器可划分为8个4KB空间。 假如把P2.7经过一个非门与74LS138译码器G1端连接起来， 如图8-6所表示，就不会发生两个32KB空间重合问题了。
17/60
图8-6
8.2.2 外部地址锁存器 地址锁存器芯片: 74LS373、8282、74LS573等。 1. 锁存器74LS373 带有三态门8D锁存器,其引脚及内部结构如图8-7和图8-8。
EPROM芯片没有写入控制脚，只有读出控制脚，记为OE*，它 与89C51单片机PSEN*相连，地址线、数据线分别与89C51地址 线、数据线相连，片选端控制可采取线选法或译码法。图813为外扩一片27128接口电路图 。
34/60
图8-13
35/60
3. 使用多片EPROM扩展电路 89C51扩展4片27128。
12/60
图8-3
13/60
输
G1 G2A* G2B*
表8-1 74LS138译码器真值表
入
输出
CBA
Y7* Y6* Y5* Y4* Y3* Y2* Y1* Y0*
14/60
（2）74LS139 74LS139是双2-4译码器。两个译码器完全独立，分别有各自数
据输入端、译码状态输出端以及数据输入允许端。其引脚如 图8-4所表示，真值表如表8-2所表示（见P138）。
11/60
为部分译码。部分译码存在着部分存放器地址空间相重合情 况。
两种惯用译码器芯片。 （1）74LS138 74LS138是3-8译码器，有3个数据输入端,经译码产生8种状态
。其引脚如图8-3所表示，真值表如表8-1所表示。 由表8-1可见，当译码器输入为某一固定编码时，其输出仅有
一个固定引脚输出为低电平，其余为高电平。而输出为低 电平引脚就作为某一存放器芯片片选端控制信号。
对于这类单片机，在片内Flash ROM满足要求情况下，扩展外 部程序存放器工作就可省去。
25/60
8.3.1 惯用EPROM芯片介绍 经典芯片是27系列产品，比如， 2764（8KB×8）、27128（
16KB×8）、27256（32KB×8）、27512（64KB×8）。 “27”后面数字表示其位存放容量。 伴随大规模集成电路技术发展，大容量存放器芯片产量剧增， 售价不停下降，其性价比显著增高，而且因为有些厂家已停 顿生产小容量芯片，使市场上一些小容量芯片价格反而比大 容量芯片还贵。 所以，在扩展程序存放器设计时，应尽可能采取大容量芯片。
89C51与74LS373连接如图8-9所表示。
18/60
图8-7
图8-8
引脚说明以下:
D7～D0: 8位数据输入线。
Q7～Q0: 8位数据输出线。
G:
数据输入锁存选通信号,
19/60
OE*: 数据输出允许信号
图8-9
20/60
74LS373功效如表8-3所表示。
表8-3 74LS373功效表 OE* G D Q 0111 0100 0 0 × 不变 1 × × 高阻态
26/60
1.惯用EPROM芯片 27系列EPROM芯片引脚如图8-11所表示，参数见表8-4（P143，
略）。 图8-11中引脚功效以下： A0～A15：地址线引脚。数目决定存放容量来定，用来进行单
元选择。 D7～D0：数据线引脚 CE*：片选输入端 OE* ：输出允许控制端 PGM*：编程时，加编程脉冲输入端
30/60
（5）编程禁止方式 输出呈高阻状态，不写入程序。
8.3.2 程序存放器操作时序 1. 访问程序存放器控制信号 （1）ALE （2）PSEN* （3）EA* 假如指令是从片外EPROM中读取，ALE用于低8位地址锁存，
PSEN*接外扩EPROMOE*脚。 P0口:分时低8位地址总线和数据总线，P2口:高8位地址线。 2. 操作时序
单片机原理与应用设计
[张毅刚等编著][电子教案]
1/60
第8章 89C51单片机扩展存放器设计
8.1 系统扩展结构 89C51系统扩展结构如图8-1所表示。
图8-1
2/60
由图8-1能够看出，系统扩展主要包含存放器扩展和I/O接 口部件扩展。
外部存放器扩展又包含程序存放器扩展和数据存放器扩展 。89C51采取是哈佛结构。扩展后，系统形成了两个并行 外部存放器空间。
图8-4
15/60
下面以74LS138为例，介绍怎样进行地址分配。 例 要扩8片8KBRAM 6264，怎样经过74LS138把64KB空间分配
给各个芯片？ 64KB地址空间分配如图8-5所表示。
图8-5
16/60
采取全地址译码方式，单片机发地址码时，每次只能选中一个 存放单元。同类存放器间不会产生地址重合问题。
一是必须选中该存放器芯片（或I/O接口芯片），这称为“片 选”，只有被“选中”存放器芯片才能被89C51读出或写入 数据。为了片选需要，每个存放器芯片都有片选信号引脚，
二是在“片选”基础上再选择该芯片某一单元，称为“单元选 择”。
9/60
惯用存放器地址空间分配方法有两种：线性选择法（简称 线选法）和地址译码法（简称译码法），下面分别介绍 。
1．线选法 直接利用系统高位地址线作为存放器芯片（或I/O接口芯片
）“片选”控制信号。为此，只需要把用到高位地址线 与存放芯片“片选”端直接连接即可。 线选法优点是电路简单，不需要另外增加地址译码器硬件 电路，体积小，成本低。 缺点是可寻址芯片数目受到限制。 另外，地址空间不连续，每个存放单元地址不唯一，不
27/60
Vpp：编程时，编程电压（+12V或+25V）输入端 Vcc：+5V，芯片工作电压。 GND：数字地。 NC：无用端
28/60
图8-11
29/60
2. EPROM芯片工作方式 5种工作方式如表8-5所表示。 （1）读出方式
片选控制线为低,同时输出允许控制线为低，Vpp为+5V， 指定地址单元内容从D7～D0上读出。 （2）未选中方式 片选控制线为高电平。 （3）编程方式 Vpp端加上要求高压, CE*和OE*端加适当电平(不一样芯片 要求不一样)，就能将数据线上数据写入到指定地址单元 。 （4）编程校验方式
89C51单片机采取并行总线结构，大大增加了系统灵活性， 使扩展易于实现，各扩展部件只要符合总线规范，就能 很方便地接入系统。
因为系统扩展是以89C51单片机为关键，经过总线把89C51 与各扩展部件连接起来。所以，要进行系统扩展首先要 结构系统总线。
3/60
8.2 系统总线及总线结构 按功效通常把系统总线分为三组，如图8-1所表示。 1．地址总线（Adress Bus，AB） 地址总线用于传送单片机发出地址信号，方便进行存放单元和
10/60
能充分有效地利用存放空间，这会给程序设计带来一些不便 ，只适合用于外扩芯片数目不多单片机系统存放器扩展。
2．译码法 使用译码器对89C51高位地址进行译码，将译码器译码输出作
为存放器芯片片选信号。是最惯用地址空间分配方法，它 能有效地利用存放器空间，适合用于多芯片存放器扩展。 惯用译码器芯片有74LS138（3-8译码器）74LS139（双2-4译 码器）74LS154（4-16译码器）。若全部高位地址线都参加 译码，称为全译码；若仅部分高位地址线参加译码，称
31/60
(1) 应用系统中无片外RAM
图8-12(a)
32/60
(2) 应用系统中接有片外RAM
图8-12(b)
33/60
由图8-12(b)可看出： （1）将ALE用作定时脉冲输出时，执行一次MOVX指令就会丢失
一个脉冲。 （2）只有在执行MOVX指令时第二个机器周期期间，地址总线才
由数据存放器使用。 8.3.3 89C51与EPROM接口电路设计 1. 硬件接口电路 设计时，因为EPROM在正常使用中只能读出，不能写入，故
假如用74LS138把64K空间全部划分为每块4KB，怎样划分呢？ 因为4KB空间需要12条地址线进行“单元选择”，而译码器 输入有3条地址线（P2.6～P2.4），P2.7没有参加译码， P2.7发出0或1决定了选择64KB存放器空间前32KB还是后32KB ，因为P2.7没有参加译码，就不是全译码方式，这么前后两 个32KB空间就重合了。
么差异，只是写入速度慢一些。但断电后能够保留信息。 （5）Flash ROM 又称闪烁存放器，简称闪存。大有取代E2PROM趋势。
24/60
当前许多企业生产以8051为内核单片机，在芯片内部大多集 成了数量不等Flash ROM。
比如，美国ATMEL企业生产与51系列单片机兼容产品 89C2051/89C51/89C52/89C55，片内分别有 2KB/4KB/8KB/20KBFlash ROM，来作为EPROM使用。
4/60
系统扩展首要问题: 结构系统总线。 系统总线上“挂”存放器芯片或I/O接口芯片，“挂”存放器芯
片就是存放器扩展，“挂”I/O接口芯片就是I/O扩展。 1．以P0口作为低8位地址/数据总线 89C51因为受引脚数目标限制，数据线和低8位地址线复用。 为了将它们分离出来，需要外加地址锁存器，从而组成与普通
CPU相类似片外三总线，见图8-2。
5/60
图8-2
6/60
2. 以P2口口线作为高位地址线 P2口全部8位口线用作高位地址线，再加上P0口经地址锁存器
提供低8位地址，便形成了完整16位地址总线（见图8-2） ，使寻址范围到达64KB。 3．控制信号线 除了地址线和数据线之外，还要有系统控制总线。这些信号有 就是单片机引脚第一功效信号，有则是P3口第二功效信号。 其中包含： （1）PSEN*信号作为外扩程序存放器读选通控制信号。
I/O接口芯片中存放器选择。地址总线是单向传输。 2．数据总线(Data Bus，DB) 数据总线用于在单片机与存放器之间或与I/O端口之间传送数
据。数据总线是双向，能够进行两个方向传送。 3．控制总线（Control Bus，CB） 控制总线实际上就是单片机发出各种控制信号线。 8.2.1 结构系统总线
，三态门打开，锁存器中数据输出到数据输出线。当该信 号为高电平时，输出线为高阻态。
23/60
8.3 程序存放器EPROM扩展 采取只读存放器，非易失性。 （1）掩膜ROM 在制造过程中编程。成本较高，所以只适合于大批量生产。 （2）可编程ROM（PROM） 用独立编程器写入。但PROM只能写入一次，且不能再修改。 （3）EPROM 电信号编程，紫外线擦除只读存放器芯片。 （4）E2PROM（ EEPROM） 电信号编程，电信号擦除ROM芯片。读写操作与RAM几乎没有什
图8-14
36/60
图8-14中片选控制信号由译码器产生。4片27128各自所占地址 空间，请读者自己分析。
8.4 静态数据存放器扩展 在单片机应用系统中，外扩数据存放器都采取静态数据存放器
（SRAM），所以只讨论SRAM与89C51接口。 所扩展数据存放器空间地址由P2口提供高8位地址，P0口分时提
7/60
（2）RD*和WR*信号作为外扩数据存放器和I/O接口读、写选通 控制信号。
（3）ALE信号作为低8位地址锁存控制信号。 （4）EA*信号作为内、外程序存放器选择控制信号。 可看出，尽管89C51单片机有4个并行I/O口，共32条口线，但
因为系统扩展需要，真正作为数字I/O使用，就剩下P1口 和P3口部分口线了。
8.2 地址空间分配和外部地址锁存器 8.2.1 存放器地址空间分配
8/60
怎样把外部各自64KB空间分配给各个程序存放器、数据存放器 芯片，而且使程序存放器各个芯片之间，数据存放器各芯片 之间，为防止发生数据冲突，一个存放器单元对应一个地址 ，这就是存放器地址空间分配问题。
在外扩多片存放器芯片中，89C51要完成这种功效，必须进行 两种选择：