cameralink_v2.0中文版

cameralink_v2.0中⽂版
1Cameralink
1.1引⾔
Camera link 是⼀个为视觉应⽤设计的通讯接⼝，它对NS的Channel link技术进⾏了拓展.
1.2约定
⽂档中“shall”表⽰强制要求，“can”表⽰可选。

1.3LVDS技术描述
低压差分信号是⼀个⾼速、低功耗、常⽤的接⼝标准。

⼜称为ANSI/TIS/EIA-644。

最⼤传输速率1.923Gbps。

差分信号能承受±1v的共模噪声。

1.4Channel Link
国家半导体（NS）为了解决平板显⽰问题开发了channel link技术，基于LVDS物理层。

channel link包含⼀个发⼀个收，发送端接收28位的单端信号和⼀个单端时钟，数据按照7:1串⾏化，这样需要4根LVDS数据线和⼀个LVDS时钟线。

接收端接收4个LVDS数据流和⼀个专⽤时钟，并转换成28bits数据和⼀个时钟。

⽰意图如下
1.5Camera Link的5种配置⽅式
每种配置⽀持不同的位宽，⽅便制造商选择不同的配置来匹配他们的产品。

lite - Supports up to 10 bits, one connector
base - Supports up to 24 bits, one connector
medium - Supports up to 48 bits, two connectors
full - Supports up to 64 bits, two connectors
80 bit - Supports up to 80 bits, two connectors
1.6技术优势
1.6.1较⼩的连接器和线缆
28bits可以通过5个LVDS对传输，降低了接插件的⼤⼩，为更⼩的相机提供了可能。

1.6.2⾼数据传输速率
Channel Link家族芯⽚的最⼤速率可达2.38Gbps，符合当前传输速度不断提⾼的趋势2相机信号要求
2.1介绍
主要介绍信号的定义，Camera Link线缆提供控制信号、串⾏通信和视频数据。

2.2视频数据
图像数据和图像数据使能在channel link总线上传输。

2.2.1Camera Link Base/Medium/Full
Camera Link Base/Medium/Full定义了4个使能信号，描述如下
FVAL—场有效，⾼期间可以输出⾏有效，FVAL和第⼀个有效⾏前沿没有间隔?LVAL—⾏有效，⾼期间可以输出数据有
效，LVAL和第⼀个像素有效没有间隔?DVAL—数据有效，⾼有效
Spare—剩余，备⽤
相机上的每个channellink 芯⽚都必须提供所有定义的使能信号，相机需保证所有未⽤到的数据位必须嵌位到⼀个已知值。

图像数据位分布请参考第四、五部分。

2.2.2Camera Link Lite
FVAL—场有效，⾼期间可以输出⾏有效，FVAL和第⼀个有效⾏前沿没有间隔?LVAL—⾏有效，⾼期间可以输出数据有效，LVAL和第⼀个像素有效没有间隔?DVAL—数据有效，⾼有效
Spare—这种配置下没有分配
相机上的每个channellink 芯⽚都必须提供上述3个使能信号，相机需保证所有未⽤到的数据位必须嵌位到⼀个已知值。

图像数据位分布请参考第4、5章。

2.2.3Camera Link 80bit
80bit配置模式使⽤了⼀些使能信号来传输数据，所有的剩余⽤来传输数据。

使能信号定义如下
FVAL—场有效，⾼期间可以输出⾏有效，只提供给第⼀⽚channel link芯⽚?LVAL—⾏有效，⾼期间可以输出数据有效，提供给所有channel link芯⽚
备注：DVAL和Spare信号⽤来传输数据
相机必须给基本channellink芯⽚提供FVAL和LVAL信号，其他两⽚必须提供LVAL，其他信号⽤作数据。

2.3相机控制信号
2.3.1Camera Link Base/Medium/Full
保留4个LVDS信号对，⽤来做通⽤相机控制，对采集卡来说是输出，相机是输⼊，相机制造商可以根据他们的产品定义这些信号。

Camera Control 1 (CC1)
Camera Control 2 (CC2)
Camera Control 3 (CC3)
Camera Control 4 (CC4)
2.3.2Camera Link Lite
保留1个LVDS信号对，⽤来做通⽤相机控制，对采集卡来说是输出，相机是输⼊，相机制造商可以根据他们的产品定义这个信号。

Camera Control (CC)
2.3.3Camera Link 80bit
同Camera Link Base/Medium/Full
2.4通讯
2.4.1Camera Link Base/Medium/Full
2个LVDS信号对，⽤来做相机和采集卡间的异步串⾏通讯，波特率⾄少9600。

信号包含?SerTFG—to采集卡的差分对SerTC—to相机的差分对
串⾏接⼝有如下特性
⼀个开始位，⼀个停⽌位，没有奇偶校验，没有握⼿。

采集卡⼚商必须提供⼀个API来使⽤这个串⾏通讯接⼝，详细参见第8章
2.4.2Camera Link Lite
1个LVDS信号对，⽤来做从采集卡向相机异步串⾏通讯，从相机到采集卡的通讯在数据的⼀个LVDS信号对上。

SerTC—to相机的差分对
SerTFG—to采集卡的差分对，这个信号分配到数据个差分对上，详细参见bit分配，传输速率不是时钟速率，根据相机中的波特率来定。

串⾏接⼝有如下特性
⼀个开始位，⼀个停⽌位，没有奇偶校验，没有握⼿。

采集卡⼚商必须提供⼀个API来使⽤这个串⾏通讯接⼝，详细参见第8章
2.4.3Camera Link 80bit
同Camera Link Base/Medium/Full
3端⼝分配
不同配置的命名如下：
Lite/Base –1个Channel Link 芯⽚, 1个线缆连接器
Medium - 2个Channel Link 芯⽚, 2个线缆连接器
Full/80 bit - 3个Channel Link 芯⽚, 2个线缆连接器
3.1端⼝定义-所有配置
⼀个端⼝定位⼀个8位的字，LSB是bit0，MSB是bit7,。

CameraLink使⽤8个端⼝，从A-J，
3.2相机硬件布局和框图
3.2.1Base/Medium/Full 配置
Figure 1Data Routing for Base, Medium, and Full Configurations
Figure 2Block Diagram of Base, Medium, and Full Configuration
3.2.2Lite Configurations
Figure 3Data Routing for Lite ConfigurationsPort
Figure 4Block Diagram of Lite Configuration
3.2.380 bit Configurations
下图列出了80bit 10tap/8bit的配置和布局和80bit 8tap/10bit的配置和布局。

Figure 5Data Routing for 80 bit Configurations
Figure 6Block Diagram of 80 bit, 10-tap/8-bit Configuration
Figure 7Block Diagram of 80 bit, 8-tap/10-bit Configuration
4channellink芯⽚到接插件的位分布4.1Base, Medium and Full Configurations的位分布芯⽚端的位分布
4.2Bit Allocation for the 80-Bit, 10-tap/8-bit Configuration 芯⽚端的位分布
4.3Bit Allocation for the 80-Bit, 8-tap/10-bit Configuration 芯⽚端的位分布
4.4Bit Allocation for the Lite Configuration 芯⽚端位分布
5不同配置的位分布
5.1Bit Assignments for Base Configuration
*如果使⽤⼀个通道，使⽤PORTA，如果使⽤两个通道使⽤PARTA和POARTB。

5.2Bit Assignment for Medium Configuration
5.3Bit Assignment for Full/80 bit Configuration
5.4Bit Assignments for 80 bit Configuration, 10-tap/8-bit mode
80bits配置⽅式⽀持移动配置80bits，在这种模式下，full模式下不⽤的多余的信号被配置成携带数据信号。

注意：80bit正式名称曾称作“deca”或“full plus”配置，⽬前已正式使⽤80bit名称
80bit配置有两个版本，10tap/8bit和8bit/10tapmode.。