大学期末考试数字电路课程设计

芯片555定时器介绍
VCC
计算公式：
R1
8 7
4 3 vO
R2
6 2
555
1
5 0.01F
vC C
ຫໍສະໝຸດ Baidu
TPL=R2C1n2≈0.7R2C TpH
1 1.43 = (R1+R2)C1n2≈0.7(R1+R2)C f tPL tPH ( R1 2R2 )C
题目：简易十字路口红绿交通灯电路 一、目的 交通灯是运用数字电路技术实现在十字路口设置 红绿灯，并显示时间计时的装置，显示准确和直观， 且使用寿命长，因此得到了广泛的使用。交通灯从 原理上讲是一种典型的数字电路，其中包括了组合 逻辑电路和时序电路。目前，交通灯的设计越来越 复杂，功能越来越强，并且有多种专门的大规模集 成电路可供选择。本题目只进行简易的交通灯设计。 二、交通灯电路的设计简介
计数器介绍：
它是一种中规模集成电路，种类很多，不但可 以实现计数、分频，而且可以实现测量、运算、定 时、延时等控制功能。目前各类计数器均有典型产 品，如属于二进制计数器的74LS161、 74LS163……，属于十进制计数器的74LS90、 74LS160等。 本实验采用的是74LS90二—五—十进制异步 计数器。74LS90的内部结构是一个 二分频和五分 频电路，可以独立地作为二进制和五进制计数器使 用，同时进行适当的连接又可以构成十进制计数器。
13
12
11
10
9
8
74LS90
1
2
3
4
5
6
7
CP2 R01 RO2 NC VCC R91 R92
CP1 NC Q0 Q3 GND Q1 Q2
使用90芯片时注意：
（1）二进制计数器的时钟输入端为CP1， 输出端为Q0；
课程设计考核方法
1.要求按时出勤，有事向老师请假。无故不到两次
以上者，本次课程设计按零分计。
2.Multisim9仿真结果、硬件电路调试结果要求向
老师演示，计成绩。 3.根据所做内容书写课程设计报告，格式要规范， 用学校统一的封皮进行装订，答辩时上交。 4.答辩。要求叙述自己电路设计的原理、仿真和调 试过程，并根据老师提问回答问题。时间5分钟。
EDA技术的发展经历了3个阶段：70年代、 80年代、90年代。 70年代：可编程逻辑器件PLD出现，计算 机开始应用于电子设计，后期出现CAD，用于 集成电路版图编辑和PCB布局布线。 80年代：复杂可编程逻辑器件CPLD出现， 后期出现FPGA，硬件描述语言HDL产生，标 准化工作取得重大进步，相关CAD软件的功能 和自动化程度有很大的提高，应用更广泛，为 EDA的产生奠定了基础。
主要特点：能仿真，步步可控，可步步仿真。
电子课程设计的目的
• 使学生巩固课堂上学到的理论知识；掌握 现代电子电路的设计方法和理念；学会使 用目前在电路设计中常用的仿真软件最新 版multisim9；能在面包板或数字电路实验 箱上搭接和调试仿真成功的电路；培养和 锻炼学生实际动手操作能力和运用所学的 理论独立进行电路设计的能力。
1.4 EDA技术的优势 手工设计方法的缺点是： 1)复杂电路的设计、调试十分困难。 2) 如果某一过程存在错误，查找和修改十分不 便。 3) 文档设计过程中产生大量，不易管理。 4) 对于集成电路设计而言，设计实现过程与具 体生产工艺直接相关，因此可移植性差。 5) 只有在设计出样机或生产出芯片后才能进行 实测。 主要特点：不能仿真。
VHDL语言具有很强的电路描述和建模能力，
能从多个层次对数字系统进行建模和描述，从而
大大简化了硬件设计任务，提高了设计效率和可
靠性。
用VHDL进行电子系统设计的一个很大的优 点是设计者可以专心致力于其功能的实现，而 不需要对不影响功能的与工艺有关的因素花费 过多的时间和精力。 VHDL使得设计数字电路就像进行软件开发 一样地方便。
555定时器
时钟信号
可调的电 阻、电容
多 谐 振 荡器
十 进 制 计数器
示波器
多谐振荡器：由555定时器和电阻、电容组成产 生频率可调的1k-10k的方波信号。 计数器：将多谐振荡器产生的信号作为时钟脉 冲信号进行计数记录。秒计数器记到 9 后清零。 因为时钟信号的频率较高，不能用数码管显示器 看计数结果。
EDA技术有很大不同： 1)采用硬件描述语言作为设计输入。 2)库(Library)的引入。 3)设计文档的管理。 4)强大的系统建模、电路仿真功能。 5)具有自主知识产权。 6) 开发技术的标准化、规范化以及 IP 核的可利用性。 7) 适用于高效率大规模系统设计的自顶向下设计方 案。 8) 全方位地利用计算机自动设计、仿真和测试技术。 9)对设计者的硬件知识和硬件经验要求低。 10)高速性能好。 11)纯硬件系统的高可靠性。
• 一、目的 • 利用555定时器设计一个波形输出为频率范 围为1KHz~10 KHz的多谐震荡电路。 • 二、设计原理 • 利用555定时器，外接少量电阻、电容设计 一个具有一定震荡频率、脉宽可调的多谐 振荡器，并用示波器观察输出波形，并记 录。
频率可调的多谐振荡器主要由555芯片，外接可调 电阻、电容、计数器等电路构成。其电路原理图如下：
数字电路课程设计
本章内容提要
1.1 EDA技术及其发展 1.2 EDA技术应用对象 1.3 硬件描述语言VHDL 1.4 课程设计的主要内容 1.5 课程设计的要求
1.1
EDA技术及其发展
EDA（Electronic Design Automation）： 电子设计自动化，主要工作是利用软件工具和 硬件描述语言HDL进行设计，自动化程度比 CAD高。 EDA的实现需要3个基本因素： ①先进的微电子技术以及相关的理论、 ②硬件描述语言HDL、 ③功能强大的开发软件。 EDA是微电子技术和现代电子设计技术二 者相结合的产物。
译码器：由计数器输出的信号要显示在数码管上 需要经过译码，译码驱动电路将计数器输出的 8421BCD码转换为数码管需要的逻辑状态，并且 为保证数码管正常工作提供足够的工作电流。 显示器：电路由发光二极管（LED）数码管组成， 将译码器输出的电平信号显示成阿拉伯数字。
三、选用元件要求 555定时器芯片，74LS90芯片，74LS00芯片， 电位器，电容，译码及显示电路，导线等。
EDA技术的三个层次
1 ： EWB,MUlTiSiM,PROTEL 的学习作
为 EDA的最初级内容 2 ： 利 用 VHDL 或 图 形 输 入 完 成 对 CPLD/FPGA的开发等作为中级 3：ASIC设计为最高级
EDA硬件工作平台 1）计算机
2）EDA实验开发系统
3) 编程器（下载电缆）
EDA 开发系统中必须含有合适的在系统编 程下载目标芯片，此芯片目前主要有 FPGA （现场可编程门阵列）和 CPLD （复杂可编 程逻辑器件)
示波器：由示波器观察多谐振荡器的输出信号 的频率。计数器的输出结果由示波器观察。
三、设计要求 1．可选用的元器件： 555定时器芯片，74LS90芯片，74LS00芯片，电 位器，电容，导线等。 2 ．根据电路框图，设计出各个部分的电路及整 个原理图框图。 3．将原理图输入MULTISIM9，进行仿真。 4 ．搭接硬件电路，用示波器观察多谐振荡器的 输出信号的波形及计数器的输出结果的波形，并 记录。注意时钟信号触发沿与输出的对应关系。
• • • • • • • • • •
5．写出课程设计总结报告。内容包括： （1） 设计的题目； （2） 电路设计过程； （3） EDA软件介绍和仿真过程； （4） 各种电路图及仿真模拟图表； （5） 选择器件的介绍； （6） 选择参数的计算或说明； （7） 参考文献； （8） 收获及体会； 使用A4纸打印(或书写)报告，电路图要规范。
题目：频率可调的多谐振荡器设计
多谐振荡器是一种自激震荡电路，接通电源后无需 外接触发信号即能产生方波和矩形波，其不存在稳定 状态，又称无稳态电路。利用多谐振荡器产生的方波 信号可作为时序逻辑电路的时钟信号。本次设计要求 利用 555 芯片和外接电路作为多谐振荡器产生方波信 号，并将此信号作为计数器的时钟信号。
内部电路图：
SD 1J C1 1K F0 Q Q RD
&
Q0 1J
Q1 1J C1 Q RD SD 1K RD F2
Q2 SD 1J
Q3 F3 Q Q RD
F1 Q
Q Q SD
C1 1K
C1 1K
&
CP1
R01 R02
CP2
14
R91 R92
CP1 NC Q0 Q3 GND Q1 Q2
74LS90芯片的顶视图：
• CPLD：Complex Programmable logic Device(复杂可编程逻辑器件） • FPGA：Field Programmable logic Device(现场可编程逻辑器件） • SOC： SYSTEM ON A CHIP（片上系统） • SOPC： SYSTEM ON A PROGAMMABLE CHIP（可编程器件片上系统） • CSOC： CONFIGURABLE SYSTEM ON A CHIP（可配置片上系统）
电子课程设计的主要内容
• 1．两个题目：多谐震荡电路、红绿交通灯 电路 • 每人一组，任选一个题目，题目的具体要 求见（附件1和2） • 2.根据所选题目按照设计要求，独立设计 出电路，设计原理检查正确后，进行EDA软 件仿真。
• 3. 使用 Multisim9 对所设计的电路进行仿真， 使用虚拟仪器测量并纪录关键点的波形、电 压、电流、显示以及仿真结果。并要求对结 果进行分析。电路仿真成功后，给老师演示 仿真过程，并打印电路原理图。接下来进行 实际电路的搭接和调试。 • 4.根据所给的面包板或数字电路实验箱，向 老师领取电路所需要的元器件和导线，自己 搭接电路。要求芯片位置布局合理，导线走 线整齐，板面整齐有序，操作规范，烧坏或 丢失元器件视实际情况扣5-20分。并进行电 路调试，调试成功后，给老师演示调试结果。
VHDL于1983年由美国国防部创建，1987年成为 国际标准：IEEE：1076。 1993年进行了修订，扩 充了VHDL的功能，成为IEEE：1076－1993版。 2002发布了最新版本。
3个版本：87版，93版，2002版。 此外，Verilog_HDL 也是一种通用的硬件描述 语言。1983年创立，1995年成为IEEE标准。
1.3 硬件描述语言VHDL
• 硬件描述语言VHDL
硬件描述语言(HDL)是EDA技术的重要组成部分， VHDL,Verilog_HDL , ABEL, AHDL, SystemVerilog, SystemC, VHDL是作为电子设计主流的硬件描述语言。 SystemVerilog和SystemC在完善之中。
振荡器：555定时器组成产生时钟脉冲 分频器：由于振荡器产生的时钟脉冲信号过高，因此 需要进行分频处理，供计数器进行计数使用。 计数器：将分频后的时钟脉冲信号进行计数记录。采 用74LS90型芯片进行脉冲计数。低位计数为十进制， 给定时钟脉冲为分频器输出的5Hz脉冲信号。高位计数 为六进制（模拟秒计时），当计数状态一到01100000 立即清零。因为90有反馈清零端，所以用反馈清零法。 给定时钟脉冲为低位产生的进位信号。 红绿灯：采用发光二极管显示。
90年代：百万门以上的可编程逻辑器件 FPGA出现，ASIC设计技术的应用，促进了 EDA技术的形成，EDA公司致力于推出兼容 各种硬件实现方案和支持标准HDL的EDA工 具软件的研究，将EDA技术推向成熟。
基本概念
• EDA：Electronic Design Automation (电子设计自动化） • ASIC: Application Specific Integrated Circuit (专用集成电路） • IP:Intellectual Property( 知识产权） • HDL:Hardware description Language(硬件描述 语言）其中VHDL和Verilog_HDL两种应用最广泛。 • PLD:Programable Logic Device （可编程逻辑器 件,可编程即可改写之意，PLD就像黑板，可以自 由写，可以擦除后再写）。