单相电力锁相环

第四章电网电压的相位检测及相控触发脉冲的FPGA实现4.1 电网电压的相位检测方法分类介绍
在交流输配电的电力系统中，无论是仪器仪表还是电力电子设备，大部分都需要和电力系统电压相位进行同步才能进行精确的计算和控制，达到补偿和优化的效果。

所以为了保证此套融冰与无功补偿双用途系统的性能，第一步就是要选用一个好的电网电压的相位检测算法，获得和电压同步的相位。

常用电压同步信号的获取方法共有以下几种：
1.硬件电路过零比较法
2.基于基波傅立叶变换计算相位法
3.基于dq变换的三相锁相环技术方法
4.基于dq变换的单相锁相环技术方法
以上四种方法中，后三种其实是可以统称为dq变换的锁相环技术，只是针对现场情况的不同，做了不同的改进和优化。

下面对三种不同同步信号获取的方法分别进行介绍，最后并对其优缺点进行讨论，选出比较好的一种锁相方法应用到本课题所设计的控制器中。

（1）硬件电路过零比较法
硬件电路过零比较法一般是用硬件电路搭建起来，首先对输入进来的电网电压信号进行模拟信号的隔离，防止外部信号的电压突变，产生过电压，损坏电路板的内部电路。

隔离后的电压信号，然后进行低通滤波，将高次的谐波电压分量给过滤掉，剩下基波分量。

然后将基波分量信号通入电压跟随器，由于电子管导通至少需要一定的导通电压，如硅介质的需要0.7V左右，锗系列的也至少需要0.3V的电压，因此对于5V的电压同步信号来说，这种误差还是难以忍受的，换算成角度的话将会有20-30度的误差，使系统的精确控制来说将致命的。

因此为了能够调整同步信号的相位，再次加装了电压跟随器，通过调整电阻器的阻值可以使跟随的电网同步信号前移和后移一定相位，在现场根据波形比较进行调节，获得最佳的电阻参数。

获得和电网电压同步信号后在送入电压过零比较器，产生同步方波信号，这种信号的高电平代表着电网电压的正半周，低电平代表着电网电压的负半周。

这样就将电网电压的同步信号转换成了芯片直接可以识别的数字量信号，50hz的波形，上升沿代表着同步信号相位的零度，下降沿代表着同步信号的180度，高电平代表0-180度，低电平代表180-360度。

此种锁相方法的优点有，实现简单、成本低廉、锁定迅速，可进行分相锁相。

此种锁相方法的缺点有，对于电压畸变系统，同步失效。

（2）基于基波傅立叶变换计算相位法
基于基波傅立叶变换计算相位法是比较昂贵的一种实现方法，由于要对电网电压信号进行傅立叶变换，所以要用到CPU，一般的单片机计算速度比较慢，尤其对傅立叶变换是更加的耗时，根本满足不了需求，必须选用计算能力强大的DSP运算芯片或者更高端的计算芯片，这种无形中就增加了设计的成本。

这种方法是首先把整理后的0-2.5V的电网电压信号进行AD转换，10位AD芯片就基本可以满足要求了，然后由DSP处理芯片读取数据，将数据放入到CPU的缓冲区内，
每次取一周波的固定采样点数，如32点，根据傅立叶变换的算法进行计算，计算出电网电压的基波分量的相位，然后再进行相位的锁相环设计，锁定基波，同时计算出了基波的相位，其原理图如图4.1所示。

此种锁相方法的优点有，精度高、可用于电压畸变大的系统中。

此种锁相方法的缺点有，响应速度慢、成本大。

图4.1 基于傅立叶变换的锁相环原理图
（3）基于dq变换的锁相环技术
基于dq变换的锁相环技术是一种新型的锁相环技术，也是比较使用和容易实现的锁相技术，是本章节介绍的重点，下文会详细介绍，在此只对dq锁相技术的种类进行介绍。

刚开始应用这种技术是采用的dq变换三相锁相，此种方法应用非常广泛，但是发现在不平衡系统和单相运行系统（如电气化铁路）中无法满足要求。

随后进行改进用双dq变换锁相技术，解决不平衡系统的同步信号不精确的问题。

双dq变换技术的原理也就是将电压信号进行正序和负序分离，然后进行对正序进行锁相。

这种方法还存在它的局限性，需要三相电压，而对于铁路单相运行系统只有单相运行，这样就不能直接从铁路线路上提取三相网压。

随着电力电子技术的发展，电气化铁路的电能要求也不断的增加，因此提出了基于dq变换的单相锁相环技术，这种技术是目前比较好的锁相技术，应用范围广。

但是国内采用此种技术进行锁相的实际应用还是很少。

为了使系统应用的范围更广，因此本课题所设计的双用系统控制器的锁相环就采用了这种应用技术，可以应用到不同供电系统中。

4.2 同步信号的检测原理仿真分析
4.2.1 基于dq变换的三相锁相环原理
（1）锁相环技术是能使两种信号的同相位的跟踪技术，一般可以应用于电网电压的相位和频率的跟踪上。

目前获得电网电压的相位和频率的方法一般都是通过锁相环进行的得到。

锁相环的原理如图4.2所示，电网的相位为Ө1，经过鉴相器把电网的相位信号变成电压控制信号，再经过环路滤波器的调节控制，然后输出控制信号，送入到压控振荡器产生跟踪相位，其和电网的相位的误差反馈
到输入端，形成相位的闭环的控制，使之与电网电压的相位一致。

图4.2 锁相环的基本原理结构
（2）dq 变换的基本思想就是将电网三相电压信号经过abc-dq 之间同步坐标系的变换，转换成dq 坐标上的两直流分量电压。

当dq 旋转坐标的旋转速度和三相坐标系相同时，此时也就是跟踪信号的频率和电网电压的频率达到一致，经过调节使d 轴上的电压分量变为零时，这时跟踪信号的相位和电网电压的相位是一致的，同时又能较好的抑制谐波和负序分量。

abc-dq 坐标变换实现的过程如下所示：
设三相电压为
⎥⎥⎥⎥⎥⎥⎦⎤⎢⎢⎢⎢⎢⎢⎣
⎡+-=⎥⎥⎥⎦⎤⎢⎢⎢⎣⎡)32cos()32cos(cos πθπθθm V uc ub ua 根据瞬时无功功率理论，将abc 坐标系转换到α-β坐标系后，两相电压U α，U β分别为：
⎥⎥⎥⎦⎤⎢⎢⎢⎣⎡⎥⎥⎥⎥⎦
⎤⎢⎢⎢
⎢⎣⎡--=⎥⎦⎤⎢⎣⎡c b a U U U U U 232302121132βα 有静止坐标系α-β转换到旋转坐标系dq 后Ud ，Uq 分别为：
⎥⎥⎦
⎤⎢⎢⎣⎡--=⎥⎦⎤⎢⎣⎡)sin()cos(**θθθθVm U U q d 其中*θ为旋转坐标系dq 的旋转角速度。

用矢量图来表示上式如图4.3所示，α-β坐标系为静止坐标系，和三相坐标系是同步旋转的，当Δθ为零时，这时就达到了锁相的目的，产生的跟踪信号的相位和电网电压的是一样的，一般由于电网电压的频率是波动的，所以设计的控制器会进行不断的调节跟踪，d 轴会在α轴附近小幅度的波动，波动范围大小是θθ-*，也就是相位锁定误差大小。

α
q
图4.3 电压矢量U 与dq 旋转坐标系的关系图
（3）根据以上介绍的原理，设计锁相环控制器，其原理图如图4.4所示，图中PI 调节器的PI 参数对整个控制器的性能十分重要，它影响到系统的响应速度和控制精度，因此在下一小节中会对系统进行仿真模型的搭建，然后仿真调试PI 的最佳参数。

但是电网中理想情况下的电压信号是不存在的，由于电力电子设备投入和冲击性负荷的日益增多，电网工频电压信号会由于电流谐波而产生畸变，从而将电压信号中将会夹杂部分谐波分量，直流分量，负序分量，影响相位锁定的精度。

经过仿真研究分析知，电压信号中含有谐波分量时，在旋转坐标变换后的d 相会产生300Hz 的谐波，导致锁定相位波动。

电压信号不平衡时，在旋转坐标变换后的d 相会产生100Hz 的谐波，导致锁定相位波动。

而直流分量注入时，在旋转坐标变换后的d 相会直接产生直流分量，对系统相位锁定误差影响最大，产生固定的量的相位偏差。

因此此种锁相方法存在缺陷，不能够在现场条件比较恶劣的条件下进行工作，并且对于单相运行电力系统，这种基于dq 变换的三相锁相技术将会失效，即使在程序中生产其他两相信号，实现三相的dq 变换锁相算法，但是其误差比较大，锁相不太理想。

下面就介绍一种基于dq 变换的单相锁相环原理，因为其鉴相原理是通过两个正弦信号相乘而来，所以也可称之为正弦相乘锁相法。

图4.4 三相锁相环的原理框图
4.2.2 基于dq 变换的单相锁相环原理
如图4.4三相锁相环的原理框图所示，当Ua ，Ub ，Uc 三相电压为单相电压时，这里假设输入为Ua 相电压，Ub=0，Uc=0。

经过简化后其原理框图如图4.5所示。

图4.5 三相锁相环输入单相电压化简后的原理框图
假设Ua 相电压为含有高次谐波，下面对单相锁相的原理进行分析。

设电网电压
y(t)=cos(0ωt+0Φ)+0ε (1)
式子中：0ω为电网角频率； 0Φ为电网电压相位；
0ε为电网谐波和检测误差成分；
设生成的锁相跟踪电压信号为：
)sin()(11Φ+=t t y ω (2)
式子中：1ω为跟踪信号角频率；
1Φ为跟踪信号相位； 然后（1）式和（2）式相乘得到：
)sin(]})sin[(]){sin[(2
1)(11010101010Φ++Φ-Φ+--Φ+Φ++=ωεωωωωt t t y （3）
若信号频率一致，即0ω=1ω，则（3）式可化简为：
)sin(2
)sin()2sin()(10010100Φ++Φ-Φ-Φ+Φ+=t t t y ωεω
=)sin(2
)sin(2)2sin(10010100Φ++Φ-Φ-Φ+Φ+t t ωεω （4） 由公式（4）可知，其中共有三项分量，第一分量是直流分量，第二分量是100Hz 的正弦波动分量，第三是高频谐波引起的干扰。

由图4.3分析可知当d 轴分量为零时，这时相位才稳定锁定，而此时由于只输入单相电压而引入了大量了谐波及直流分量干扰，是锁相误差变大，锁相失去作用。

如果在PI 调节器前端加上一个低通滤波器，将交流分量滤除掉，再有闭环反馈就可以准确的锁定相位。

由于数字滤波器的延时，会造成相位的延时，因此要加入相位校正环节。

如图4.6是改进后的锁相原理框图，输入信号只有单相电压，输出为跟踪的此单相电压的相位，属于单相锁相技术，因此在三相系统不平衡系统可以应用此项锁相技术，只对单相锁定，一定程度上消除了三相之间的相互影响。

其基本调节过程为，当输入电压信号和跟踪正弦信号相乘后送入到滤波器输入端，经过低通滤波后得到ΔE1，反相后送入数字PI 调节器，如果跟踪信号相位滞后输入电网电压信号，则数字PI 调节器增大输出ω值，最终使跟踪信号相位赶上电网相位。

当跟踪信号相位超前电网电压信号相位，则数字PID 调节器驾校输出ω值，最终使跟踪信号相位赶上电网相位。

当系统调节完毕稳定后，ΔE1为零，ω值保持不变，跟踪信号和电网相位相等。

图4.6 基于dq 变换的单相锁相环原理框图
4.2.3仿真研究
为了验证单相锁相环算法的动态性能，静态性能，利用simulink 进行了算法模块的搭建和仿真。

输入信号Ua 的基波频率0f =50Hz ，Ua=1，数字PI 调节器的参数Kp=0.24，Ki=4.3，Ts=1/10000s,基于dq 变换的单相锁相环算法的simulink 模型如图4.7所示。

图4.7 基于dq 变换的单相锁相环simulink 仿真模型
在输入信号无谐波干扰的情况下，基波信号经过0.2s 调节过程后，其输入与输出波形的波形如图4.8所示。

-1.5-1
-0.5
0.5
1
1.5
图4.8 无谐波输入时输入电压信号与跟踪信号波形图
（1）谐波分量干扰和直流分量的影响 输入信号Ua=)500sin(2.0)300sin(3.0)100sin(t t t πππ++
2.0)1100sin(1.0)700sin(15.0+++t t ππ，信号中含有3，5，7，11奇次谐波和直流偏移量，并且畸变幅度相对较大，Ua 的仿真波形如图4.9所示，从图中可以看到仿真所用的电压畸变严重，几乎已成为了方波，现在就要验证在这种电压严重畸变情况下的锁相环的性能。

仿真得到的波形如图4.10所示，图中蓝色正弦曲线为Ua 的基波分量，红色正弦曲线为产生的跟踪信号，可以看出二者基本重合，相位误差可以忽略。

-0.8-0.6
-0.4
-0.2
0.2
0.4
0.6
0.8
1
1.2
图4.9 带谐波和直流分量的电压输入信号波形图
00.050.10.150.20.250.30.350.40.450.5
-1.5-1
-0.5
0.5
1
1.5
图4.10 输入信号基波分量和跟踪输出波形图
（2）频率突变的影响
在0.2s 时使基波分量从50Hz 跳转到45Hz 的信号上，然后锁相环检测到相位误差，随即进行跟踪调节，其仿真图形如图4.11所示。

从图中可以看出，当频率发生跳变5Hz 时， 其相位跟踪调节时间为2个周波，相位误差可以忽略。

00.050.10.150.20.250.30.350.40.450.5
-1.5-1
-0.5
0.5
1
1.5
图4.11 频率突变时的相位跟踪的波形图
（3）相位突变的影响
在0.2s 时使输入电压信号的相位突变30度，此时锁相环稳定锁定输入信号相位需要花费3个周波的时间，在第一个周波结束时相位的误差已经很小，真正相位误差为零是在3个周波以后。

00.050.10.150.20.250.30.350.40.450.5
-1.5-1
-0.5
0.5
1
1.5
图4.12 相位突变时的相位跟踪波形图
（4）结论
从以上仿真分析得出结论，锁相环由于是单相锁相环，所以从基础上就可以应用到三相不平地方统。

再者锁相环系统加装了低通数字滤波器，所以他对高次谐波具有比较好的抑制作用。

在输入信号频率或者相位突变的情况下，单相锁相环能迅速的跟踪相位，这一特性表明此锁相环能更好的适应电网的变换，在实际运行的电网中，电网的频率是时刻小幅度变化的，电网发生故障时其相位也是会产生跳变的。

对于目前电网中电力电子装置的大量应用，电网中电压的畸变问题更是突出，因此今后单相锁相环在电力电子装置的使用会越来越广泛。

4.3 单相锁相环的FPGA 设计
电网电压的相位检测在电力电子控制系统中起着重要的作用，它为无功功率的计算采样、保护控制和脉冲的产生发送及控制算法提供同步的信号，保证和电网电压同步进行。

对于三相的相位是以电网电压同频率的方波表示的，一个周期的方波同步信号，其高电平期间对应的相位是001800-，低电平期间对应的相位是00360180-。

由第二章中TCR 的工作原理可知，SVC 的所需要的相位方波信号为从90度至270度为高电平的方波信号，而整流控制器所需要的同步方波信号是从0度至180度为高电平的方波信号。

因此在具有SVC 和整流复合功能的控制器中，要对锁相环的功能板卡进行特殊设计，使其能够根据上位机的设置而改变同步方波类型。

4.3.1低通数字滤波器模块的设计
在单相锁相环中，低通数字滤波器的设计非常重要，因为它不但负责滤除系统输入端的谐波干扰和锁相环自身产生的高次谐波，而且对系统的动态响应性能影响巨大。

为了提高系统的响应速度，这里设计二阶低通滤波器。

二阶系统的系统传递函数为： )()()(2211022110n x n y z a z a a z b z b b z H =++++=---- （4.3-1） 系数0a ，1a ，2a ，0b ，1b ，2b 是通过matlab 工具箱的数字滤波器辅助设计工具fdatool 来确定的。

将4.3-1公式变换为差分方程为：
))(())((2211022110----++=++z b z b b n x z a z a a n y
即：
)2()1())(())((21221100----++=--n y a n y a z b z b b n x a n y
)2()1()2()1()()(0
201020100-----+-+=n y a a n y a a n x a b n x a b n x a b n y
考虑的单相锁相环的动态性能，低通数字滤波器采用二阶的，在给定阶数的滤波器中，椭圆形滤波器是最好的逼近方式。

同等性能的要求下，它比切比雪夫和巴特沃斯所需的阶数都低，而且它的过渡带比较窄。

数字滤波器的采样频率Fs=10000Hz ，低通滤波器的截至频率Fpass=15Hz ，幅值起始衰减度Apass=1dB ，幅值截至衰减度Astop=45dB ，由fdatool 生成参数后，将其代入到上式中得到的公式为：
)2(9897.0)1(9896.1)2(0056.0)1(0111.0)(0056.0)(---+-+--=n y n y n x n x n x n y
（4.3-2）
用工具描出此低通滤波器的伯德图如图4.13所示，可以看出滤波器的幅频特性基本满足要求。

为了验证数字滤波器的有效性，下文对其设计的低通数字滤波器进行simulink 仿真，其仿真模型和仿真波形如图4.14所示，（b ）中蓝线为高次正弦波形，幅值为0.5，频率分别为100Hz ，150Hz ，350Hz ，550Hz ，红线是低通数字滤波器输出的波形，输出幅值为零，达到了较好的滤波效果，因此设计的低通数字滤波器完全复合要求。

图4.13低通数字滤波器的幅频特性
-1-001
(a)(b)
图4.14 低通滤波器的仿真模型和仿真波形
4.3.2数字PID 模块的设计
PID 是一种线性控制器，根据给定值与实际输出值进行做差比较，然后将差值通过比例、积分、微分线性组合构成控制量，对控制对象进行调节控制。

其公式如4.3-3所示。

⎰++
=])()(1)([)(1dt t de T dt t e T t e K t u D p （4.3-3）
上式中 p K ——比例系数；
I T ——积分时间常数；
D T ——微分时间常数；
对于基于FPGA 实现的锁相环算法是数字控制系统，信号都需要离散化。

公式4.3-3中积分和微分环节不能直接使用，需要离散化后才能应用到FPGA 编程中，先设采样时间为Ts ，用Ts 代替公式中的t ，用累加代替积分，增量代替微分，公式可以变换为：
)]1()([)()()(0--++=∑=k e k e K j e K k e K k u D k
j i p （4.3-4）
公式中：k ——采样列好，k=0，1，2，……；
)(k u ——第k 次PI 控制器输出值；
)(k e ——第k 次输入PI 控制器的偏差值；
)1(-k e ——第k-1次输入PI 控制器的偏差值；
I K ——积分系数；
I K ——微分系数；
通常数字PID 算法一般分为位置式PID 算法和增量式PID 算法。

增量式PID 是指数字控制器的输出只是控制量的增量Δu(k)。

采用增量式算法时，控制闭环输出的控制量Δu(k)对应的是本次执行机构位置的增量，而不是对应执行机构的实际位置，因此要求执行机构必须具有对控制量增量的累积功能，才能完成对被控对象的控制操作。

执行机构的累积功能可以采用硬件的方法实现；也可以采用软件来实现，如利用算式 u(k)=u(k-1)+Δu(k)程序化来完成。

公式4.3-4也就是位置式PID 算法的计算公式，位置式PID 算法的输出值是执行机构的实际位置，一旦程序跑飞等一些系统故障，)(k u 的大幅变换将会导致执行机构的大幅变化，容易引起现场事故。

为了使系统更加稳定安全，单相锁相环的PID 算法采用了增
量式算法结构。

增量式算法公式可根据4.3-4推导出：
)]2()1([)()1()1(1
0---++-=-∑-=k e k e K j e K k e K k u D k j i p 4.3-5
公式4.3-4减4.3-5公式可得： )]1()1(2)([)()]1()([)(++--++--=∆k e k e k e K k e K k e k e K k u D I P
因此根据公式u(k)=u(k-1)+Δu(k)即可计算出U(k)，即PID 控制器的调节输出。

在进行VHDL 语言编程设计时，为了提高算法运行速度，这里比例，积分，微分各有自己的乘法器和加法器等，没有进行资源共享，相对共用乘法器模块来说相对节省资源。

其结构实现方法示意图如图4.15所示。

图4.15 PID 算法的硬件实现示意图
4.3.3锁相环的FPGA 实现与试验结果分析
首先三相电压信号通过PT 互感器经过调理电路，变成有效值在-5V —+5V 之间正弦信号。

为了进一步消除干扰和保护内部控制器，要进行模拟信号隔离，再把信号调理成0-5V 的信号送给AD10664模/数转换器件，由FPGA 控制AD 芯片的工作，依次采样AB ，BC,CA 三相电压。

将采样的三相数字信号分别通过DQ 变换、滤波环节、PI 调节、波形生成、相位反馈来完成相位的跟踪，产生周期为电网电压响应时间小于4个基波周期。

如图4.16所示是实现锁相功能和发送触发脉冲的功能板卡，其中FPGA 芯片使用altera 公司的EPM3C10IEE7型号的芯片，芯片具有10000门逻辑单元，最高运行速度为300MHz ，属于工业级别的芯片，工作温度为-20度至150度。

核心工作电压为1.2V ，IO 端口工作电压为2.5V ，板载时钟为50MHz ，经过FPGA 自带
的数字PLL锁相环分频，将外部50MHz时钟分为20MHz，10kHz，其中20MHz为锁相环的运行时钟，而10kHz为数字滤波器和PI调节器的采样频率。

目前比较流行的硬件描述语言包括VHDL和verilog两种语言，虽然verilog语言简单易学，但是其语法不严格，容易造成程序错误而长时间不知道程序错在何处，它更适合描述一些底层的逻辑电路，但是对于复杂的算法描述，VHDL语言有它的特殊之处，比如他能够任意的定义数据类型，使程序更加的自由。

VHDL语言的语法严格加快了开发的周期，掌握了VHDL语言，其工作效率将大大增大。

图4.16 锁相环和触发脉冲功能板卡图
此单相锁相环的算法描述是完全通过VHDL语言进行描述的，程序编写完毕综合编译后得到的单相锁相环原理图如图4.17所示。

Pll模块是时钟锁相环模块，输出端c0为20MHz，c1为相位之后10ns的20MHz时钟。

AD模块是数模转换器件的数字控制电路，包括数据的缓存。

FUABC模块是输入电网电压信号幅值判断的模块，其主要的功能是在没有电网电压输入信号时，产生一高电平信号，通知融冰装置控制器系统丢失同步信号，以此产生保护跳闸。

DQ1、DQ2、DQ3是正弦相乘模块，也就是上文提到的鉴相器。

Lvboqi1、Lvboqi2、Lvboqi3是二阶低通数字滤波器模块，它主要的功能是滤除单相谐波的干扰，是锁相环重要的一环。

P1_ctr1、P1_ctr2、P1_ctr3是数字PID模块，是整个锁相环的控制器，将PI参数调整好后，系统就可达到良好的性能。

ROM_NC01、ROM_NC02、ROM_NCO3是波形发生器模块，它产生正弦信号，以便自己的相位和输入信号的相位进行比较，使自己的相位无限的接近输入信号的相位，以达到锁相的目的。

PWM模块是方波发生器。

PWM模块要能够发出SVC和整流融冰所需的相位方波，因此要和上位机进行通信，这里并没有介绍和上位机通信模块，只介绍了它的相位检测功能。

图4.17 单相锁相环的FPGA程序的原理图
在板卡验证算法时，通过quartus9.1软件自带的嵌入式逻辑分析仪signal tapII进行仿真分析。

由于三相是单独锁相，所以这里只拿Ua相来进行验证，共需要导入到逻辑分析仪4个变量以供检测单相锁相环程序的准确性。

输入信号中没有谐波的情况下，其仿真波形数据如图4.18所示，图中x为dq变换后旋转坐标系的Ud值，其幅值大概为130，x也是低通数字滤波器y的输入值，y为低通数字滤波器的输出值，其幅值大概为8，因此滤波效果相当不错，满足了低通滤波器的性能要求。

在此只验证了整流融冰时的相位跟踪情况，其相位只要跟踪上，就可以产生所需的相位要求的方波信号。

在实际测试时，用RTDS(实时数字仿真系统)送给板卡三相同步电压，RTDS通过网口和和电脑通信，将数据送到RSCAD软件中进行观察波形。

其相位跟踪的波形图如图4.19所示。

图4.18中进行FPGA仿真时为了节约逻辑资源，所以只仿真了单相。

测试时是通过实验室运行测试的结果，为了观察三相的锁相结果，因此直接输入了三相电网电压，从图4.19中可以看
出其相位满足了要求。

图4.18 单相电网电压输入时的signal tapII仿真图
图4.19 RSCAD软件采样的运行波形图
在输入电网电压信号Ua相位在0.004166s时刻发生突变10度时，其仿真跟踪波形如图4.20所示，从图中观察Uab相可知，相位突变后在1个周波后及完成了相位跟踪锁定。

在输入电网三相电压信号频率在0.004166s时刻发生频率突变时，从50Hz 突变到45Hz，其仿真跟踪波形如图4.21所示，从图中观察三相可知，频率突变后在4个周波后及完成了频率相位的跟踪锁定。

在输入电网三相电压信号频率在0.004166s时刻发生频率突变时，从50Hz 突变到55Hz，其仿真跟踪波形如图4.22所示，从图中观察三相可知，频率突变
后在4个周波后及完成了频率相位的跟踪锁定。

从图4.21和图4.22可知，频率无论是增大和增小，都能满足锁相的要求。

图4.20 Ua相位在0.004166s时刻突变10度时的波形跟踪图
图4.21 三相频率在0.004166s时刻从50Hz突变到45Hz时的波形跟踪图
图4.22三相频率在0.004166s时刻从50Hz突变到55Hz时的波形跟踪图。