集成电路设计3-版图设计

N阱
31
集成电路课程设计
余隽， Tel: 84706184，junyu@
基本元器件版图设计；
布局和布线； 版图检验与分析。
硅芯片上的电阻？电容？电感？晶体管？连线？
2019/4/5 junyu@ 3
集成电路课程设计
余隽， Tel: 84706184，junyu@
CMOS集成电路基本工艺流程
contact N阱 G G S D via
集成电路课程设计
余隽， Tel: 84706184，junyu@
电感版图设计
平面上的螺旋设计：
单匝线圈
多匝螺旋型线圈
多匝直角型线圈
直角螺旋电感的等效电路 （忽略电阻时）
耦合电容是严重的寄生参量， 高频下可能使电感呈容性。
2019/4/5 junyu@ 20
C P+
B N+ N阱
E P+ VPNP 垂直PNP
25
P型衬底
集成电路课程设计
余隽， Tel: 84706184，junyu@
三极管的设计
LPNP 横向PNP
2019/4/5 junyu@ 26
集成电路课程设计
余隽， Tel: 84706184，junyu@
集成电路课程设计
余隽， Tel: 84706184，junyu@
• CMOS N阱工艺中二极管结构有两种，一是psub-nwell，另 一个是sp-nwell
psub-nwell Diode 直接做在 衬底上
N P+ P型端为 衬底电位 (vss/gnd) N+ P P+ N+ sp-nwell Diode 做在阱里
（4）MOS电阻(有源电阻) 利用MOS管的沟道电阻。所占的芯片面积要比其他电阻小 的多，但它是一个非线性的电阻（电阻大小与端电压有关）。
IDS I + V S (a) VTN V VGS O G I S + V D VGS V
D G
I
VTP
O (b)
I IDS
VDS VGS VT
栅极连接漏极，MOS管始终处于饱和区。
比例电容的版图结构
P型衬底
C2=8C1
junyu@ 15
2019/4/5
集成电路课程设计
余隽， Tel: 84706184，junyu@
平板电容
常见结构：MIM, PIP, MIP；
PIP、MIP结构，传统结构；
MIM结构，使用顶层金属与其下一层金属；
2019/4/5
侧壁电容： •单位面积电容值可比左边的大； •精度较高，匹配性较好；
junyu@
17
集成电路课程设计
余隽， Tel: 84706184，junyu@
MOS电容
累积区
CGS 强反型
VG
0 VTH VGS
VS
polysilicon gate W tox n+ L p-type body n+
P衬底
nmos pmos 注： 为形成反型层沟道，P衬底通常接电路的最低电位(vss/gnd)。 N阱通常接最高电位（vdd）。 2019/4/5
junyu@ 29
集成电路课程设计
余隽， Tel: 84706184，junyu@
硅芯片上的电子世界—引线
• 引线：良好导电的线； • 硅芯片上的导线：铝或铜薄膜； 多晶硅薄膜。
P P+
N N+
N阱 P型衬底
2019/4/5
N阱
P型衬底
23
junyu@
集成电路课程设计
余隽， Tel: 84706184，junyu@
硅芯片上的电子世界—晶体管 • 三级管：pnp，npn • 硅芯片上的三极管：
P+
N+ …….
N阱
P+
P型衬底
2019/4/5 junyu@ 24
硅芯片上的电子世界--电阻
• 电阻：具有稳定的导电能力（半导体、导体）；
• 芯片上的电阻：薄膜电阻；
宽度：微米 薄膜电阻
厚度：百纳米 硅片
2019/4/5 junyu@ 6
集成电路课程设计
余隽， Tel: 84706184，junyu@
电阻的版图设计 • 能与CMOS工艺兼容的电阻主要有四种：
集成电路课程设计
余隽， Tel: 84706184，junyu@
版图设计（物理层设计）
• 版图设计的目标：实现电路正确物理连接，芯片面积最 小，性能优化（连线总延迟最小）
• 版图设计的重要性： 电路功能和性能的物理实现；
布局、布线方案决定着芯片正常工作、面积、速度；
经验很重要。 • 版图设计包括：
2019/4/5 junyu@ 10
集成电路课程设计
余隽， Tel: 84706184，junyu@
电阻版图设计
• 比例电阻的版图结构 需5K,10K,15K电阻，采用5K单位电阻： • 对称设计
蛇形，meander
对称 更好
Dummy resistor，匹配邻近效应
集成电路课程设计
余隽， Tel: 84706184，junyu@
关键尺寸与剖面图
M3 N S
• • • •
D: 边长/直径 diameter W: 线条宽度 width S: 线条间隔spacing between N: 匝数 number of turns
M2 D
W
• 常采用顶层金属作为线圈， 因为它的方阻最小； • 中心由下一层金属（或多晶 硅）引出。
集成电路课程设计
余隽， Tel: 84706184，junyu@
三极管的设计
CMOS工艺下可以做双极晶体管。 以N阱工艺为例说明PNP, NPN如何形成。
PNP 薄氧 注： 由于P衬底接最低电位vss/gnd 因此，VPNP集电极也必须接 vss/gnd 。
2019/4/5 junyu@
• 各层阻值不同，且电阻有一 定的温度和电压特性 l l sq R sq
w t
w
层次
金属 多晶硅 N+/P+ diffusion
方阻（欧/方）
60 mW/ 几~上千 W/ 5 W/
N-well
1 kW/
11
2019/4/5
t
junyu@
集成电路课程设计
硅芯片上的电子世界—MOS管
• MOS管：金属氧化物半导体 • 硅芯片上的MOS管：
几十到几百纳米
源 基
栅
漏
2019/4/5 junyu@ 28
集成电路课程设计
余隽， Tel: 84706184，junyu@
CMOS的设计
基极
漏极
栅极
源极
漏极
栅极
源极
基极
• 多晶硅-多晶硅（双层多晶硅工艺,PIP）
• 金属-扩散区 • 多晶硅-扩散区 • PN结电容 • MOS电容:多晶硅栅极与沟道（源/漏极）
2019/4/5 junyu@ 14
集成电路课程设计
余隽， Tel: 84706184，junyu@
平板电容
辅助标志层： cap_dum
余隽， Tel: 84706184，junyu@
2019/4/5 junyu@ 12
集成电路课程设计
余隽， Tel: 84706184，junyu@
硅芯片上的电子世界--电容
• 电容：一对电极中间夹一层电介质的三明治结构； • 硅芯片上的薄膜电容：
大连理工大学电子与信息工程学院
集成电路课程设计
主讲：余隽
Tel: 84706184 junyu@
集成电路课程设计
余隽， Tel: 84706184，junyu@
第二章
CMOS集成电路设计中的基本概念
1、原理图 2、版图
2019/4/5 junyu@ 2
三极管的设计
在基本N阱CMOS工艺的基 础上再加一道工序，即在 源漏扩散前加一掺杂的P型 扩散层BP，就可以制作纵 向NPN管，即VNPN。
C 薄氧 B E
N+
N阱
P+ BP
N+
VNPN 垂直NPN
NPN
P型衬底
2019/4/5 junyu@ 27
集成电路课程设计
余隽， Tel: 84706184，junyu@
CMOS基本工艺中的层次
导体：各金属层； 半导体： 多晶硅、 N+掺杂区、 P+掺杂区、阱区； 绝缘介质： 各介质层（氧化硅，氮化硅）； 版图设计：充分利用各层特性来设计真实的元器件。
N阱
P型衬底
2019/4/5 junyu@ 5
集成电路课程设计
余隽， Tel: 84706184，junyu@
2019/4/5 junyu@
M2
M1
Oxide Via
P-silicon Substrate
21
集成电路课程设计
余隽， Tel: 84706184，junyu@
硅芯片上的电子世界—晶体管 • 二级管：pn结 • 硅芯片上的二极管：
N阱
P型衬底
2019/4/5 junyu@ 22
精度好； 钝化层 MIM 上电级 下极板与衬底的寄生电容小； 第n层金属
第n-1层金属
电容区的下方不要走线；
2019/4/5 junyu@ 16
集成电路课程设计
余隽， Tel: 84706184，junyu@
多层金属制作的平板电容和侧壁电容
多层平板电容（MIM） •增加单位面积电容； •精度高，匹配性好；
余隽， Tel: 84706184，junyu@
（3）阱电阻 阱电阻就是一N阱条，两头进行N+扩散以进行接触。 阱电阻（N- Well）
P型衬底
N阱
2019/4/5 junyu@ 9
集成电路课程设计
余隽， Tel: 84706184，junyu@
几十微米
上电极：金属或多晶硅 氧化硅电介质 下电极：金属或多晶硅
2019/4/5 junyu@ 13
硅片
集成电路课程设计
余隽， Tel: 84706184，junyu@
• 两层导体夹一层绝缘体形成平板电容
• 金属-金属（多层金属工艺，MIM） • 金属-多晶硅
• 扩散电阻、多晶硅电阻、阱电阻、MOS电阻
（1）多晶硅电阻 最常用，结构简单。在场氧（非薄氧区域）。 多晶硅电阻（poly） 辅助标志层： res_dum
P型衬底
2019/4/5 junyu@
为什么电阻要做在 场氧区？
7
集成电路课程设计
余隽， Tel: 84706184，junyu@
2019/4/5 junyu@ 30
集成电路课程设计
余隽， Tel: 84706184，junyu@
硅芯片上的电子世界—引线
• 引线：良好导电的线； • 硅芯片上的导线：铝或铜薄膜；
淀积介质层 开接触孔 淀积第一层金属
2019/4/5
P衬底
junyu@
（2）扩散电阻 在源漏扩散时形成，有N+扩散和P＋扩散电阻。在CMOS N阱 工艺下，N+扩散电阻是做在PSUB上，P＋扩散是在N阱里。 N+扩散电阻 P+扩散电阻 N+ 接电源 PN结反 型隔离
P型衬底
P+接地 PN结反 型隔离
P型衬底
N阱
2019/4/5 junyu@ 8
集成电路课程设计
2019/4/5
利用栅氧电容；面积小；非线性；有极性。旁路电容。
junyTel: 84706184，junyu@
硅芯片上的电子世界--电感
• 电感：缠绕的线圈； • 硅芯片上的薄膜电感：
几十微米
硅片
2019/4/5 junyu@ 19
P衬底N阱单poly工艺
D B
S B
0.35 mm
6.5nm
200nm
薄氧 有源区
700 mm
2019/4/5
N阱
1.2 mm
P型衬底
junyu@
注： 为形成反型层沟道， P衬底通常接电路的 最低电位(vss/gnd)。 N阱通常接最高电位 （vdd）。
4
集成电路课程设计
余隽， Tel: 84706184，junyu@