2022年重庆理工大学软件工程专业《计算机组成原理》科目期末试卷B(有答案)

2022年重庆理工大学软件工程专业《计算机组成原理》科目期末试卷
B（有答案）
一、选择题
1、某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是（）。

A.8004和8008
B.8002和8007
C.8001和8008
D.8000和8004
2、若数据在存储器中采用以低字节地址为字地址的存放方式（小端存储），则十六进制数12345678H按自己地址由小到大依次存为（）。

A.12345678
B.87654321
C.78563412
D.34127856
3、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。

现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的
1.5倍。

那么，机器B的时钟频率至少应为（）能运到所希望的要求。

A.800MHz
B.1.2 GHz
C.1.5GHz
D.1.8GHz
4、计算机（）负责指令译码。

A.算术逻辑单元
B.控制单元（或者操作码译码器）
C.存储器电路
D.输入/输出译码电路
5、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。

对P优化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。

若在M
上乘法指令的CPl为102，左移指令的CPl为z，P的执行时间是P”执行时间的1.2倍，则P中的乘法指令条数为（）。

A.200万
B.400万
C.800万
D.1600万
6、在异步通信方式中，一个总线传输周期的过程是（）。

A.先传送数据，再传送地址
B.先传送地址，再传送数据
C.只传输数据
D.无法确定
7、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36
根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）
A.32bit 264MB/s
B.20bit 254MB/s
C.20bit 264MB/s
D.32bit 254MB/s
8、关于微指令操作控制字段的编码方法，下面叙述正确的是（）。

A.直接编码、字段间接编码法和字段直接编码法都不影响微指令的长度
B.一般情况下，直接编码的微指令位数最多
C.一般情况下，字段间接编码法的微指令位数最多
D.一般情况下，字段直接编码法的微指令位数最多
9、在微程序控制器中，微程序的入口微地址是通过（）得到的。

A.程序计数器PC
B.前条微指令
C.PC+1
D.指令操作码映射
10、某计算机系统中，假定硬盘以中断方式与处理器进行数据输入/输出，以16位为传
输单位，传输率为50KB/s，每次传输的开销（包括中断）为100个CPU时钟，处理器
的主频为50MHz，请问硬盘数据传送时占处理器时间的比例是（）。

A.10%
B.56.8%
C.5%
D.50%
11、中断服务程序的最后一条指令是（）。

A.转移指令
B.出栈指令
C.中断返回指令
D.开中断指令
12、浮点数加/减运算过程一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。

设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含两位符号位）。

若有两个数，即x=2×29/32，y=25×5/8，则用浮点数加法计算xty的最终结果是（）。

A.001111100010
B.001110100010
C.010*********
D.发生溢出
13、加法器采用先行进位的根本目的是（）。

A.优化加法器的结构
B.快速传递进位信号
C.增强加法器的功能
D.以上都不是
14、某计算机主存空间为4GB，字长为32位，按字节编址，采用32位定长指令字格式。

若指令按字边界对齐存放，则程序计数器（PC）和指令寄存器（IR）的位数至少分别是（）。

A.30，30
B.30，32
C.32，30
D.32，32
15、在下列寻址中，（）寻址方式需要先运算再访问主存。

A.立即
B.变址
C.间接
D.直接
二、填空题
16、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和_______管理等部件。

17、为了运算器的高速性，采用了________进位，________乘除法，________等并行技术措施。

18、堆栈是一种特殊的数据寻址方式，它采用________原理。

按结构不同，分为________
堆栈和________堆栈。

19、广泛使用的_______和_______都是半导体随机读写存储器，它们共同的缺点是_______
20、RISC的中文含义是______，CISC的中文含义是______
21、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于_______类指令，这类指令在指令格式中所表示的地址不是_______的地址，而是_______的地址。

22、不同的CRT显示标准所支持的最大________和________数目是不同的。

23、一个定点数由_______和_______两部分组成。

24、中断处理过程可以嵌套进行，_________的设备可以中断_________的中断服务程序。

25、并行I/O接口______和串行I/O接口______是目前两个最具有权威性的标准接口技术。

三、名词解释题
26、归零制RZ：
27、波特率：
28、软件：
29、条件转移：
四、简答题
30、指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。

31、I/0设备有哪些编址方式，各有何特点？
32、半导体存储器芯片的译码驱动方式有几种？
33、什么是中断？请说明它的特点和适用场合。

五、计算题
34、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。

35、一个直接映射的Cache有128个字块，主机内存包含16K个字块，每个块有16个字，访问Cache的时间是10ms，填充一个Cache字块的时间是200ms，Cache 的初始状态为空。

1）如果按字寻址，请定义主存地址字段格式，给出各字段的位宽；
2）CPU从主存中依次读取位置16~210的字，循环读取10次，则访问Cache 的命中率是多少？
3）10次循环中，CPU平均每次循环读取的时间是多少？
36、有一台磁盘机，其平均寻道时间为30ms，平均等待时间为10ms，数据传输率为500B/ms，磁盘机中随机存放着1000块、每块为3000B的数据。

现想把“块块数据取走，更新后再放回原地。

假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传输时间。

另外，使用CPU更新信息所需时间为4ms，并且更新时间同输入/输出操作不相重叠。

试问：
1）更新磁盘上的全部数据需多少时间？
2）若磁盘机的旋转速度和数据传输率都提高一倍，更新全部数据需要多少时间？
六、综合题
37、某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式：CPU采用单总线结构，主要部分如下图所示。

图中R0~R3为通用寄存器：T为
暂存器：SR为移位寄存器，可实现直送（mov）、左移一位.（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制：ALU可实现
直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）、A加1（inc）7种操作，控制信号为ALUop。

请回答下列问题。

1）图中哪些寄存器是程序员可见的？为何要设置暂存器T？
2）控制信号ALUop和SRop的位数至少各是多少？
3）控制信号SRout所控制部件的名称或作用是什么？
4）端点①~⑨中，哪些端点须连接到控制部件的输出端？
5）为完善单总线数据通路，需要在端点①~⑨中相应的端点之间添加必要的连线。

写出连线的起点和终点，以正确表示数据的流动方向。

6）为什么二路选择器MUX的一个输入端是2？
38、某计算机采用16位定长指令字格式，其CPU中有一个标志寄存器，其中包
含进位/借位标志CF、零标志ZF和符号标志NF。

假定为该机设计了条件转移指令，其格式如图所示。

其中，00000为操作码OP；C、Z和N分别为CF、ZF和NF的对应检测位，某检测
位为l时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移，例如，若C=l，Z=0，N=1，则需检测CF和NF的值，当CF=l或NF=1时发生
转移；OFFSET是相对偏移量，用补码表示。

转移执行时，转移目标地址为（PC）+2+2×OFFSET；顺序执行时，下条指令地址为（PC）+2。

请回答下列问题。

1）该计算机存储器按字节编址还是按字编址？该条件转移指令向后（反向）最多
可跳转多少条指令？
2）某条件转移指令的地址为200CH，指令内容如图所示，若该指令执行时CF=0，ZF=0，NF=1，则该指令执行后PC的值是多少？若该指令执行时CF=1，ZF=0，NF=0，则该指令执行后PC的值又是多少？请给出计算过程。

3）实现“无符号数比较小于等于时转移”功能的指令中，C、Z和N应各是什么？
4）下图是该指令对应的数据通路示意图，要求给出图中部件①~③的名称或功能说明
39、用16K×16位的SRAM芯片构成64K×32位的存储器。

要求画出该存储器的组成逻辑框图。

参考答案
一、选择题
1、D
2、C
3、D
4、B
5、B
6、B
7、A
8、B
9、D
10、C
11、C
12、D
13、B
14、B
15、B
二、填空题
16、cache 浮点存储
17、先行阵列流水线
18、先进后出寄存器存储器
19、SRAM DRAM 断电后不能保存信息
20、精简指令系统计算机复杂指令系统计算机
21、程序控制类操作数下一条指令
22、分辨率颜色
23、符号位数值域
24、优先级高优先级低
25、SCSI IEEE1394
三、名词解释题
26、归零制RZ：
一种磁盘信息记录方式，正脉冲表示1，负脉冲表示0，在记录下一个信息之前记录电流要恢复到零电流。

27、波特率：
码元传输速率，每秒通过信道传输的码元数。

（传的是信号）
28、软件：
由程序构成的系统，分为系统软件和应用软件。

29、条件转移：
一种转移指令类型，根据计算机中的状态决定是否转移。

四、简答题
30、答：时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。

从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。

从内存读出的数据流流向运算器（通用寄存器）。

31、答：统一编址和独立编址。

统一编址是在主存地址中划出一定的范围作为I/0地址，这样通过访存指令即可实现对1/0的访问。

但主存的容量相应减少了。

独立编址，I/0地址和主存是分开的，I/0地址不占主存空间，但访存需专门的I/0指令。

32、答：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。

线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。

这种方法通过行、列译码信号的重合来选址，也称矩阵译码。

可大大节省器材用量，是最常用的译码驱动方式。

33、答：在计算机的运行过程中，cpu接到跟紧急的服务请求而暂停执行的现行程序转而去执行终端服务程序，已处理随机事件，执行完毕后又恢复源程序的执行；主要特点：随机性，通过执行程序处理随机事件；使用于中低速的NO管理，已处理随机事件；
五、计算题
34、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。

定点数表示：x=0.0001101000。

浮点数规格化表示：x=0.1101000000×2-11"。

定点机中：[x]原=[x]补=[x]反=0.0001101000。

浮点机中：
[x]原=1，0011；0.1101000000。

[x]补=1，1101；0.1101000000。

[x]反=1，1100；0.1101000000。

35、解析：
1）按字寻址，每个块有16个字，故字块内地址为4位。

Cache有128个字块，故Cache字块地址为8位。

主存包含16K个字块，故主存地址总共14位。

则主存字块标记位数为14-8-4=2位。

2）Cache中每个块16个字，故16~210位置的字，按照直接映射可分别放入Cache的第1~13块。

由于Cache的初始状态为空，循环读取10次时，第一次循环
第16、32、48、64、…、208位置的字均末命中，共13次，其他位置均命中，后
面9次循环每个字都命中。

故Cache的命中率为1-13/（195×10）=99.3%。

3）第一次循环需要填充Cache13次，访问Cache 195-13=182次，总时间为
200ns×13+10ns×182=4420ms。

其余9次循环只需访问Cache195次，总时间为195×10ns×9=17550ns。

故平均访问时间为（17550ns+4420ns）/10=2197ns。

36、解析：由于数据块是随机存放的，因此每取出或写入一块均要定位。

数据传输时间=3000B÷500B/ms=6ms.
1）更新全部数据所需时间=2×1000×（平均寻道时间+平均等待时间+数据传输时，间）+1000×CPU更新信息时间=2×1000×（30+10+6）+1000×4=96
000ms=96s
2）磁盘机旋转速度提高一倍后，平均等待时间为5ms。

数据传输率提高一倍，即1000B/ms.数据传输时间变为3000÷1000B/ms=3ms。

更新全部数据所需时间
=2×1000×（30+5+3）+1000×4=80000ms=80s
六、综合题
37、解析
1）程序员可见寄存器为通用寄存器（R0~R3）和PC.因为采用了单总线结构，因此.若无暂存器T，则ALU的A、B端口会同时获得两个相同的数据，使数据通路不
能正常工作。

2）ALU共有7种操作，故其操作控制信号ALUop至少需要3位；移位寄存器有3种
操作，其操作控制信号SRop至少需要2位。

3）信号SRout所控制的部件是一个三态门，用于控制移位器与总线之间数据通路
的连接与断开。

4）端口①、②、③、⑤、⑧须连接到控制部件输出端。

5）连线1，⑥→⑨：连线2，①④。

6）因为每条指令的长度为16位，按字节编址，所以每条指令占用2个内存单元，顺序执行时，下条指令地址为（PC）+2.MUX的一个输入端为2，可便于执行（PC）+2操作。

38、解析：l）因为指令字长为16位，且下条指令地址为（PC）+2，故编址单位是字节。

偏移OFFSET为8位补码，范围为-128~127，将-128代入转移目标地址计算公式，可以得到（PC）+254=（PC）+127×2，故该条件转移指令向后（反向）最多可跳转127条指令。

2）指令中C=0，Z=1，N=1，故应根据ZF和NF的值来判断是否转移。

当CF=0，ZF=0，NF=1时，需转移。

已知指令中偏移量为11100011B=E3H，符号扩展后为FFE3H，左移一位（乘2）后为FFC6H，故PC的值（即转移目标地址）为200CH+2+FFC6H=1FD4H。

当CF=1，ZF=0，NF=0时不转移。

PC的值为：200CH+2=200EH。

3）指令中的C、Z和N应分别设置为C=Z=l，N=0（参考常见寻址方式最后的补充知识点）。

4）部件①：指令寄存器（用于存放当前指令）；部件②：移位寄存器（用于左移一位）；部件③：加法器（地址相加）。

39、解析：所需芯片总数（64K×32）/（16K×16）=8片，因此存储器可分为4个模块（图中用椭圆标示出来了），每个模块16K×32位，各模块通过A15、
A14进行2-4译码。