超标量——计算机cpu处理技术
数字与模拟电子技术CPU
4.1 CPU类型与组成
计 算 机 硬 件 技 术 基 础
4.1.2 CPU的类型 Intel公司产品系列
产品类型 桌面型 移动型 服务器型 产品系列 酷睿系列、奔腾系列、赛扬系列 移动酷睿、凌动系列、迅驰系列、移动奔腾、移动赛 扬 至强系列、安腾系列
第 13 页
4.1 CPU类型与组成
第 36 页
4.3 CPU结构与性能
计 算 机 硬 件 技 术 基 础 4.3.1 CPU内核组成 1．Core i7 CPU物理内核（4核）
CPU核心
第4章 CPU系统故障维修
第 37 第37页 共73页 页
4.3 CPU结构与性能
计 算 机 硬 件 技 术 基 础 4.3.1 CPU内核组成 1．AMD Phenom CPU物理内核（4核）
4.1.4 CPU基本组成 CPU由半导体硅芯片（die）、基板、针脚或 无针脚触点、导热材料、金属外壳等组成。
电阻和电容
第 18 页
CPU的封装与接口类型
计 算 我们从外表看到的CPU常常是矩形或正方形 机 的块状物，通过密密麻麻的众多管脚与主板 硬 相连。这就是CPU的外衣——CPU的封装。 件 技 术 基 础
LGA插座
第 22 页
4.1 CPU类型与组成
计 算 机 硬 件 技 术 基 础 4.1.5 CPU接口形式 AMD公司的CPU采用短针脚设计。
AM3插座
主讲：XX老师 第4章 CPU系统故障维修 第 23 第23页 共73页 页
4.2 CPU生产工艺
计 算 机 硬 件 技 术 基 础 4.2.1 CMOS电路工作原理 1．MOS电容结构 集成电路利用MOS电容作为电子开关器件。 MOS电容由多晶硅（M）、二氧化硅（O）和 半导体（S）组成。
超标量处理机和超流水线处理机——计算机系统结构
超标量处理机和超流⽔线处理机——计算机系统结构在表5.2中，基准标量处理机是⼀台普通的单流⽔线处理机。
为了便于进⾏⽐较，把基准标量处理机的机器流⽔线周期和指令发射等待时间都假设为1个时钟周期，同时发射的指令条数为⼀条，它的指令级并⾏度ILP（Instruction Level Parallelism）假设为1。
另外三种指令级并⾏处理机，即并⾏度为m的超标量处理机，并⾏度为n的超流⽔线处理机，以及并⾏度为（m，n）的超标量超流⽔线处理机，它们的性能都相对于基准标量处理机进⾏⽐较。
单流⽔线处理机只有⼀条指令流⽔线，只有⼀个多功能的操作部件，每个时钟周期"取指令"和"分析"完成⼀条指令。
在许多流⽔线处理机中，指令流⽔线的流⽔段数k＝4；它把⼀条指令的执⾏过程主要分解为"取指令"、"分析"、"执⾏"和"写结果"4个阶段。
指令所要执⾏的功能主要在多功能操作部件中，在"执⾏"这⼀流⽔段完成。
多数流⽔线处理机的多功能操作部件采⽤流⽔线结构。
有的简单指令，只要⼀个时钟周期就能够在"执⾏"流⽔段中完成，⽽⽐较复杂的指令往往需要多个时钟周期。
另外，还有条件转移等的影响；因此，⼀般流⽔线标量处理机每个时钟周期平均执⾏指令的条数⼩于1，即它的指令级并⾏度ILP＜1。
超标量、超流⽔线和超标量超流⽔线三种处理机在⼀个时钟周期内可以执⾏完成多条指令，即它们的指令级并⾏度ILP都⼤于1。
超标量处理机基本结构超标量处理机的典型结构是有多个操作部件，⼀个或⼏个⽐较⼤的通⽤寄存器堆，⼀个或两个⾼速Cache。
先进的超标量处理机⼀般都包含有三个处理单元，⼀个是定点处理单元，通常称为中央处理单元（CPU），它由⼀个或多个整数处理部件组成；第⼆个是浮点处理单元（FPU），它由浮点加减法部件和浮点乘除法部件等组成；第三个是图形加速部件，也称为图形处理单元（GPU），这是现代处理机中不可缺少的⼀个部分。
计算机术语名词解释第一讲：CPU术语解释
计算机术语名词解释第一讲：CPU术语解释一、CPU术语解释3DNow!： (3D no waiting)AMD公司开发deSIMD指令集，可以增强浮点和多媒体运算de速度，它de指令数为21条.ALU： (Arithmetic Logic Unit，算术逻辑单元)在处理器之中用于计算de那一部分，与其同级de有数据传输单元和分支单元.BGA：(Ball Grid Array，球状矩阵排列)一种芯片封装形式，例：82443BX.BHT： (branch prediction table，分支预测表)处理器用于决定分支行动方向de数值表.BPU：(Branch Processing Unit，分支处理单元)CPU中用来做分支处理de 那一个区域.Brach Pediction：（分支预测）从P5时代开始de一种先进de数据处理方法，由CPU来判断程序分支de进行方向，能够更快运算速度.CMOS：（Complementary metal Oxide Semiconductor，互补金属氧化物半导体）它是一类特殊de芯片，最常见de用途是主板deBIOS（Basic Input/Output System，基本输入/输出系统）.CISC： (Complex Instruction Set Computing，复杂指令集计算机)相对于RISC而言，它de指令位数较长，所以称为复杂指令.如：x86指令长度为87位.COB： (Cache on board，板上集成缓存)在处理器卡上集成de缓存，通常指de是二级缓存，例：奔腾IICOD： (Cache on Die，芯片内集成缓存)在处理器芯片内部集成de缓存，通常指de是二级缓存，例：PGA赛扬370CPGA： (Ceramic Pin Grid Array，陶瓷针型栅格阵列)一种芯片封装形式.CPU： (Center Processing Unit，中央处理器)计算机系统de大脑，用于控制和管理整个机器de运作，并执行计算任务.Data Forwarding：（数据前送）CPU在一个时钟周期内，把一个单元de 输出值内容拷贝到另一个单元de输入值中.Decode：（指令解码）由于X86指令de长度不一致，必须用一个单元进行“翻译”，真正de内核按翻译后要求来工作.EC： (Embedded Controller，嵌入式控制器)在一组特定系统中，新增到固定位置，完成一定任务de控制装置就称为嵌入式控制器.Embedded Chips： (嵌入式)一种特殊用途deCPU，通常放在非计算机系统，如：家用电器.EPIC： (explicitly parallel instruction code，并行指令代码)英特尔de64位芯片架构，本身不能执行x86指令，但能通过译码器来兼容旧有dex86指令，只是运算速度比真正de32位芯片有所下降.FADD：（Floationg Point Addition，浮点加）FCPGA(Flip Chip Pin Grid Array，反转芯片针脚栅格阵列)一种芯片封装形式，例：奔腾III 370.FDIV：（Floationg Point Divide，浮点除）FEMMS（Fast Entry/Exit Multimedia State，快速进入/退出多媒体状态）在多能奔腾之中，MMX和浮点单元是不能同时运行de.新de芯片加快了两者之间de切换，这就是 FEMMS.FFT：（fast Fourier transform，快速热欧姆转换）一种复杂de算法，可以测试CPUde浮点能力.FID： (FID：Frequency identify，频率鉴别号码)奔腾III通过ID号来检查CPU频率de方法，能够有效防止Remark.FIFO： (First Input First Output，先入先出队列)这是一种传统de按序执行方法，先进入de指令先完成并引退，跟着才执行第二条指令.FLOP： (Floating Point Operations Per Second，浮点操作/秒)计算CPU 浮点能力de一个单位.FMUL： (Floationg Point Multiplication，浮点乘）FPU： (Float Point Unit，浮点运算单元)FPU是专用于浮点运算de处理器，以前deFPU是一种单独芯片，在486之后，英特尔把FPU与集成在CPU之内.FSUB： (Floationg Point Subtraction，浮点减）HL-PBGA：（表面黏著、高耐热、轻薄型塑胶球状矩阵封装）一种芯片封装形式.IA： (Intel Architecture，英特尔架构)英特尔公司开发dex86芯片结构.ID：（identify，鉴别号码）用于判断不同芯片de识别代码.IMM：（Intel Mobile Module,英特尔移动模块）英特尔开发用于笔记本电脑de处理器模块，集成了CPU和其它控制设备.Instructions Cache：（指令缓存）由于系统主内存de速度较慢，当CPU 读取指令de时候，会导致CPU停下来等待内存传输de情况.指令缓存就是在主内存与CPU之间增加一个快速de存储区域，即使CPU未要求到指令，主内存也会自动把指令预先送到指令缓存，当CPU要求到指令时，可以直接从指令缓存中读出，无须再存取主内存，减少了CPUde等待时间.Instruction Coloring：（指令分类）一种制造预测执行指令de技术，一旦预测判断被相应de指令决定以后，处理器就会相同de指令处理同类de判断.Instruction Issue：（指令发送）它是第一个CPU管道，用于接收内存送到de指令，并把它发到执行单元.IPC（Instructions Per Clock Cycle，指令/时钟周期）表示在一个时钟周期用可以完成de指令数目.KNI： (Katmai New Instructions，Katmai新指令集，即SSE) Latency （潜伏期）从字面上了解其含义是比较困难de，实际上，它表示完全执行一个指令所需de时钟周期，潜伏期越少越好.严格来说，潜伏期包括一个指令从接收到发送de全过程.现今de大多数x86指令都需要约5个时钟周期，但这些周期之中有部分是与其它指令交迭在一起de（并行处理），因此 CPU制造商宣传de 潜伏期要比实际de时间长.LDT： (Lightning Data Transport，闪电数据传输总线)K8采用de新型数据总线，外频在200MHz以上.MMX：（MultiMedia Extensions，多媒体扩展指令集）英特尔开发de最早期SIMD指令集，可以增强浮点和多媒体运算de速度.MFLOPS： (Million Floationg Point/Second，每秒百万个浮点操作)计算CPU浮点能力de一个单位，以百万条指令为基准.NI：（Non－Intel，非英特尔架构）除了英特尔之外，还有许多其它生产兼容x86体系de厂商，由于专利权de 问题，它们de产品和英特尔系不一样，但仍然能运行x86指令.OLGA： (Organic Land Grid Array，基板栅格阵列)一种芯片封装形式.OoO： (Out of Order，乱序执行)Post-RISC芯片de特性之一，能够不按照程序提供de顺序完成计算任务，是一种加快处理器运算速度de架构.（电脑知识）PGA：（Pin-Grid Array，引脚网格阵列）一种芯片封装形式，缺点是耗电量大.Post-RISC：一种新型de处理器架构，它de内核是RISC，而外围是CISC，结合了两种架构de优点，拥有预测执行、处理器重命名等先进特性，如：Athlon.PSN： (Processor Serial numbers，处理器序列号)标识处理器特性de 一组号码，包括主频、生产日期、生产编号等.PIB：（Processor In a Box，盒装处理器）CPU厂商正式在市面上发售de产品，通常要比OEM（Original Equipment Manufacturer，原始设备制造商）厂商流通到市场de散装芯片贵，但只有PIB拥有厂商正式de保修权利.PPGA： (Plastic Pin Grid Array，塑胶针状矩阵封装)一种芯片封装形式，缺点是耗电量大.PQFP： (Plastic Quad Flat Package，塑料方块平面封装)一种芯片封装形式.RAW： (Read after Write，写后读)这是CPU乱序执行造成de错误，即在必要条件未成立之前，已经先写下结论，导致最终结果出错.Register Contention：（抢占寄存器）当寄存器de上一个写回任务未完成时，另一个指令征用此寄存器时出现de冲突.Register Pressure：（寄存器不足）软件算法执行时所需de寄存器数目受到限制.对于X86处理器来说，寄存器不足已经成为了它de最大特点，因此AMD才想在下一代芯片K8之中，增加寄存器de数量.Register Renaming：（寄存器重命名）把一个指令de输出值重新定位到一个任意de内部寄存器.在x86架构中，这类情况是常常出现de，如：一个fld或fxch或mov指令需要同一个目标寄存器时，就要动用到寄存器重命名.Remark：（芯片频率重标识）芯片制造商为了方便自己de产品定级，把大部分CPU都设置为可以自由调节倍频和外频，它在同一批CPU中选出好de定为较高de一级，性能不足de定位较低de一级，这些都在工厂内部完成，是合法de频率定位方法.但出厂以后，经销商把低档deCPU超频后，贴上新de标签，当成高档CPU卖de非法频率定位则称为Remark.因为生产商有权力改变自己de 产品，而经销商这样做就是侵犯版权，不要以为只有软件才有版权，硬件也有版权呢.Resource contention：（资源冲突）当一个指令需要寄存器或管道时，它们被其它指令所用，处理器不能即时作出回应，这就是资源冲突.Retirement：（指令引退）当处理器执行过一条指令后，自动把它从调度进程中去掉.如果仅是指令完成，但仍留在调度进程中，亦不算是指令引退.RISC： (Reduced Instruction Set Computing，精简指令集计算机)一种指令长度较短de计算机，其运行速度比CISC要快.SEC：（Single Edge Connector，单边连接器）一种处理器de模块，如：奔腾II.SIMD： (Single Instruction Multiple Data，单指令多数据流)能够复制多个操作，并把它们打包在大型寄存器de一组指令集，例：3DNow!、SSE.SiO2F： (Fluorided Silicon Oxide，二氧氟化硅)制造电子元件才需要用到de材料.SOI：（Silicon on insulator，绝缘体硅片）SONC(System on a chip,系统集成芯片)在一个处理器中集成多种功能，如：Cyrix MediaGX.SPEC： (System Performance eva luation Corporation，系统性能评估测试)测试系统总体性能deBenchmark.Speculative execution：（预测执行）一个用于执行未明指令流de区域.当分支指令发出之后，传统处理器在未收到正确de反馈信息之前，是不能做任何工作de，而具有预测执行能力 de新型处理器，可以估计即将执行de指令，采用预先计算de方法来加快整个处理过程.SQRT：（Square Root Calculations，平方根计算）一种复杂de运算，可以考验CPUde浮点能力.SSE： (Streaming SIMD Extensions，单一指令多数据流扩展)英特尔开发de第二代SIMD指令集，有70条指令，可以增强浮点和多媒体运算de速度.Superscalar：（超标量体系结构）在同一时钟周期可以执行多条指令流de处理器架构.TCP：（Tape Carrier Package，薄膜封装）一种芯片封装形式，特点是发热小.Throughput：（吞吐量）它包括两种含义：第一种：执行一条指令所需de最少时钟周期数，越少越好.执行de 速度越快，下一条指令和它抢占资源de机率也越少.第二种：在一定时间内可以执行最多指令数，当然是越大越好.TLBs： (Translate Look side Buffers，翻译旁视缓冲器)用于存储指令和输入/输出数值de区域.VALU： (Vector Arithmetic Logic Unit，向量算术逻辑单元)在处理器中用于向量运算de部分.VLIW： (Very Long Instruction Word，超长指令字)一种非常长de指令组合，它把许多条指令连在一起，增加了运算de速度.VPU： (Vector Permutate Unit，向量排列单元）在处理器中用于排列数据de部分.。
cpu最重要性能指标
cpu最重要性能指标CPU的英文全称是CentralProceingUnit，即中央处理器。
CPU从雏形出现到发展壮大的今天，由于制造技术的越来越先进，其集成度越来越高，内部的晶体管数达到几百万个。
虽然从最初的CPU发展到现在其晶体管数增加了几十倍，但是CPU的内部结构仍然可分为控制单元，逻辑单元和存储单元三大部分。
CPU的性能大致上反映出了它所配置的那部微机的性能，因此CPU的性能指标十分重要。
CPU性能主要取决于其主频和工作效率。
也就是CPU的时钟频率，简单地说也就是CPU的工作频率。
一般说来，一个时钟周期完成的指令数是固定的，所以主频越高，CPU 的速度也就越快了。
不过由于各种CPU的内部结构也不尽相同，所以并不能完全用主频来概括CPU的性能。
至于外频就是系统总线的工作频率;而倍频则是指CPU外频与主频相差的倍数。
用公式表示就是：主频=外频某倍频。
我们通常说的赛扬433、PIII550都是指CPU的主频而言的。
一般等同于CPU的外频。
内存总线的速度对整个系统性能来说很重要，由于内存速度的发展滞后于CPU的发展速度，为了缓解内存带来的瓶颈，所以出现了二级缓存，来协调两者之间的差异，而内存总线速度就是指CPU与二级(L2)高速缓存和内存之间的工作频率。
工作电压指的也就是CPU正常工作所需的电压。
早期CPU(386、486)由于工艺落后，它们的工作电压一般为5V，发展到奔腾586时，已经是3.5V/3.3V/2.8V了，随着CPU的制造工艺与主频的提高，CPU的工作电压有逐步下降的趋势，Intel最新出品的Coppermine已经采用1.6V的工作电压了。
低电压能让可移动便携式笔记本，平板的电池续航时间提升，第二低电压能使CPU工作时的温度降低，温度低才能让CPU工作在一个非常稳定的状态，第三，低电压能使CPU在超频技术方面得到更大的发展。
在486以前的CPU里面，是没有内置协处理器的。
由于协处理器主要的功能就是负责浮点运算，因此386、286、8088等等微机CPU的浮点运算性能都相当落后，自从486以后，CPU一般都内置了协处理器，协处理器的功能也不再局限于增强浮点运算。
CPU的基础知识大全
CPU的基础知识大全中央处理器(CPU)其实是一块超大规模的集成电路，用显微镜观察一平方毫米的地方都有超密集的电路集成。
是一台电脑的运算核心和控制核心，它的功能主要是解释计算机指令以及处理各种软件数据。
下面就让小编带你去看看关于CPU 的基础知识大全吧，希望能帮助到大家!CPU 的基础知识CPU是计算机的大脑。
1、程序的运行过程，实际上是程序涉及到的、未涉及到的一大堆的指令的执行过程。
当程序要执行的部分被装载到内存后，CPU要从内存中取出指令，然后指令解码(以便知道类型和操作数，简单的理解为CPU要知道这是什么指令)，然后执行该指令。
再然后取下一个指令、解码、执行，以此类推直到程序退出。
2、这个取指、解码、执行三个过程构成一个CPU的基本周期。
3、每个CPU都有一套自己可以执行的专门的指令集(注意，这部分指令是CPU提供的，CPU-Z软件可查看)。
正是因为不同CPU架构的指令集不同，使得x86处理器不能执行ARM程序，ARM程序也不能执行x86程序。
(Intel和AMD都使用x86指令集，手机绝大多数使用ARM指令集)。
注：指令集的软硬件层次之分：硬件指令集是硬件层次上由CPU 自身提供的可执行的指令集合。
软件指令集是指语言程序库所提供的指令，只要安装了该语言的程序库，指令就可以执行。
4、由于CPU访问内存以得到指令或数据的时间要比执行指令花费的时间长很多，因此在CPU内部提供了一些用来保存关键变量、临时数据等信息的通用寄存器。
所以，CPU需要提供一些特定的指令，使得可以从内存中读取数据存入寄存器以及可以将寄存器数据存入内存。
此外还需要提供加法、减、not/and/or等基本运算指令，而乘除法运算都是推算出来的(支持的基本运算指令参见ALU Functions)，所以乘除法的速度要慢的多。
这也是算法里在考虑时间复杂度时常常忽略加减法次数带来的影响，而考虑乘除法的次数的原因。
5、除了通用寄存器，还有一些特殊的寄存器。
微型计算机及接口技术考核知识点
微型计算机及接口技术考核学问点依据高等教育自学考试教材《微型计算机及接口技术》杨全胜2022 版和微型计算机及接口技术〔课程代码04732〕考试大纲编写。
1.考核学问点1.1.微型计算系统概述1.1.1.微型计算机系统的组成局部微型计算机系统主要由硬件系统和软件系统组成。
其中，硬件系统包括主机和外设，软件系统包含系统软件和应用软件。
硬件系统在冯·诺依曼体系构造由运算器、掌握器、存储器、输入设备、输出设备5局部组成。
系统软件包括BIOS、操作系统和支撑软件。
1.1.2.总线在微型计算机中的作用微型计算机中各部件之间及微型计算机与设备之间通过总线相连，它是微型计算机系统中各部件或设备之间传送信息的公共导线，一般由地址总线、数据总线和掌握总线 3 组组成。
地址总线：一般是单向总线，传送CPU 发出的地址信息。
数据总线：是双向总线，既可以从 CPU 传送数据信息到外设和主存，也可以从主存和外设向 CPU 传送数据。
掌握总线：每根的方向是肯定的，它们分别传送掌握信息、时序信息和状态信息，这些信息掌握数据总线、地址总线的使用。
1.1.3.微型计算机系统主要性能指标通常承受下面一些常见的性能指标来衡量一台微型计算机的好坏。
字长：是指微型计算机系统中CPU 一次能处理的二进制数。
主频：CPU 工作时的节拍由计算机主时钟掌握。
主频就是主时钟不断产生的时钟脉冲的固定频率。
速度：每秒所能执行的指令条数。
主存容量和存取时间：主存容量是指微型计算机中内部存储器能存放数据的最大字节数。
32 根地址总线，最大主存容量是2 的32 次方=4GB。
微型计算机内主存完成一次读写所需要的时间称为存取时间。
兼容性：通常是指同一个软件不加修改就可在两台机器上运行。
1.1.4.程序如何转换成最终的电子信号一个高级语言描述的程序，需要经过编译、连接、执行，才能最终变成一个个电子的数据信号、地址信号或掌握信号，完成所需的工作。
无论是高级语言的程序还是汇编程序，最终都要转换成机器能识别的机器指令，这些机器指令再在CPU 的工作下转换成各类电子信号。
CPU的主要性能指标
CPU的主要性能指标CPU的英文全称是Central Processing Unit，即中央处理器。
CPU 从雏形出现到发展壮大的今天，由于制造技术的越来越先进，其集成度越来越高，内部的晶体管数达到几百万个。
虽然从最初的CPU发展到现在其晶体管数增加了几十倍，但是CPU的内部结构仍然可分为控制单元，逻辑单元和存储单元三大部分。
CPU的性能大致上反映出了它所配置的那部微机的性能，因此CPU的性能指标十分重要。
CPU主要的性能指标有以下几点：第一：主频，也就是CPU的时钟频率，简单地说也就是CPU的工作频率。
一般说来，一个时钟周期完成的指令数是固定的，所以主频越高，CPU 的速度也就越快了。
不过由于各种CPU的内部结构也不尽相同，所以并不能完全用主频来概括CPU的性能。
至于外频就是系统总线的工作频率；而倍频则是指CPU外频与主频相差的倍数。
用公式表示就是：主频=外频×倍频。
我们通常说的赛扬433、PIII 550都是指CPU的主频而言的。
第二：内存总线速度或者叫系统总路线速度，一般等同于CPU的外频。
内存总线的速度对整个系统性能来说很重要，由于内存速度的发展滞后于CPU的发展速度，为了缓解内存带来的瓶颈，所以出现了二级缓存，来协调两者之间的差异，而内存总线速度就是指CPU与二级(L2)高速缓存和内存之间的工作频率。
第三：工作电压。
工作电压指的也就是CPU正常工作所需的电压。
早期CPU（386、486）由于工艺落后，它们的工作电压一般为5V，发展到奔腾586时，已经是3.5V/3.3V/2.8V了，随着CPU的制造工艺与主频的提高，CPU的工作电压有逐步下降的趋势，Intel最新出品的Coppermine已经采用1.6V的工作电压了。
低电压能解决耗电过大和发热过高的问题，这对于笔记本电脑尤其重要。
第四：多媒体指令集/协处理器或者叫数学协处理器。
在486以前的CPU里面，是没有内置协处理器的。
计算机组成原理名词解释及题目
1．时钟周期节拍，时钟频率的倒数，机器基本操作的最小单位。
2．向量地址中断方式中由硬件产生向量地址，可由向量地址找到入口地址。
3．系统总线指CPU、主存、I/O（通过I/O接口）各大部件之间的信息传输线。
按传输信息的不同，又分数据总线、地址总线和控制总线。
4．机器指令由0、1代码组成，能被机器直接识别。
机器指令可由有序微指令组成的微程序来解释，微指令也是由0、1代码组成，也能被机器直接识别。
5．超流水线（Super pipe lining）技术是将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。
1．机器周期基准，存取周期。
2．周期挪用DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期。
3．双重分组跳跃进位n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。
4．水平型微指令水平型微指令的特点是一次能定义并执行多个并行操作的微命令。
从编码方式看，直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。
其中直接编码速度最快，字段编码要经过译码，故速度受影响。
5．超标量（Super scalar）技术是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。
1．微程序控制采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。
2．存储器带宽每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。
3．RISC RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。
4．中断隐指令及功能是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。
CPU都使用到什么处理技术
在处理器内部整合内存控制器，使得北桥芯片将变得不那么重要，改变了处理器访问主存的方式，有助于提高带宽、降低内存延时和提升处理器性制造工艺：Intel的I5可以达到28纳米，在将来的CPU制造工艺可以达到22纳米。
CPU封装是采用特定的材料将CPU芯片或CPU模块固化在其中以防损坏的保护措施，一般必须在封装后CPU才能交付用户使用。CPU的封装方式取决于CPU安装形式和器件集成设计，从大的分类来看通常采用Socket插座进行安装的CPU使用PGA(栅格阵列)方式封装，而采用Slot x槽安装的CPU则全部采用SEC(单边接插盒)的形式封装。还有PLGA(Plastic Land Grid Array)、OLGA(Organic Land Grid Array)等封装技术。由于市场竞争日益激烈，CPU封装技术的发展方向以节约成本为主。
SMP
SMP(Symmetric Multi-Processing)，对称多处理结构的简称，是指在一个计算机上汇集了一组处理器(多CPU)，各CPU之间共享内存子系统以及总线结构。在这种技术的支持下，一个服务器系统可以同时运行多个处理器，并共享内存和其他的主机资源。像双至强，也就是所说的二路，这是在对称处理器系统中最常见的一种(至强MP可以支持到四路，AMD Opteron可以支持1-8路)。也有少数是16路的。但是一般来讲，SMP结构的机器可扩展性较差，很难做到100个以上多处理器，常规的一般是8个到16个，不过这对于多数的用户来说已经够用了。在高性能服务器和工作站级主板架构中最为常见，像UNIX服务器可支持最多256个CPU的系统。
CPU的性能
CPU的性能CPU的性能指标十分重要，下面简单介绍一些CPU主要的性能指标，使读者能够对CPU有更深入的了解。
1．主频、外频和倍频主频(CPU Clock Speed)也叫做时钟频率，表示在CPU内数字脉冲信号震荡的速度。
主频越高，CPU在一个时钟周期里所能完成的指令数也就越多，CPU的运算速度也就越快。
CPU主频的高低与CPU的外频和倍频有关，其计算公式为主频=外频×倍频。
外频是CPU与主板之间同步运行的速度，而且目前绝大部分电脑系统中外频也是内存与主板之间同步运行的速度，在这种方式下，可以理解为CPU的外频直接影响内存的访问速度，外频速度高，CPU就可以同时接受更多的来自外围设备的数据，从而使整个系统的速度进一步提高。
倍频就是CPU的运行频率与整个系统外频之间的倍数，在相同的外频下，倍频越高，CPU 的频率也越高。
实际上，在相同外频的前提下，高倍频的CPU本身意义并不大，单纯的一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”(CPU从系统中得到的数据的极限速度不能够满足CPU运算的速度)效应，可想而知，这样无疑是一种浪费。
从有关计算可以得知，CPU的外频在5～8倍的时候，其性能能够得到比较充分的发挥，如果超出这个数值，都不是很完善。
偏低还好说，不过是CpU本身运算速度慢而已，高了以后就会出现显著的“瓶颈”效应，系统与CPU之间进行数据交换的速度跟不上CPU的运算速度，从而浪费CPU的计算能力。
2．制造工艺早期的CPU大多采用0．5pm的制作工艺，后来随着CPU频率的提高，0．25pm制造工艺被普遍采用。
在1999年底，Intel公司推出了采用0．18um制作工艺的PentiumⅢ处理器，即Coppermine(铜矿)处理器。
更精细的工艺使得原有晶体管门电路更大限度地缩小了，能耗越来越低，CPU也就更省电。
3．扩展总线速度扩展总线速度(Expansion—Bus Speed)，是指微机系统的局部总线，如：ISA、PCI或AGP总线。
CPU和DSP概念
由晶体管组成的CPU是作为处理数据和执行程序的核心，其英文全称是:Central Processing Unit，即中央处理器。
CPU的内部结构可以分为控制单元，逻辑运算单元和存储单元(包括内部总线及缓冲器)三大部分。
CPU的工作原理就像一个工厂对产品的加工过程:进入工厂的原料(程序指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储单元)中，最后等着拿到市场上去卖(交由应用程序使用)。
在这个过程中，我们注意到从控制单元开始，CPU就开始了正式的工作，中间的过程是通过逻辑运算单元来进行运算处理，交到存储单元代表工作的结束。
CPU主要的性能指标有以下几点：（1）主频，也就是CPU的时钟频率，简单地说也就是CPU的工作频率。
一般说来，一个时钟周期完成的指令数是固定的，所以主频越高，CPU的速度也就越快了。
不过由于各种CPU的内部结构也不尽相同，所以并不能完全用主频来概括CPU的性能。
至于外频就是系统总线的工作频率；而倍频则是指CPU外频与主频相差的倍数。
用公式表示就是：主频=外频×倍频。
我们通常说的赛扬433、PIII 550都是指CPU的主频而言的。
（2）内存总线速度或者叫系统总路线速度，一般等同于CPU的外频。
内存总线的速度对整个系统性能来说很重要，由于内存速度的发展滞后于CPU的发展速度，为了缓解内存带来的瓶颈，所以出现了二级缓存，来协调两者之间的差异，而内存总线速度就是指CPU与二级(L2)高速缓存和内存之间的工作频率。
（3）工作电压。
工作电压指的也就是CPU正常工作所需的电压。
早期CPU（386、486）由于工艺落后，它们的工作电压一般为5V，发展到奔腾586时，已经是3.5V/3.3V/2.8V了，随着CPU的制造工艺与主频的提高，CPU的工作电压有逐步下降的趋势，Intel最新出品的Copper mine已经采用1.6V的工作电压了。
计算机三级网络技术实战考试试题及答案解析
计算机三级网络技术实战考试试题及答案解析（1）下列关于超标量（Superscalar）技术的叙述，错误的是（）。
A）超标量技术通过内置多条流水线来同时执行多个处理B）超标量技术的实质是以空间换取时间C）在经典奔腾中，由两条整数指令流水线和一条浮点指令流水线组成D）流水线U和流水线V既可以执行精简指令，又可以执行复杂指令【答案】D【解析】超标量技术是奔腾芯片的重要特征之一，其通过内置多条流水线来同时执行多个处理，其实质是以空间换取时间，所以选项A、B正确。
在经典奔腾中，它由两条整数指令流水线（U指令流水线和V指令流水线）和一条浮点指令流水线组成，所以选项C正确。
这两条整数指令流水线各有自己的算述逻辑单元ALU、地址生成电路以及与Cache的接口，它们的功能不尽相同，流水线U既可以执行精简指令，又可以执行复杂指令，而流水线V只能执行精简指令。
（2）在现实中，我们一般将计算机分类为（）。
A）服务器、工作站、台式机、笔记本、掌上电脑B）大型机、小型机、个人计算机、工作站、巨型计算机C）服务器、工作站、台式机、笔记本D）服务器/工作站、台式机、笔记本、掌上电脑，大型机、小型机【答案】A【解析】根据计算机在信息处理系统中地位和作用，并且考虑到计算机分类的演变过程和可能的发展趋势，我们对日常工作中遇到的计算机进行现实的分类，有服务器、工作站、台式机、便携机、手持设备5大类。
（3）结点是表达信息的基本单位，不同的系统中结点的表示形式与方法不一样，KMS系统的结点是（）。
A）卡 B）Pad C）页 D）帧【答案】D【解析】不同的系统中结点的表示形式与方法不一样，取名也不一样，但作用是一样的。
HyperCard系统的结点是卡，HyperPad系统的结点是Pad，HyperWriter系统和xText系统的结点是页，KMS系统的结点是帧。
（4）存储容量单位中，常用KB表示千字节、MB表示兆字节或者百万字节、GB表示吉字节或者十亿字节，其中1KB等于多少（）。
超标量、超级流水线、超长指令字、向量机
超标量、超级流水线、超长指令字、向量机记得本科学计算机系统结构时，在了解了流水线这一用于提高cpu处理速度的方法后，书中还介绍了一些其他的结构，这些结构一般用于较高性能的计算机中(呵呵,嵌入式系统中我还没看到,连multi issue的cpu都不多)，包括：超标量（Super Scalar）、超级流水线（Super Pipeline）、超长指令字（VLIW）、和向量机。
这些概念我总混淆，现在随着理解的深入，已经完全知道了它们各自的特点，写点简要的介绍，贴在这里。
1、超标量（Super Scalar)将一条指令分成若干个周期处理以达到多条指令重叠处理,从而提高cpu部件利用率的技术叫做标量流水技术.超级标量是指cpu内一般能有多条流水线,这些流水线能够并行处理.在单流水线结构中,指令虽然能够重叠执行,但仍然是顺序的,每个周期只能发射(issue)或退休(retire) 一条指令.超级标量结构的cpu支持指令级并行,每个周期可以发射多条指令(2-4条居多).这样,可以使得cpu的IPC(Instruction Per Clock) > 1, 从而提高cpu处理速度.超级标量机能同时对若干条指令进行译码，将可以并行执行的指令送往不同的执行部件,在程序运行期间，由硬件(通常是状态记录部件和调度部件)来完成指令调度.超级标量机主要是借助硬件资源重复(例如有两套译码器和ALU等)来实现空间的并行操作.我们熟知的pentium系列(可能是p-II开始),还有SUN SPARC系列的较高级型号,以及MIPS若干型号等都采用了超级标量技术.2、超级流水线（Super Pipeline)超级流水线又叫做深度流水线，它是提高cpu速度通常采取的一种技术。
CPU处理指令是通过Clock来驱动的，每个clock完成一级流水线操作。
每个周期所做的操作越少，那么需要的时间久越短，时间越短，频率就可以提得越高。
所以超级流水线就是将cpu处理指令是得操作进一步细分，增加流水线级数来提高频率。
CPU的处理技术有哪些
CPU的处理技术有哪些多线程同时多线程Simultaneous Multithreading，简称SMT。
SMT可通过复制处理器上的结构状态，让同一个处理器上的多个线程同步执行并共享处理器的执行资源，可最大限度地实现宽发射、乱序的超标量处理，提高处理器运算部件的利用率，缓和由于数据相关或Cache未命中带来的访问内存延时。
当没有多个线程可用时，SMT处理器几乎和传统的宽发射超标量处理器一样。
SMT最具吸引力的是只需小规模改变处理器核心的设计，几乎不用增加额外的成本就可以显著地提升效能。
多线程技术则可以为高速的运算核心准备更多的待处理数据，减少运算核心的闲置时间。
这对于桌面低端系统来说无疑十分具有吸引力。
Intel从3.06GHz Pentium 4开始，部分处理器将支持SMT技术。
多核心多核心，也指单芯片多处理器(Chip Multiprocessors，简称CMP)。
CMP是由美国斯坦福大学提出的，其思想是将大规模并行处理器中的SMP(对称多处理器)集成到同一芯片内，各个处理器并行执行不同的进程。
这种依靠多个CPU同时并行地运行程序是实现超高速计算的一个重要方向，称为并行处理。
与CMP 比较，SMT处理器结构的灵活性比较突出。
但是，当半导体工艺进入0.18微米以后，线延时已经超过了门延迟，要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行。
相比之下，由于CMP结构已经被划分成多个处理器核来设计，每个核都比较简单，有利于优化设计，因此更有发展前途。
IBM 的Power 4芯片和Sun的MAJC5200芯片都采用了CMP结构。
多核处理器可以在处理器内部共享缓存，提高缓存利用率，同时简化多处理器系统设计的复杂度。
但这并不是说明，核心越多，性能越高，比如说16核的CPU就没有8核的CPU运算速度快，因为核心太多，而不能合理进行分配，所以导致运算速度减慢。
在买电脑时请酌情选择。
2005年下半年，Intel和AMD的新型处理器也将融入CMP结构。
计算机技术第6章超标量流水线ppt课件
CMP BYTE PTR [EBX+8]， 1 或者只能在 U 流水线配对
； 不能配对，
CMP BYTE PTR [EBX]， 1
； 可以配对
CMP BYTE PTR [EBX+8]， AL ； 可以配对
10
(4) 带前缀(JCC指令的0F除外)的指令只能出现在U流水线中 例如： ①用段前缀对非缺省段寻址的指令。 ②在32位代码中使用16位的数据，或16位的代码中使用32
17
• Pentium浮点部件的“栈项瓶颈”是怎样形成的 ? 及如何解决？
• Pentium微处理机堆栈结构要求进行堆栈操作的所 有指令，在堆栈栈顶要有一个源操作数。因为绝大 多数指令总是希望用堆栈栈顶作为它们的目的操作 数。所以大多数指令看到的仿佛是一个“栈项瓶 颈”，在向栈顶发送一条算术运算指令之前，必须 先把源操作数传送至栈顶。
K+2 k+1
K
k-1
指令 指令 k-2 k-3
指令 指令 k-4 k-5
n+3周期
指令 指令 指令 指令
k+3
k+2 k+1 K
指令 指令 指令 指令
k-1 k-2 k-3
k-4
n+4周期
指令 指令 指令 指令 指令 指令
K+4 k+3
k+2 k+1 K
k-1
指令 指令 k-2 k-3
n+5周期
指令 指令 指令 指令 K+5 k+4 k+3 k+2
11
• 例6-1 程序段如下：
MOV AX，5 INC BX ADD AX，BX XOR CX，CX MOV DX，8 INC DX
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
去 主 存 储 器
存 储 控 制 器
先行操作栈
通 用 寄 存 器
后行写数栈
运算器
采用先行控制方式的处理机框图
2013年12月7日星期六 10
第六章 中央处理器
三、流水线工作原理
建立在重叠执行、先行控制的基础上，依据 指令的处理步骤，将处理机分解成一系列独立的 工作部件（+锁存器），让指令顺序地通过各个 部件，完成该指令的处理全过程，这就是流水线 结构的处理机。
第六章 中央处理器
15
2013年12月7日星期六
第六章 中央处理器
16
对比 超标量与简单的流水线技术
2013年12月7日星期六
第六章 中央处理器
17
对比 超标量与超流水线技术
2013年12月7日星期六
第六章 中央处理器
18
P e n t i u m、Pentium Pro和Pentium II处理器的超标量设计更是分别结合了两条 和三条独立的指令流水线，每条流水线平 均在一个时钟周期内执行一条指令，所以 它们平均一个时钟周期分别可执行2条和3 条指令。
2013年12月7日星期六
第六章 中央处理器
21
超标量体系结构
处理器然后使用多个执行单元同时执行两 个或更多独立指令。超标量体系结构设计 有时称“第二代RISC”。 涉及计算机智能化，要求较高
2013年12月7日星期六
第六章 中央处理器
22
CPU发展历史
第1阶段（1971——1973年）是4位和8 位低档微处理器时代，通常称为第1代，其 典型产品是Intel4004和Intel8008微处理 器。（1971年计算机发展进入第四代，大 超大规模集成电路计算机）
§6 流水线技术
CPU的工作过程
取指令
一条指令的
分析指令 执行指令 取指令
执行过程
一条指令的
分析指令 执行指令
执行过程
…
2013年12月7日星期六
第六章 中央处理器
1
§6 流水线技术
CPU i MEM j k
取指部件
译码部件
执行部件
2013年12月7日星期六
第六章 中央处理器
2
§6 流水线技术
2013年12月7日星期六
第六章 中央处理器
26
CPU发展历史
第5阶段（1993-2005年）是奔腾（ pentium）系列微处理器时代，通常称为 第5代。典型产品是Intel公司的奔腾系列 芯片及与之兼容的AMD的K6、K7系列微处 理器芯片。
2013年12月7日星期六
第六章 中央处理器
27
CPU发展历史
CPU i MEM j k
取指部件
译码部件
执行部件
2013年12月7日星期六
第六章 中央处理器
3
§6 流水线技术
其实指令的执行还可以这样：
CPU i MEM j k
取指部件
译码部件
执行部件
2013年12月7日星期六
第六章 中央处理器
4
§6 流水线技术
其实指令的执行甚至可以这样：
CPU i MEM j k
31
2013年12月7日星期六
第六章 中央处理器
32
2013年12月7日星期六
第六章 中央处理器
33
本章小结
重点内容： 超线程的工作原理和实现方法
超标量与超流水的区别
简要介绍CPU相关知识
2013年12月7日星期六
第六章 中央处理器
34
2013年12月7日星期六
第六章 中央处理器
11
三、流水线工作原理
指 令 入 取指令 译码 形成操作 数地址 取操作数 算逻运算
处理步骤分割得越 细，指令执行的并 行度越高
保存结果
结 果 出
时空图——描述流水线工作过程
空间 平均每条指令执 行时间为△t
写回 运算 取数 形成操作数地址 译码 取指
当工作频率受限于技术的进步时，并行处理技术可以大 大提高处理器的工作效能，同时由于频率没有提高，从 而也不会显著增加功耗
2013年12月7日星期六
第六章 中央处理器
14
超标量技术
超标量是通过内置多条流水线来同时执行 多个处理器，以实现一个周期内处理多条 指令，其实质是以空间换取时间。
2013年12月7日星期六
第3阶段（1978——1984年）是16位微 处理器时代，通常称为第3代，其典型产品 是Intel公司的8086/8088，Motorola公 司的M68000，Zilog公司的Z8000等微处 理器。
2013年12月7日星期六
第六章 中央处理器
25
CPU发展历史
第4阶段（1985——1992年）是32位微 处理器时代，又称为第4代。 1989年，我们大家耳熟能详的80486芯片 由英特尔推出。 在80x86系列中首次采用了RISC（精简指 令集）技术，可以在一个时钟周期内执行 一条指令。
是否还有其它的问题？比如对存储器的访问是否会有 问题？
2013年12月7日星期六
第六章 中央处理器
7
一、指令的重叠执行
3．实现重叠执行必须解决的问题
(2) 存储器访问冲突：处理机中三个独立的部件正 在执行的是三条不同的指 令，他们很可能同时提出对 存储器读写的请求
2013年12月7日星期六
第六章 中央处理器
9∆t
取指
执行
分析
执行
7∆t
分析 执行
执行
5∆t
分析
二次重叠执行方式
2013年12月7日星期六
第六章 中央处理器
6
一、指令的重叠执行
3．实现重叠执行必须解决的问题
(1) 各个部件独立控制 必须将统一的指令控制器分解成三个控制器： 存储控制器（存控）：对存储器的存取 指令控制器（指控）：控制指令分析器的工作 运算控制器（运控）：控制指令执行过程
7△t
8△t
9△t
时间
12
三、流水线工作原理
影响流水线性能的因素：
• 局部相关（先写后读相关）
k 指令入 j i h
1
2 读数
3
4
5
6
7
写数
8
结果出
MEM
• 全局相关：转移指令、中断带来的影响
2013年12月7日星期六
第
超标量技术 超线程技术 多核技术 超流水线技术
第6阶段（2005年至今）是酷睿（core） 系列微处理器时代，通常称为第6代。
2013年12月7日星期六
第六章 中央处理器
28
查询自己电脑的CPU型号
2013年12月7日星期六
第六章 中央处理器
29
2013年12月7日星期六
第六章 中央处理器
30
2013年12月7日星期六
第六章 中央处理器
取指部件
译码部件
执行部件
流水线技术就是这样一种指令重叠执行的技术
2013年12月7日星期六
第六章 中央处理器
5
指令的几种执行方式
取指 分析 k 3t 顺序执行方式 第k + 2条指令 第k + 1条指令 第k条指令 取指 分析 3t 取指 执行 3t 一次重叠执行方式 第k + 2条指令 第k + 1条指令 第k条指令 取指 取指 取指 分析 执行 分析 执行 取指 分析 k+ 1 3t 执行
2013年12月7日星期六
第六章 中央处理器
23
CPU发展历史
第2阶段（1974——1977年）是8位中高 档微处理器时代，通常称为第2代，其典型 产品是Intel8080/8085、Motorola公司 、Zilog公司的Z80等。
2013年12月7日星期六
第六章 中央处理器
24
CPU发展历史
8
(3) 各部件运行时间不相等 这种情况所造成的影响可以用图形象地表示：
空闲时间 第k+2条指令 第k+1条指令 第k条指令 分析 分析 执行 执行
分析
执行
当分析和执行时间不相等时的重叠执行
2013年12月7日星期六
第六章 中央处理器
9
二、先行控制原理
先行指令栈 地 址 线 先行读数栈 运算控制器 指令分析器
2013年12月7日星期六
第六章 中央处理器
19
超标量处理机
中央处理单元（CPU） 浮点处理单元（FPU）
2013年12月7日星期六
第六章 中央处理器
20
超标量体系结构
超标量体系结构 (superscalar architectures)超标量体系结构描述一种 微处理器设计，它能够在一个时钟周期执 行多个指令。在超标量体系结构设计中， 处理器或指令编译器能够判断指令能独立 于其它顺序指令而执行，还是依赖于另一 指令，必须跟其按顺序执行。
2013年12月7日星期六
写k 写k+1 写k+2 写k+3 运k 运k+1 运k+2 运k+3 取k 取k+1 取k+2 取k+3 形k 形k+1 形k+2 形k+3 译k 译k+1 译k+2 译k+3 取k 取k+1 取k+2 取k+3
△t
2△t 3△t 4△t 5△t 第六章 中央处理器 6△t