课程名称FPGA与硬件描述语言

课程名称FPGA与硬件描述语⾔
课程名称：FPGA与硬件描述语⾔
课程编码：7002301
课程学分：2学分
课程学时：32学时
适应专业：电⼦信息⼯程
《FPGA与硬件描述语⾔》
FPGA and Hardware Describing Language
教学⼤纲
⼀、课程性质与任务
课程性质：本课程的授课对象为电⼦信息⼯程专业⼆年级本科⽣，课程属性为专业基础必修课，该课程讲授FPGA基本原理及结构，先进的硬件描述语⾔（VHDL 语⾔），FPGA设计与应⽤等知识。

教学⽬标：通过对（VHDL）硬件描述语⾔，FPGA设计等知识的学习，掌握硬件描述语⾔，FPGA设计的基本知识。

培养学⽣动⼿能⼒以及解决实际问题的能⼒。

理解VHDL语⾔，学会FPGA设计⽅法等。

⼆、教学基本要求及基本内容
第⼀章绪论VHDL的数据和表达式
（⼀）基本要求：
掌握：VHDL程序的特点，VHDL的数据，VHDL的表达式。

了解：FPGA基本原理及结构。

（⼆）教学及考核内容：
绪论：FPGA基本原理及结构
第⼀章VHDL的数据和表达式
1.1 VHDL程序的特点
1.2 VHDL程序的基本结构
1.3 VHDL的数据
1.4 VHDL的表达式
第⼆章VHDL的顺序描述语句
（⼀）基本要求：
掌握：信号赋值语句和变量赋值语句，if语句，case语句，null语句。

理解：loop语句。

（⼆）教学及考核内容：
第⼆章VHDL的顺序描述语句
2.1信号赋值语句和变量赋值语句
2.2 if语句
2.3 case语句
2.4 loop语句
2.5 null语句
第三章VHDL的并⾏描述语句
（⼀）基本要求：
掌握：进程语句，并发信号赋值语句，元件例化语句。

理解：条件信号赋值语句，选择信号赋值语句。

了解：⽣成语句。

（⼆）教学及考核内容：
第三章VHDL的并⾏描述语句
3.1进程语句
3.2并发信号赋值语句
3.3条件信号赋值语句
3.4选择信号赋值语句
3.5元件例化语句
3.6⽣成语句
第四章VHDL的时钟信号描述⽅法
（⼀）基本要求：
掌握：时钟的VHDL描述⽅法，时序电路中复位信号的VHDL描述⽅法。

（⼆）教学及考核内容：
第四章VHDL的时钟信号描述⽅法
4.1时钟信号的VHDL描述⽅法
4.2时序电路中复位信号的VHDL描述⽅法
第五章VHDL的有限状态机的设计
（⼀）基本要求：
掌握：有限状态机的基本概念及应⽤。

理解：⼀个Moore型有限状态机的设计实例
（⼆）教学及考核内容：
第五章VHDL的有限状态机的设计
5.1 有限状态机的基本概念
5.2⼀个Moore型有限状态机的设计实例
三、本课程与其它相关课程的联系与分⼯
先修课程：电路分析，模拟电⼦技术，数字电⼦技术。

后续课程：电信综合课程设计，毕业设计。

四、课程各教学环节和各篇章（节）学时分配
总学时为32学时，其中课程讲授16学时，实验16学时。

课程各章节及实验学时分配如下：。