一种光电探测器及其制作方法[发明专利]

(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 201811002151.5
(22)申请日 2018.08.30
(71)申请人 武汉电信器件有限公司
地址 430074 湖北省武汉市洪山区邮科院
路88号
(72)发明人 胡艳　岳爱文　钟行　王权兵　
林玲　刘科　
(74)专利代理机构 深圳市爱迪森知识产权代理
事务所(普通合伙) 44341
代理人 何婷
(51)Int.Cl.
H01L 31/103(2006.01)
H01L 31/18(2006.01)
(54)发明名称
一种光电探测器及其制作方法
(57)摘要
本发明提供了一种光电探测器及其制作方
法，该光电探测器的制作方法包括：在衬底上依
次生长第一半导体接触层和介质层；去除部分介
质层，形成沿靠近第一半导体接触层方向延展的
开孔，以限定外延层的生长区域，其中，开孔贯穿
介质层；根据外延层的生长区域，采用沉积的方
式在第一半导体接触层上选择性生长台型形状
的外延层；去除第一半导体接触层上剩余的介质
层，并在衬底上形成接触金属层。

该光电探测器
可以解决干法刻蚀造成物理缺陷和反应离子污
染的问题以及化学湿法腐蚀工艺造成的一致性
差的问题。

该光电探测器的制作方法制作工艺简
单，由该制作方法制作的光电探测器具有台型结
构，且一致性好，
可靠性高。

权利要求书2页 说明书7页 附图5页CN 109192806 A 2019.01.11
C N 109192806
A
1.一种光电探测器的制作方法，其特征在于，所述光电探测器的制作方法包括：
在衬底(1)上依次生长第一半导体接触层(2)和介质层(3)；
去除部分所述介质层(3)，形成沿靠近所述第一半导体接触层(2)方向延展的开孔(31)，以限定外延层(4)的生长区域，其中，所述开孔(31)贯穿所述介质层(3)；
根据所述外延层(4)的生长区域，采用沉积的方式在所述第一半导体接触层(2)上选择性生长台型形状的外延层(4)；
去除所述第一半导体接触层(2)上剩余的所述介质层(3)，并在所述衬底(1)上形成接触金属层。

2.根据权利要求1所述的光电探测器的制作方法，其特征在于，所述根据所述外延层(4)的生长区域，采用沉积的方式在所述第一半导体接触层(2)上选择性生长台型形状的外延层(4)包括：
根据所述外延层(4)的生长区域，采用金属气相有机气相沉积或分子束沉积的方式，在所述第一半导体接触层(2)上依次选择性生长台型形状的下过渡层(41)、吸收层(42)、上过渡层(43)以及第二半导体接触层(44)，从而形成台型形状的外延层(4)。

3.根据权利要求1所述的光电探测器的制作方法，其特征在于，所述外延层(4)包括层叠设置的下过渡层(41)、吸收层(42)、上过渡层(43)以及第二半导体接触层(44)；
所述去除所述第一半导体接触层(2)上剩余的所述介质层(3)，并在所述衬底(1)上形成接触金属层包括：
采用腐蚀液去除所述第一半导体接触层(2)上剩余的所述介质层(3)；
通过光刻和湿法腐蚀工艺去除位于所述衬底(1)边缘的部分所述第一半导体接触层(2)；
在所述衬底(1)上、所述第一半导体接触层(2)上以及所述外延层(4)表面形成钝化层(5)；
刻蚀位于所述第一半导体接触层(2)上的部分所述钝化层(5)，得到第一电极接触区域(21)，刻蚀位于所述第二半导体接触层(44)上的所述钝化层(5)，以裸露所述第二半导体接触层(44)；
在所述第二半导体接触层(44)上，形成光敏层(6)以及第二电极接触区域(441)；
在位于衬底(1)左侧的所述钝化层(5)上以及所述第一电极接触区域(21)上形成第一接触金属层(7)，在位于衬底(1)右侧的所述钝化层(5)上以及所述第二电极接触区域(441)上形成第二接触金属层(8)。

4.根据权利要求3所述的光电探测器的制作方法，其特征在于，所述光电探测器的制作方法还包括：
采用电子束蒸发和剥离工艺，在位于所述衬底(1)左侧的所述钝化层(5)上形成第一电极焊盘(71)，在位于所述衬底(1)右侧的所述钝化层(5)上形成第二电极焊盘(81)；
其中，所述第一电极焊盘(71)与所述第一接触金属层(7)连接，所述第二电极焊盘(81)与所述第二接触金属层(8)连接。

5.根据权利要求4所述的光电探测器的制作方法，其特征在于，所述光电探测器的制作方法还包括：
采用减薄抛光工艺将所述外延层(4)减薄到预设的尺寸；
对所述外延层(4)进行解理得到光电探测器芯片。

6.根据权利要求2～5任一项所述的光电探测器的制作方法，其特征在于，所述第一半导体接触层(2)为N型InP接触层，所述第二半导体接触层(44)为P型InP接触层，所述下过渡层(41)为InGaAsP过渡层，所述吸收层(42)为I型InGaAs吸收层，所述上过渡层(43)为I型InGaAsP过渡层。

7.根据权利要求1所述的光电探测器的制作方法，其特征在于，所述去除部分所述介质层(3)，形成沿靠近所述第一半导体接触层(2)方向延展的开孔(31)，以限定外延层(4)的生长区域包括：
采用光刻工艺定义开孔图案；
采用腐蚀或刻蚀工艺，去除所述开孔图案对应的介质层(3)，从而形成沿靠近所述第一半导体接触层(2)方向延展的开孔(31)，以限定外延层(4)的生长区域。

8.根据权利要求1所述的光电探测器的制作方法，其特征在于，所述在衬底(1)上依次生长第一半导体接触层(2)和介质层(3)包括：
在衬底(1)上，通过金属气相有机气相沉积或者分子束沉积的方式生长第一半导体接触层(2)；
在所述第一半导体接触层(2)上，通过等离子增强化学气相沉积的方式生长介质层(3)。

9.根据权利要求1所述的光电探测器的制作方法，其特征在于，所述介质层(3)的组成成分包括二氧化硅或氮化硅。

10.一种光电探测器，其特征在于，所述光电探测器由如权利要求1～9所述的光电探测器的制作方法制作而成。

一种光电探测器及其制作方法
【技术领域】
[0001]本发明涉及芯片制造技术领域，特别是涉及一种光电探测器及其制作方法。

【背景技术】
[0002]目前，光电探测器作为光接收芯片，被广泛应用于光通信系统中。

大规模应用的4G 移动通信中光网络的光电探测器速率需要达到10Gbit/s，未来5G移动通信中的光网络需要达到25Gbit/s以上。

传统平面光电探测器受困于结电容太大一般只能满足10Gbit/s以下，而波导探测器受限于封装和成本因素难以大规模应用，因此，为达到较高的传输速率，高速光电探测器以垂直光入射台面结构为主。

[0003]台面光电探测器工艺的难点在于台型PN结制作，常用的有反应离子或者感应耦合等离子干法刻蚀工艺和选择性化学湿法腐蚀工艺。

干法刻蚀工艺容易造成物理缺陷和反应离子污染，影响光电探测器的暗电流和可靠性；而化学湿法腐蚀工艺需要选择合适的腐蚀液，工艺一致性难以控制，影响成品率。

[0004]鉴于此，克服该现有技术所存在的缺陷是本技术领域亟待解决的问题。

【发明内容】
[0005]本发明实施例要解决的技术问题是：目前，一般采用干法刻蚀工艺和化学湿法腐蚀工艺形成台面光电探测器，以保证光电探测器具有较高的传输速率。

但是由这两种工艺形成的光电探测器，均对应存在相应的问题，影响光电探测器的性能。

采用干法刻蚀工艺形成台面光电探测器时，容易造成物理缺陷和反应离子污染，影响光电探测器的暗电流和可靠性；采用化学湿法腐蚀工艺形成台面光电探测器时，工艺一致性难以控制，影响成品率。

[0006]本发明实施例采用如下技术方案：
[0007]第一方面，提供一种光电探测器的制作方法，所述光电探测器的制作方法包括：[0008]在衬底1上依次生长第一半导体接触层2和介质层3；
[0009]去除部分所述介质层3，形成沿靠近所述第一半导体接触层2方向延展的开孔31，以限定外延层4的生长区域，其中，所述开孔31贯穿所述介质层3；
[0010]根据所述外延层4的生长区域，采用沉积的方式在所述第一半导体接触层2上选择性生长台型形状的外延层4；
[0011]去除所述第一半导体接触层2上剩余的所述介质层3，并在所述衬底1上形成接触金属层。

[0012]优选地，所述根据所述外延层4的生长区域，采用沉积的方式在所述第一半导体接触层2上选择性生长台型形状的外延层4包括：
[0013]根据所述外延层4的生长区域，采用金属气相有机气相沉积或分子束沉积的方式在所述第一半导体接触层2上依次选择性生长台型形状的下过渡层41、吸收层42、上过渡层43以及第二半导体接触层44，从而形成台型形状的外延层4。

[0014]优选地，所述外延层4包括层叠设置的下过渡层41、吸收层42、上过渡层43以及第
二半导体接触层44；
[0015]所述去除所述第一半导体接触层2上剩余的所述介质层3，并在所述衬底1上形成接触金属层包括：
[0016]采用腐蚀液去除所述第一半导体接触层2上剩余的所述介质层3；
[0017]通过光刻和湿法腐蚀工艺去除位于所述衬底1边缘的部分所述第一半导体接触层2；
[0018]在所述衬底1上、所述第一半导体接触层2上以及所述外延层4表面形成钝化层5；[0019]刻蚀位于所述第一半导体接触层2上的部分所述钝化层5得到第一电极接触区域21，刻蚀位于所述第二半导体接触层44上的所述钝化层5，以裸露所述第二半导体接触层44；
[0020]在所述第二半导体接触层44上，形成光敏层6以及第二电极接触区域441；[0021]在位于衬底1左侧的所述钝化层5上以及所述第一电极接触区域21上形成第一接触金属层7，在位于衬底1右侧的所述钝化层5上以及所述第二电极接触区域441上形成第二接触金属层8。

[0022]优选地，所述光电探测器的制作方法还包括：
[0023]采用电子束蒸发和剥离工艺，在位于所述衬底1左侧的所述钝化层5上形成第一电极焊盘71，在位于所述衬底1右侧的所述钝化层5上形成第二电极焊盘81；
[0024]其中，所述第一电极焊盘71与所述第一接触金属层7连接，所述第二电极焊盘81与所述第二接触金属层8连接。

[0025]优选地，所述光电探测器的制作方法还包括：
[0026]采用减薄抛光工艺将所述外延层4减薄到预设的尺寸；
[0027]对所述外延层4进行解理得到光电探测器芯片。

[0028]优选地，所述第一半导体接触层2为N型InP接触层，所述第二半导体接触层44为P 型InP接触层，所述下过渡层41为InGaAsP过渡层，所述吸收层42为I型InGaAs吸收层，所述上过渡层43为I型InGaAsP过渡层。

[0029]优选地，所述去除部分所述介质层3，形成沿靠近所述第一半导体接触层2方向延展的开孔31，以限定外延层4的生长区域包括：
[0030]采用光刻工艺定义开孔图案；
[0031]采用腐蚀或刻蚀工艺，去除所述开孔图案对应的介质层3，从而形成沿靠近所述第一半导体接触层2方向延展的开孔31，以限定外延层4的生长区域。

[0032]优选地，在衬底1上依次生长第一半导体接触层2和介质层3包括：
[0033]在衬底1上，通过金属气相有机气相沉积或者分子束沉积的方式生长第一半导体接触层2；
[0034]在所述第一半导体接触层2上，通过等离子增强化学气相沉积的方式生长介质层3。

[0035]优选地，所述介质层3的组成成分包括二氧化硅或氮化硅。

[0036]第二方面，提供一种光电探测器，所述光电探测器由如第一方面所述的光电探测器的制作方法制作而成。

[0037]与现有技术相比，本发明实施例的有益效果在于：本发明的光电探测器的制作方
的外延层，从而形成台型PN结。

本发明的光电探测器可以有效解决干法刻蚀造成物理缺陷和反应离子污染的问题以及化学湿法腐蚀工艺造成的一致性差的问题。

同时，该光电探测器的制作方法不仅制作工艺简单，适用于批量生产，且由该制作方法制作的台型光电探测器的一致性好，可靠性高，可以有效提高光电探测器的性能。

【附图说明】
[0038]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

[0039]图1是本发明实施例提供的一种光电探测器的制作方法的流程示意图；[0040]图2是步骤104的具体流程示意图；
[0041]图3是步骤101之后形成的光电探测器的结构示意图；
[0042]图4是步骤102之后形成的光电探测器的结构示意图；
[0043]图5是步骤103之后形成的光电探测器的结构示意图；
[0044]图6是步骤1041之后形成的光电探测器的结构示意图；
[0045]图7是步骤1042之后形成的光电探测器的结构示意图；
[0046]图8是步骤1043之后形成的光电探测器的结构示意图；
[0047]图9是步骤1044之后形成的光电探测器的结构示意图；
[0048]图10是步骤1045之后形成的光电探测器的结构示意图；
[0049]图11是步骤1046之后形成的光电探测器的结构示意图；
[0050]图12是本发明实施例提供的一种光电探测器的俯视示意图。

【具体实施方式】
[0051]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

[0052]在本发明的描述中，术语“内”、“外”、“纵向”、“横向”、“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不应当理解为对本发明的限制。

[0053]此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

[0054]在实际应用场景中，为了提高光电探测器的传输速率，光电探测器以垂直光入射台面结构为主，目前，一般采用反应离子或者感应耦合等离子干法刻蚀工艺和选择性化学湿法腐蚀工艺形成台型PN结。

但是干法刻蚀容易造成物理缺陷和反应离子污染，影响光电探测器的暗电流和可靠性；而化学湿法腐蚀工艺需要选择合适的腐蚀液，工艺一致性难以控制，影响成品率。

[0055]为了解决上述问题，本发明提出一种光电探测器的制作方法，该光电探测器的制
形状的外延层，从而形成台型PN结。

可以有效解决干法刻蚀造成物理缺陷和反应离子污染的问题以及化学湿法腐蚀工艺造成的一致性差的问题。

下面结合图1～图12，本发明的光电探测器的制作方法具体包括如下步骤：
[0056]步骤101：在衬底1上依次生长第一半导体接触层2和介质层3。

[0057]在本实施例中，提供一衬底1，其中，衬底1可以为InP掺Fe半绝缘衬底。

在衬底1上通过金属气相有机气相沉积MOCVD(Metal-organic Chemical Vapor Deposition，简写为MOCVD)或者分子束沉积MBE(Molecular Beam Epitaxy，简写为MBE)的方式生长第一半导体接触层2。

第一半导体接触层2为N型InP接触层，其中，第一半导体接触层2的厚度为0.3μm～0.5μm，N型掺杂浓度大于3e18cm-3。

[0058]然后，通过等离子增强化学气相沉积PECVD(Plasma Enhanced Chemical Vapor Deposition，简写为PECVD)的方式在第一半导体接触层2上生长介质层3。

在优选的实施例中，介质层3的组成成分包括二氧化硅，介质层3的厚度为2μm～2.5μm。

在其他实施例中，介质层3的组成成分包括氮化硅。

由于二氧化硅更容易被沉积，可以制作更厚的介质层3，在实际制作过程中，大多采用二氧化硅形成介质层3。

[0059]步骤102：去除部分所述介质层3，形成沿靠近所述第一半导体接触层2方向延展的开孔31，以限定外延层4的生长区域，其中，所述开孔31贯穿所述介质层3。

[0060]在形成介质层3后，去除部分所述介质层3，形成沿靠近所述第一半导体接触层2方向延展的开孔31，以限定外延层4的生长区域，其中，所述开孔31贯穿所述生长介质层3，所述介质层3的厚度不小于外延层4的厚度。

[0061]在实际应用场景中，通过光刻和腐蚀工艺形成预设尺寸的开孔31。

具体而言，首先采用光刻定义开孔图案，然后采用腐蚀或刻蚀工艺去除开孔图案对应的介质层3，其中，腐蚀或刻蚀的深度等于介质层3厚度，从而形成沿靠近所述第一半导体接触层2方向延展的开孔31。

其中，开孔图案对应的形状可以为方形或圆形等，开孔图案的尺寸也可依据实际情况而定。

[0062]在本实施例中，介质层3厚度要大于外延层4厚度，由于孔径的大小直接影响到光电探测器的质量以及性能，孔径太小外延层4质量无法得到保证，孔径太大光电二极管电容超过100fF，3dB带宽无法满足25G应用，因此，需要合理设计孔径的大小，在优选的实施例中，孔径为12μm～18μm。

[0063]在本实施例中，在介质层3上形成的开孔31限定了后续外延层4的生长区域，在后续生长外延层4的工艺中，由于开孔31的中间区域在水平方向上接触面积较大，因此在沉积外延层4时，沉积速度较快；而在靠近开孔31的边缘区域(位于衬底1左右两侧未被去除的介质层3相对的侧面形成的区域)的垂直面上接触面积较小，在沉积外延层4时，沉积速度较慢。

因此，在沉积外延层4时，会形成如图5所示的台型结构的外延层4。

另一方面，由于介质层3的材料属性与外延层4的材料属性存在较大差异，晶格不匹配，因此，在沉积外延层4时，沿着靠近介质层3的方向上，沉积的速度越来越慢，进一步促成在沉积外延层4时，会形成如图5所示的台型结构的外延层4。

由前述分析可知，接触面积以及晶格等因素使得由沉积工艺形成的外延层4具有如图5所示的台型结构。

[0064]步骤103：根据所述外延层4的生长区域，采用沉积的方式在所述第一半导体接触
层2上选择性生长台型形状的外延层4。

[0065]在本实施例中，根据所述外延层4的生长区域，采用沉积的方式在所述第一半导体接触层2选择性生长台型形状的外延层4。

[0066]具体而言，根据所述外延层4的生长区域，采用金属气相有机气相沉积MOCVD或分子束沉积MBE的方式在所述第一半导体接触层2上依次选择性生长台型形状的下过渡层41、吸收层42、上过渡层43以及第二半导体接触层44，从而形成台型形状的外延层4。

[0067]在一实际应用场景中，下过渡层41为I型InGaAsP过渡层，厚度为0.017μm～0.019μm，较优的厚度取值为0.018μm；吸收层42为I型InGaAs吸收层，其厚度为0.8μm～1.0μm；上过渡层43为I型InGaAsP过渡层，厚度为0.017μm～0.019μm，较优的厚度取值为0.018μm；第二半导体接触层44为P型InP接触层，其厚度为0.3μm～0.5μm，I型掺杂浓度低于5e15cm-3，P型掺杂浓度大于3e18cm-3。

[0068]步骤104：去除所述第一半导体接触层2上剩余的所述介质层3，并在所述衬底1上形成接触金属层。

[0069]在本实施例中，介质层3只用于中间制作工艺，以形成由开孔31限定的外延层4的生长区域，从而辅助制作台型的外延层4。

在基于外延层4的生长区域形成台型的外延层4后，需要将剩余的介质层3去除，然后再制作其他层状结构。

其中，剩余的介质层3为步骤102中未被去除的介质层3。

[0070]下面参阅图2具体说明步骤104的具体制作流程。

[0071]步骤1041：采用腐蚀液去除所述第一半导体接触层2上剩余的所述介质层3。

[0072]首先，采用腐蚀液去除所述第一半导体接触层2上剩余的所述介质层3，例如，介质层3为二氧化硅介质层时，可以利用缓冲氢氟酸溶液(BOE)去除介质层3。

具体结构如图6所示。

[0073]步骤1042：通过光刻和湿法腐蚀工艺，去除位于所述衬底1边缘的部分所述第一半导体接触层2。

[0074]然后，通过光刻和湿法腐蚀工艺去除位于所述衬底1边缘的部分所述第一半导体接触层2。

例如，先通过光刻定义腐蚀区域图形，然后依据腐蚀区域图形通过湿法腐蚀工艺去除腐蚀区域图形对应的第一半导体接触层2以形成第一半导体接触层台。

其中，第一半导体接触层2为N型InP接触层，湿法腐蚀工艺中可以采用氢溴酸：饱和溴水：水(1:1:1)的腐蚀液腐蚀N型InP接触层。

具体结构如图7所示。

[0075]步骤1043：在所述衬底1上、所述第一半导体接触层2上以及所述外延层4表面形成钝化层5。

[0076]进一步地，在所述衬底1上、所述第一半导体接触层2上以及所述外延层4表面旋涂光敏BCB以形成钝化层5，其中，钝化层5厚度为2μm～3μm。

具体结构如图8所示。

[0077]步骤1044：刻蚀位于所述第一半导体接触层2上的部分所述钝化层5得到第一电极接触区域21，刻蚀位于所述第二半导体接触层44上的所述钝化层5，以裸露所述第二半导体接触层44。

[0078]在本实施例中，刻蚀位于所述第一半导体接触层2上的部分所述钝化层5得到第一电极接触区域21，位于衬底1左侧上的部分钝化层5被去除，并裸露出部分第一半导体接触层2；刻蚀位于所述第二半导体接触层44上的所述钝化层5以裸露出第二半导体接触层44。

具体结构如图9所示。

[0079]步骤1045：在所述第二半导体接触层44上，形成光敏层6以及第二电极接触区域441。

[0080]然后，在300℃氮气气氛下进行钝化30分钟，再通过等离子增强化学气相沉积(PECVD)的方式生长1500诶氮化硅，利用光刻和刻蚀工艺在第二半导体接触层44上形成氮化硅光敏层6和第二电极接触区域441。

具体结构如图10所示。

[0081]步骤1046：在位于衬底1左侧的所述钝化层5上以及所述第一电极接触区域21上形成第一接触金属层7，在位于衬底1右侧的所述钝化层5上以及所述第二电极接触区域441上形成第二接触金属层8。

[0082]在本实施例中，采用电子束蒸发和剥离工艺，在位于衬底1左侧的所述钝化层5上以及所述第一电极接触区域21上形成第一接触金属层7，在位于衬底1右侧的所述钝化层5上以及所述第二电极接触区域441上形成第二接触金属层8。

具体结构如图11所示。

[0083]进一步地，参阅图12，采用电子束蒸发和剥离工艺在位于所述衬底1左侧的所述钝化层5上形成第一电极焊盘71，采用电子束蒸发和剥离工艺在位于所述衬底1右侧的所述钝化层5上形成第二电极焊盘81；其中，所述第一电极焊盘71与所述第一接触金属层7连接，从而使得第一电极焊盘71与第一半导体接触层2连接；所述第二电极焊盘81与所述第二接触金属层8连接，从而使得第二电极焊盘81与第二半导体接触层44连接。

[0084]然后，采用减薄抛光工艺将所述外延层4减薄到预设的尺寸，对所述外延层4进行解理得到光电探测器芯片。

其中，预设的尺寸依据实际情况而定，例如，可以为140μm～150μm。

[0085]区别于现有技术，本发明光电探测器的制作方法首先限定外延层的生长区域，然后采用沉积的方法基于外延层的生长区域形成台型形状的外延层，从而形成台型PN结。

本发明的光电探测器可以有效解决干法刻蚀造成物理缺陷和反应离子污染的问题以及化学湿法腐蚀工艺造成的一致性差的问题。

同时，该光电探测器的制作方法不仅制作工艺简单，适用于批量生产，且由该制作方法制作的光电探测器的一致性好，可靠性高，可以有效提高光电探测器的性能。

[0086]实施例2：
[0087]本实施例提供一种光电探测器，该光电探测器可以由实施例1中的光电探测器的制作方法制成。

[0088]结合图3～图12，本实施例的光电探测器包括衬底1，层叠设置在衬底1上的第一半导体接触层2以及外延层4，其中，外延层4包括下过渡层41、吸收层42、上过渡层43以及第二半导体接触层44。

其中，所述下过渡层41、所述吸收层42、所述上过渡层43以及所述第二半导体接触层44的截面均呈台型形状，即外延层4的截面呈台型形状。

在外延层4的周围覆盖有钝化层5，外延层4和覆盖在其周围的钝化层5形成沟道，其中，位于衬底1右侧的沟道覆盖有稍薄的钝化层5，该钝化层5上设置有第二接触金属层8以及第二电极焊盘81；位于衬底1左侧的沟道底部的设置有第一电极接触区域21，位于衬底1左侧的钝化层5以及第一电极接触区域21上设置有第一接触金属层7，在位于衬底1左侧的钝化层5上还设置有第一电极焊盘71。

[0089]在一具体应用场景中，第一半导体接触层2为N型InP接触层，厚度为0.3μm～0.5μ。