微型计算机原理及应用：第2章 8086系统结构

8086／8088引脚分类
▪ 第一类 每个引脚只传送一种信息。32P---/RD。 ▪ 第二类 每个引脚电平的高低代表不同的信号，例如IO／/M。 ▪ 第三类 引脚在8086／8088的两种不同工作方式——最小模式和
最大模式下有不同的名称和定义。例如：第29脚为/WR（/LOCK）。 ▪ 第四类 每个引脚可以传送两种信息(分时复用）。这两种信息在
四、8288 总线控制器
为构成最大模式而设计，可提供有关的总线命令和较强的驱动能力。 具体引脚及其功能见P48 图2.22及其说明。
《微机原理及接口技术》
8086/8088CPU内部结构
AH AL 通 BH BL
用 CH CL
寄 DH DL SP
存
BP
器
DI
ቤተ መጻሕፍቲ ባይዱSI
ALU数据总线（16位）
暂存寄存器
ALU 标志寄存器
地址总线
AX
20位
∑
BX
CX
数据总线
DX 段寄存器
CS
8088:8位 8086:16位
DS
SS
ES
指令指针
IP
内部暂存器
▪注意：存储单元的内容可以一次存入，多次取出，原存储器的内容不 变，直到再次存入新的数据后，将旧的数据覆盖．
2.1.2寄存器配置
8086/8088内部寄存器
．通用寄存器的用法
表2-1 寄存器的隐含用法 《微机原理及接口技术》
指令指针 IP
IP指令指针是一个16位寄存器，其功能和程序计数器PC类似。其内 容由8086/8088的总线接口部件BIU来修改
REDAY：准备好信号，输入，高电平有效。主要是用来进行时钟匹配。
《微机原理及接口技术》
8086／8088重要引脚信号
/TEST：测试信号，输入，低电平有效。与WAIT指令同时使用，每隔5个 时钟查一次。当为低电平时停止等待。(主要用在多处理器的情况下) /DEN：数据允许(选通)，输出，三态，低电平有效。 DT//R：数据发送/接收控制，输出，三态，高：发送数据，低：接收数 据。 IO//M：外设/内存访问控制，输出，三态，高时，总线周期为I/O 访问 周期，低时，存储访问周期。 /WR写信号输出端。写信号是一个低电平有效的输出信号，当WR为低电 平时，表示CPU在对内存或外设进行写操作。 /RD读信号输出端。读信号是一个低电平有效的输出信号，当RD为低电 平是，表示CPU在对内存或外设进行读操作。 HOLD：保持请求信号，输入。当DMA操作或外部处理器要求通过总线传 送数据时，高电平表示外界请求现有主CPU让出对总线的控制权。
附加数据段寄存器 ES (Extra Segment)
8086/8088利用段寄存器内容，形成有效地址，对存储器进行访问
物理地址计算公式: 物理地址PA=段基地址 ×16 + 偏移量
可以通过预置段寄存器的内容，来访问不同的存储区域
《微机原理及接口技术》
存储器的分段结构
可将１Ｍ的地址空间划分为若干 逻辑段，逻辑段必须满足两个条 件： １．段的起始地址是１６的倍数； ２．段的最大长度是６４Ｋ． 逻辑段与逻辑段可相连，也可不 连，还可以重叠（重叠使得更加 有效的使用内存空间）
16位I/O端口地址可寻址64K个端口地址 指令系统:
99条基本汇编指令，除能完成数据传送等控制功能外，还能对位、字节等数 据类型进行处理 中断功能:
可处理内部软件中断和外部硬件中断，中段源多达256个 支持单片CPU或多片CPU系统工作。
《微机原理及接口技术》
2、特点 （1）取指执指重叠并行P36(指令流水线，加快CPU运行速度)
时间上是可以分开的，因此可以用一个引脚在不同时刻传送不同的 信息，一般称这类引脚为分时复用线。例如：AD7 ～AD0。 ▪ 第五类 引脚的输入和输出分别传送不同的信息，如RQ／GT0输 入时传送总线请求，输出时传送总线请求允许。 ▪ 第六类 电源/地 Vcc/Vss（GND）
《微机原理及接口技术》
8086／8088重要引脚信号
（1）执行部件EU(Execution Unit)
包括:8个16位寄存器 通用寄存器AX、BX、CX、DX； 指示器 SP、BP； 变址寄存器 SI、DI 算术逻辑部件ALU
标志寄存器FR 暂存器 EU控制系统 （2）总线接口部件BIU(Bus Interface Unit) 四个段寄存器 CS、SS、DS、ES 指令寄存器 IP 内部通信寄存器 指令队列 总线控制逻辑 地址加法器∑
《微机原理及接口技术》
（2）段寄存器和存储器分段
为什么分段？
内部２０根地址线
１Ｍ内存
CPU内部寄存器１６位 ６４Ｋ
8086/8088有4个16位段寄存器:
代码段寄存器 CS (Code Segment)
数据段寄存器 DS (Data Segment)
堆栈段寄存器 SS (Stack Segment)
▪同一物理地址可对应多个逻辑地址： ▪例：物理地址为：２３６５０Ｈ ２３４５Ｈ：０２００Ｈ ２３６０Ｈ：００５０Ｈ
图2-8 逻辑地址与物理地址的关系
存储单元的地址和内容
▪存储单元以为字节为单位，每个存储单元的编号就是存储单元的地 址． ▪存储单元存放的信息称为存储单元的内容． ▪数据在存放时是按照定义的先后顺序连续的存放． ▪存放的原则是“高高低低”，即高地址存放高字节，低地址存放低字 节．
《微机原理及接口技术》
8086／8088重要引脚信号
HLDA:保持响应信号，输出，高电平有效。当CPU同意让出总线控制权时， 输出HLDA高电平信号，通知外界可以使用总线。
8086与8088引脚的不同点：
（1）8086有16位数据线，16条引脚是数据与地址分时复用。8088只有8 条。 （2）34脚为高8位数据总线的允许和状态信息复用引脚，与A0组成不同 的编码方式，见P35 表2.6。 （3）28脚M//IO 与8088的意义正好相反。
OF= 1，否则OF＝0。8位/16位带符号数范围
进位标志位（CF）和溢出标志位（OF）
▪ 对于带符号数，如果8位运算的结果超出了范围（－128～＋ 127），16位运算的结果超出了范围（－32768～＋32767），则 OF＝1。 对于无符号数，如果8位运算的结果超出范围（小于等于255）， 16位运算的结果超出范围（小于等于65535），则CF＝1。
《微机原理及接口技术》
2.3 8086/8088的系统组织
2.3.1 8086/8088支持芯片 2.3.2 最小系统模式
2.3.1 8086/8088支持芯片
一、8284时钟发生器：
专为8086/8088系统设计配套的单片时钟发生器。 为CPU提供时钟，REDAY、RESET、向外提供晶体振荡信号，外围芯片所 需时钟PLCK等信号。 具体引脚及其功能见P45 图2－18 及其说明。
▪ PF奇偶标志位：当逻辑运算结果中低8位“1”的个数为偶数时PF＝1， 为奇数时PF=0。
▪ AF辅助进位位：在8（l6）位加减法操作中，低4位向高4位有进位 （D3-D4）、借位发生，用于BCD码运算操作校正
▪ ZF零标志位：当运算结果为零时ZF＝1，否则ZF＝0。 ▪ SF符号标志位：当运算结果的最高位MSB为1时SF=1，否则SF= 0。 ▪ OF溢出标志位：当算术运算的结果超出了带符号数的范围，即溢出时，
▪ DF 方向标志位：DF= l 使串操作按减地址方式进行。也就是说，从 高地址开始，每操作一次地址减小一次。DF＝0使串操作按增地址方 式进行。
▪ 举例:2345+3219 SF ZF AF PF CF OF 均为0
2.2 8086／8088引脚及功能
2.2 8086／8088引脚及功能
《微机原理及接口技术》
《微机原理及接口技术》
8086／8088重要引脚信号
/INTA:中断响应信号，输出，三态，低电平有效。当CPU响应外部中 断请求后，发给请求中断的设备的回答信号。通知中断源中断向量码。 CLK：时钟 输入端 为CPU和总线控制器提供定时基准。 接至8284时钟发生器的输出端，由8284提供8088所需的4．77M，33％ 占空比（即1／3周期为高电平，2／3周期为低电平）的系统时钟信号 T=2.096微秒 RESET系统复位信号 ，输入，RESET信号高电平有效，8086／8088要 求该信号的有效时间至少为4个T状态（一个总线周期）。CPU接收到 RESET信号后，立即停止当前操作，完成内部的复位过程，恢复到机 器的起始状态并使系统重新启动。复位时各寄存器的状态: FLAGS=0H， IP=0，CS=FFFFH，（预取队列空），DS=ES=SS=0，各GR=0。==起始地 址 0FFFF:0
▪ 当OF=0,表示机器计算的结果符合带符号数的计算结果。 当OF=1,表示机器计算的结果不符合带符号数的计算结果。 当CF=0,表示机器计算的结果符合无符号数的计算结果。 当CF=1,表示机器计算的结果不符合无符号数的计算结果。
▪ 机器进行运算时，并不知道是带符号数还是无符号数，会同时给 出进位位和溢出位的值。
二、8282/8283 8位三态锁存。
地址信息分离保存。 具体引脚及其功能见P44 图2－16及其说明。
《微机原理及接口技术》
2.3.1 8086/8088支持芯片
三、8286/8287并行双向总线驱动器：
将数据总线的数据接收到CPU或将CPU的数据发送到数据总线上，同时增 加数据总线的带负载能力。 具体引脚及其功能见P44 图2－17 及其说明。
总线 控
制逻辑 外部 总线
EU 控 制系统
执行单元 EU
指令队列
Q总线 （8位）
1 23 4 5 6
8088
总线接口 单元BIU
8086
（2）特点 1.主要性能：
字长:16位/准16位 时钟频率:8086/8088标准主频 5MHz
8086/8088-2主频 8MHz 数据、地址总线复用 内存容量:1MB，即内部有２０根地址线 基本寻址方式:8种 端口地址:
AD7－AD0(Adress data bus)地址数据分时复用，双向工作。在DMA方式时， 成浮空状态
A15－A8(Adress)地址输出。在DMA方式时，成浮空状态
A19/S6-A16/S3: 地址/状态线，输出、三态。 这是4根分时复用多功能引脚，在每个总线周期T1状态用作地址总线
高4位。但对I/O口访问时，这些线为低电平，因为I/O口只能用16位地址。 在总线周期T2~T4期间，输出状态信息：S6总是低电平，S5是可屏蔽中断 允许标志。S4和S3表示当前访问存储器所用段寄存器，用来提供段地址。 （P42） ALE:地址锁存允许信号，输出，高电平有效。 NMI:非屏蔽中断请求，输入，上升沿有效。中断类型码为2。 INTR:可屏蔽中断请求，输入、高电平有效。（需要判断IF标志，因此可 通过软件来屏蔽中断）
控制标志位：TF,IF,DF
▪ TF 跟踪标志位：TF= 1，使CPU处于单步执行指令的工作方式。这种 方式便于进行程序的调试。每执行一条指令后，自动产生一次内部中 断，从而使用户能逐条指令地检查程序。
▪ IF 中断允许标志位：IF= l使CPU可以响应可屏蔽中断请求。 IF= 0使CPU禁止响应可屏蔽中断请求，IF的状态对不可屏蔽中断及内部中 断没有影响。
如图2-7所示。·
图2-7 当前可寻址的存储 器段（堆栈段和附加段重叠）
8086存储器的逻辑地址与物理地址
▪物理地址：存储区域的某一单元地址，
地址信息是２０位二进制代码． CPU是以 物理地址访问存储器．
▪逻辑地址：编程时采用，由段基址和偏
移量组成．Ｐ３７ 表２－１
8086 CPU中的每个存储元在存储体中的位 置都可以使用实际地址和逻辑地址来表示。
第二章 8086系统结构
2.1 8086/8088 CPU内部结构； 2.2 8086/8088 CPU引脚及功能； 2.3 8086/8088 系统组织 2.4 8086/8088 CPU时序
2.1 8086/8088 CPU内部结构
2.1.1 CPU结构与特点(P34)
（1）结构：8086/8088由两个独立的处理部件组成
IP总是包含下一条要取的指令在当前代码段的偏移量，或IP和CS 一起指出下一条指令的物理地址，
即下一条指令的物理地址=CS X 16 + IP
标志寄存器FLAG
状态标志位：CF,PF,AF,ZF,SF,OF
▪ CF进位标志位：当进行加法或减法运算时，若最高位发生进位或借位 则CF＝1，否则CF＝0。