嵌入式快闪存储器
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
列分别含有8K—128K Words的Flash Memory，又如Microchip公司，也推出了内嵌Flash Memory的16F系 列MCU产品。
嵌入式快闪存储器电路芯片设计的核心是存储单元(Cell)设计(包括结构、读写擦方式)，外围电路都是围 绕其设计。因此，我们首先要研究并确定电路中采用的Flash Memory Cell。Flash Memory从结构上大体上可以 分为AND、NAND、NOR和DINOR等几种，市场上两种主要的Flash Memory技术是NOR和NAND结构。
超擦NORSGC存储单元存在的主要问题，由于NOR阵列中的存储单元没有选择管，在字线上所有的存储单元漏 端连在一起，如果在擦除后，某些单元的阈值电压特别低，在读出过程中，在非选择栅压下(通常为0V)，几个单 元有漏电，则字线上读不出正确的数据(见图11)，特别是多次擦写循环后，增加了阈值电压的不确定性，因此需 要在电路中设计验证电路。改进型SSI存储单元由于存在选择管，未选中的单元选择管关闭，因此基本上不受超 擦漏电的影响。
简介
简介
国外从80年代开始发展，到2002年，Flash memory的年销售额超过一百亿美元，并增长迅速，到2006年， 年销售额可达126亿美元/年。
产品特点
产品特点
嵌入式快闪存储器大量地替代EPROM、EEPROM嵌入到ASIC、CPU、DSP电路中，如TI公司的TMS320F240系列、 TMS280系
谢谢观看
隧道效应存储单元编程、擦除通过隧道氧化层的隧道效应来实现，类似EEPROM，其优点是在编程时可以工 作在2．5V的源漏电压下，功耗低，非常适合非接触式IC卡，同时NAND阵列的单元面积是NORSGC单元面积的二分 之一，适合于大容量集成。
源侧热电子发射存储单元
源侧热电子发射存储单元存储单元浮栅的充电(写)是通过沟道热电子发射，在源端附近完成的；浮栅的放电 (擦除)在漏端通过隧道氧化层的隧道效应来实现。在编程(写)过程中由于部分沟道由CG栅(1．5V)控制，改进了 NOR SGC单元的编程(写)电流大、优化了沟道热电子发射效率，编程时的源漏电压可低至3．3V。其存在的问题是 必须在数据线译码中使用大量高压开关，电路设计复杂，沟道热电子发射没有完全优化、读出电流小、工艺也比 较复杂。
NOR结构的Flash memory采用NOR SGC(Stacked Gate Cell)存储单元，是从EPROM结构直接发展而来，非 常成熟的结构，采用了简单的堆叠栅构造。图1是其结构原理图。浮栅的充电(写)是通过传统的沟道热电子发射 (CHEI)在漏端附近完成的；浮栅的放电(擦除)在源端通过隧道氧化层的隧道效应来实现。
嵌入式快闪存储器
存储器
目录
01 简介
03 存储单元结构
02 产品特点 04 干扰与可靠性
基本信息
嵌入式快闪存储器属于嵌入式芯片自带（内嵌）的flash存储。嵌入式快闪存储器是从EPROM和EEPROM发展而 来的非挥发性存储集成电路，其主要特点是工作速度快、单元面积小、集成度高、可靠性好、可重复擦写10万次 以上，数据可靠保持超过10年。
该结构的特点是单元面积小，同EPROM的面积相当，编程(写)时间短，在10μs左右，源漏结可以分开优化， 漏结优化沟道热电子发射，源结优化隧道效应，采用了自对准工艺。
隧道效应存储单元
隧道效应存储单元是目前快速发展的快闪存储器生产技术，在快闪存储器中一般组成NAND存储阵列，单元面 积小，其工艺较简单，容量大，成本低，适用于低价格、高容量、速度要求不高的Flash memory客户用于数据存 储；在MP3、PAD、数码相机、2．5G及3G无线系统中得到了广泛的应用。NAND快闪存储器产品的生产工艺已达到 0．13μm，单片电路的存储容量超过1Gb。
存储单元结构
隧道效应存储单元
NOR存储单元
源侧热电子发射存 储单元
NOR存储单元
快闪存储器的擦写技术来源于沟道热电子发射(Channel Hot-Electron Injection)与隧道效应 (Fowlerordheim)。
NOR结构的Flash memory主要用于存储指令代码及小容量数据的产品中，目前的单片最高容量为512M，NOR Flash memory产品的主要领导者为Intel公司、AMD公司、Fujitsu公司、ST Micr可靠性
干扰与可靠性
存储单元与电路设计的可靠性问题
存储单元的阈值电压是擦写及读出过程的函数，因此要优化擦写过程的工作条件，提高工艺质量，特别是隧 道氧化层、双多晶内氧化层在高场强下的质量与寿命，降低氧化层中陷阱(trap)的产生。图10是0．5μm单元在 擦写循环后的阈值电压的变化。
超擦(Overerase)
嵌入式快闪存储器电路芯片设计的核心是存储单元(Cell)设计(包括结构、读写擦方式)，外围电路都是围 绕其设计。因此，我们首先要研究并确定电路中采用的Flash Memory Cell。Flash Memory从结构上大体上可以 分为AND、NAND、NOR和DINOR等几种，市场上两种主要的Flash Memory技术是NOR和NAND结构。
超擦NORSGC存储单元存在的主要问题，由于NOR阵列中的存储单元没有选择管，在字线上所有的存储单元漏 端连在一起，如果在擦除后，某些单元的阈值电压特别低，在读出过程中，在非选择栅压下(通常为0V)，几个单 元有漏电，则字线上读不出正确的数据(见图11)，特别是多次擦写循环后，增加了阈值电压的不确定性，因此需 要在电路中设计验证电路。改进型SSI存储单元由于存在选择管，未选中的单元选择管关闭，因此基本上不受超 擦漏电的影响。
简介
简介
国外从80年代开始发展，到2002年，Flash memory的年销售额超过一百亿美元，并增长迅速，到2006年， 年销售额可达126亿美元/年。
产品特点
产品特点
嵌入式快闪存储器大量地替代EPROM、EEPROM嵌入到ASIC、CPU、DSP电路中，如TI公司的TMS320F240系列、 TMS280系
谢谢观看
隧道效应存储单元编程、擦除通过隧道氧化层的隧道效应来实现，类似EEPROM，其优点是在编程时可以工 作在2．5V的源漏电压下，功耗低，非常适合非接触式IC卡，同时NAND阵列的单元面积是NORSGC单元面积的二分 之一，适合于大容量集成。
源侧热电子发射存储单元
源侧热电子发射存储单元存储单元浮栅的充电(写)是通过沟道热电子发射，在源端附近完成的；浮栅的放电 (擦除)在漏端通过隧道氧化层的隧道效应来实现。在编程(写)过程中由于部分沟道由CG栅(1．5V)控制，改进了 NOR SGC单元的编程(写)电流大、优化了沟道热电子发射效率，编程时的源漏电压可低至3．3V。其存在的问题是 必须在数据线译码中使用大量高压开关，电路设计复杂，沟道热电子发射没有完全优化、读出电流小、工艺也比 较复杂。
NOR结构的Flash memory采用NOR SGC(Stacked Gate Cell)存储单元，是从EPROM结构直接发展而来，非 常成熟的结构，采用了简单的堆叠栅构造。图1是其结构原理图。浮栅的充电(写)是通过传统的沟道热电子发射 (CHEI)在漏端附近完成的；浮栅的放电(擦除)在源端通过隧道氧化层的隧道效应来实现。
嵌入式快闪存储器
存储器
目录
01 简介
03 存储单元结构
02 产品特点 04 干扰与可靠性
基本信息
嵌入式快闪存储器属于嵌入式芯片自带（内嵌）的flash存储。嵌入式快闪存储器是从EPROM和EEPROM发展而 来的非挥发性存储集成电路，其主要特点是工作速度快、单元面积小、集成度高、可靠性好、可重复擦写10万次 以上，数据可靠保持超过10年。
该结构的特点是单元面积小，同EPROM的面积相当，编程(写)时间短，在10μs左右，源漏结可以分开优化， 漏结优化沟道热电子发射，源结优化隧道效应，采用了自对准工艺。
隧道效应存储单元
隧道效应存储单元是目前快速发展的快闪存储器生产技术，在快闪存储器中一般组成NAND存储阵列，单元面 积小，其工艺较简单，容量大，成本低，适用于低价格、高容量、速度要求不高的Flash memory客户用于数据存 储；在MP3、PAD、数码相机、2．5G及3G无线系统中得到了广泛的应用。NAND快闪存储器产品的生产工艺已达到 0．13μm，单片电路的存储容量超过1Gb。
存储单元结构
隧道效应存储单元
NOR存储单元
源侧热电子发射存 储单元
NOR存储单元
快闪存储器的擦写技术来源于沟道热电子发射(Channel Hot-Electron Injection)与隧道效应 (Fowlerordheim)。
NOR结构的Flash memory主要用于存储指令代码及小容量数据的产品中，目前的单片最高容量为512M，NOR Flash memory产品的主要领导者为Intel公司、AMD公司、Fujitsu公司、ST Micr可靠性
干扰与可靠性
存储单元与电路设计的可靠性问题
存储单元的阈值电压是擦写及读出过程的函数，因此要优化擦写过程的工作条件，提高工艺质量，特别是隧 道氧化层、双多晶内氧化层在高场强下的质量与寿命，降低氧化层中陷阱(trap)的产生。图10是0．5μm单元在 擦写循环后的阈值电压的变化。
超擦(Overerase)