第2章 微处理器与总线2

2.5 总线
一、总线的分类
片总线(Chip Bus, C-Bus)：又称元件级总线，把各种不同功 能的芯片连接在一起构成特定功能模块。如CPU模块。 系统总线(Internal Bus, I-Bus)：又称为内总线或板级总线， 是微机中各插件（模块）之间的信息传输通路。例如CPU模 块和存储器模块或I/O接口模块之间的传输通路。 外总线(External Bus, E-Bus)：又称通信总线，是微机系统 之间或微机系统与其他系统（仪器、仪表、控制装置等）之 间信息传输的通路。
2.2.6 8086最大模式和最小模式系统构成
2、缓冲器
T A1 A2 A3 A4 A5 A6 A7 A8 OE VCC B1 B2 B3 B4 B5 B6 B7 B8
A B
8286
1
1
OE
T
当OE=“0”时 双向传输： T=“1”，AB T=“0”， B A
2.2.7 8086CPU的工作时序
2.5 系统总线
4、PCI总线
PCI(Peripheral Component Interconnect，外围部件互连总 线)总线系统结构：
2.5 系统总线
4、PCI总线
PCI总线系统结构特点： （1）PCI总线用于连接高速I/O设备，如高速图形显示适配 器（显卡）、网络接口适配器（网卡）、硬盘控制器等； ISA总线与低速I/O设备相连，如键盘、鼠标等。 （2）北桥芯片：连接CPU总线、内存总线与PCI总线。 （3）南桥芯片：连接PCI总线与ISA总线。
AD7 ~ AD0
锁存器 STB
缓冲器
A7 ~ A0
ALE
D7 ~ D0
DT/R T
DEN
OE
2.2.5 8086/8088CPU的工作模式和引脚信号
内存
RD
WR 8086 CPU CS
RD WR
5、读选通信号 6、写选通信号 7、存储器/IO端口控制
接口 RD WR CS
M / IO
CS为片选信号，低电平有效
CLK
1
M / IO
A1 9 / S 6 A1 6 / S 3
BHE / S 7
AD 15 AD 0
2
高为 写内存
6
低为写 I/O
地址输出
4 8
状态输出
BHE 输出
2 7
地址输出
数据输出
ALE WR
3
9
DT / R
DEN
5
10
2.3 80486CPU概述
一、80486的工作方式 实地址模式：类似8086的体系结构，寻址空间 1MB，CPU复位后自动进入，保留两个专用域
一、时钟周期、总线周期、指令周期
T
CLK CLK
CPU
总线周期
指令周期
1、时钟周期T：每个时钟脉冲持续时间。 2、总线周期：对存储器或I/O端口进行一次读/写所需的 时间； 3、指令周期：执行一条指令所需的 时间，分为若干总线周期； •8086CPU时钟频率为5MHZ，一个T状态为200nS
2.2.7 8086CPU的工作时序
保护工作模式： 支持多任务，提供保护机制， 引入虚拟存储器，46位虚拟地址，分段（4GB）
虚拟8086模式：仿真8086方式，在虚拟存储器、 保护和多任务操作等环境支持下的工作方式。
2.3 80486CPU概述
二、 80 48 6 内 部 结 构 图
三、80486 CPU的寄存器
包括基本寄存器、系统寄存器、浮点寄存器和调试测试寄存器 1.基本寄存器
构成单处理机系统
系统控制信号由CPU产生
构成多处理机系统
系统控制信号由总线 控制器产生
2.2.6 8086最大模式和最小模式系统构成
二、最小模式下的系统配置
2.2.6 8086最大模式和最小模式系统构成
三、 最大 模式 下的 系统 配置
2.2.6 8086最大模式和最小模式系统构成 四、常见总线接口芯片
2.5 系统总线
二、总线的性能指标
总线的带宽：单位时间内总线上可传送的数据量， 单位：字节/秒（B/s）或兆字节/秒（MB/s）
总线的宽度：总线能同时传送的数据位数，如16位、32位；
总线的工作频率：总线的时钟频率，单位，MHz 总线的带宽、总线的宽度、总线工作频率类似高速公路上 的车流量、车道数、和车速。 总线带宽的计算公式： BW=（总线宽度/8）*总线时钟频率/每个存取周期的时钟数
T
CLK
T2 总线周期
T3 Tw
T4
二、 基本时序
•在总线周期内不能完成读 写则插入等待周期TW。
8086的主要操作时序有以下几种： ①系统的复位和启动 ②最小模式下的读总线周期、写总线周期 ③最小模式下的总线请求和响应周期 ④最大模式下的读总线周期、写总线周期 ⑤最大模式下的总线请求/允许周期
2.2.7 8086CPU的工作时序
NMI
2.2.5 8086/8088CPU的工作模式和引脚信号
11、HOLD 总线请求，高电平有效，输入
12、HLDA 总线响应，高电平有效，输出
内存
CPU
AB DB CB
HOLD申请
DMA I/O
HLDA
响应
2.2.6 8086最大模式和最小模式系统构成
一、最小模式和最大模式的区别
最小模式 MN/MX接+5V 最大模式 MN/MX接地
三、 基本时序分析
方法： 1、首先了解时序图中出现的信号的意义； 2、按照时钟周期的 先后顺序，抓住信号的变化过 程，依次分析确定各微操作的时序关系
2.2.7 8086CPU的工作时序
1、系统的复位和启动
2.2.7 8086CPU的工作时序
2、最小方式下存储器读总线周期
T1 T2 T3 TW（n-1） T4
2.2.5 8086/8088CPU的工作模式和引脚信号
[例]： MOV
AL , [2000H]
• 当WR=1，RD=0， M / IO =1时， 表示CPU当前正在进行读存储器操作
2.2.5 8086/8088CPU的工作模式和引脚信号
8、 INTR 可屏蔽中断请求，输入 9 、INTA 中断响应信号，输出 10、NMI 不可屏蔽中断请求，输入 主程序
ISA总线插槽：
2.5 系统总线
2、EISA总线
由来：是ISA总线的扩展。 特点：同ISA总线完全兼容，支持多个总线主控器，增加了 突发式传送，是一种高性能的32位标准总线。 3、局部总线 VESA(VLBus,Video Electronics Standard Association)总线： 又称为CPU总线。具有32位数据宽度，并可扩展到64位； 外设与CPU同步工作；最多支持3个VL-Bus设备；支持多个 总线主控器。直接挂在CPU上，面向486设计。
CLK
MN/MX INTR INTA NMI HOLD HLDA READY RESET
TEST GND
2.2.5 8086/8088CPU的工作模式和引脚信号
1、8086CPU地址/数据线:
AD15～AD0：地址/数据信号分时复用。传送地址信
号时为输出，传送数据信号时为双向。
A19
～ A16 ：输出高位地址信号
CLK
1
M / IO
A1 9 / S 6 A1 6 / S 3
BHE / S 7
AD 15 AD 0
2
高为 读内存
6
低为读 I/O
地址输出
4 8
状态输出
BHE 输出
2 7
地址输出
数据输入
ALE
RD
3
9
DT / R
DEN
5
10
2.2.7 8086CPU的工作时序
3、最小方式下存储器写总线周期
T1 T2 T3 TW（n-1） T4
2.2.5 8086/8088CPU的工作模式和引脚信号
一、 特点
1、工作方式：
MN/MX AD7 ~ AD0
CPUΒιβλιοθήκη •最小模式：引脚 MN/MX=＋5V，单处理机方式； •最大模式：引脚 MN/MX=0，多处理机方式 2、部分引脚分时复用 3、CPU使用4个时钟周期读/写一次内存或I/O端口，T1 状态传送地址，T2~T4传送数据 CLK T1 T2 T3 T4
2.5 系统总线
6、AGP总线
AGP（ Accelerate Graphical Port），高速图形端口：连接 AGP显卡和北桥芯片，提供AGP显卡与内存之间的高速数 据传输。
2.1 ～ 2.5
2.10
2.16 ～ 2.17
中断 信号 中断服务 子程序 INTR INTA NMI HOLD HLDA +5V
8086 CPU
GND
2.2.5 8086/8088CPU的工作模式和引脚信号
INTR –可屏蔽中断 NMI—不可屏蔽中断 CPU 中断允许触发器 ： IF=1，允许 INTR 中断 IF=0 ，禁止 INTR 中断 NMI不受IF影响 IF INTR
2.5 系统总线
5、USB总线
USB（Universal Serial Business），通用总线接口。是PC机 与多种外围设备连接和通信的标准接口，是“万能接口”。
特点：支持热插热拔、即插即用、供电灵活、提供多种速率 适应不同设备、四种数据传输协议、最多可连接127个外设。
USB拓扑结构：主机（USB Host）、集线器（USB Hub）和 USB设备（USB DEVICE）。 四种数据传输方式：控制方式传输、同步方式传输、中断方 式传输、块数据方式传输。
1个总线周期
2.2.5 8086/8088CPU的工作模式和引脚信号
二、 最小模式下引脚的功能
+5V AD15 ~ AD0（8088 AD7 ~ AD0， A15 ~ A8） A19 /S6 ~ A16 /S3 BHE/S7 8086 CPU ALE DT/R DEN RD WR M/IO （8088 IO / M） （8088 为SS0）
• 时序的概念：CPU各引脚信号在时间上的关系 • 总线周期：CPU完成一次访问内存（或接口）操 作所需要的时间。 • 8086一个总线周期至少包括4个时钟周期T
•8086总线周期为4T •80386总线周期为2T
•80486总线周期为1T •Pentium 总线周期为1/2T
2.2.7 8086CPU的工作时序
2、 ALE 地址锁存允许，高电平有效 T1 状态有效，将地址信息锁存到地址锁存器 3、 DEN 数据允许信号 ，三态输出，低电平有效 T2 ~ T4 状态有效，用作数据收发器选通信号
2.2.5 8086/8088CPU的工作模式和引脚信号
4、 DT/R 数据发送/接收控制信号，三态 输出 确定总线收发器的传送方向， DT/R =1，CPU发送数据； DT/R =0，CPU接收数据
1、锁存器 锁存器由多个D触发器构成的暂存器，在控制信号的作 用下将数据传送出去
OE DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7 STB DO0 DO1 DO2 DO3 DO4 DO5 DO6 DO7
8282
OE 0 0 1
STB 1 0 ×
DI 0、1 × ×
DO 0、 1 锁存 高阻态
2.5 系统总线 三、常用总线
1、ISA总线(Industrial Standard Architecture) 由来：IBM在推出微机系统IBM PC/XT时，定义了一种总 线结构，称为XT总线（8位数据宽度）；采用286CPU时， 推出IBM PC/AT微机系统，定义了与XT总线兼容的16位 AT总线，即ISA总线，是16位总线。