第九章 大规模集成电路 第二节可编程逻辑器件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
因为，任一逻辑电路的功能均可用最小项之和表达式 （与或表达式）表示，因此，可以利用PROM实现组合逻辑电 路的设计。
大规模集成电路
例9-1 用PROM设计一个将四位8421BCD代码转换为格雷码 的逻辑电路。
解：首先可列出代码转换表（真值表），如表9-6所示。 根据表9-6可写出用最小项表示的格雷码输出逻辑表达式：
大规模集成电路
表9-5 PLD器件结构分类比较
大规模集成电路
PLD器件的逻辑图通常采用简化表达方式，在门阵列中 交叉点上的三种连接情况用图9-9所示的方式表示：其中， “●”表示交叉点的固定连接，已由生产厂家连接好，用户 不可更改；“×”表示编程熔丝未被烧断，交叉点相连接, 用户在编程时可将不需要的“×”去掉；交叉点处没有“×” 表示编程溶丝已被烧断，交叉点是断开的。图9-10 是输入 缓冲器的表示方式；对有多个输入端的与门、或门，采用图 9-11 所示的简化画法，用一条输入线表示，凡是通过“ ●” 或“×”与该输入线连接的信号都是该逻辑门的一个输入信 号。
大规模集成电路
图9-9 交叉点的连接
图9-10 输入缓冲器的表示
图9-11 逻辑门的简易画法
大规模集成电路
9.2.1 用PROM实现组合逻辑电路
PROM是由固定的硬线连接的“与阵列”和交叉点全由熔 丝连接的可编程“或阵列”组成的与或逻辑阵列，PROM的内 部结构可简化成图9-12(a)所示的逻辑阵列。图中，每个与 门有四个输入端，共有24 =16种可能的组合，对应于输入变 量所有的最小项；输出字长为四位，共有16×4=64个独立的 可编程点。
只读存储器（ROM）由“与矩阵”形式的地址译码器和 “或矩阵”形式的存储体构成，因此ROM电路的输出可以用 来表示组合逻辑电路的最小项“与或”表达式。利用这种方 法构成的逻辑电路，不仅节约了门电路数目，并且还具有一 定的保密性。目前，在ROM 基础上已开发出了多种层次的 PLD产品，以满足产品开发的需要，尤其在多输入多输出变 量场合获得广泛应用。表9-5列出了四种PLD器件的结构比较。
图9-14所示为TIFPLA839（三态输出）的PLA器件外引线 端排列图。它有14个输入端（Ii），每个输入端又通过门电 路转化为两个互补输入端，分别表示输入信号的原变量和反 变量；有6个输出端（Oi）；OE1 、OE 2 为使能端，低电平有效， 即当 、OE1 均O为E20时，器件可工作，否则，输出端均呈高 阻状态，故称为三态输出。每一个输出的与或式中的与项可 达32项，而每一个与项最多可由14个输入变量相与组成最小 项。PLA的规格一般用输入变量数、“与阵列”输出线数 （相当于字线）、“或阵列”输出线（相当于位线）三者的 乘积表示，TIFPLA839规格可表示为14×32×6。
各最简与或表达式中的或项，画出PLA的“或阵列”，如图
9-13所示。
大规模集成电路
比较可见，用PROM实现此电路需要存储容量为16×4=64 bit，而PLA实现此电路仅需要存储容量为7×4=28bit。
图9-13 PLA实现组合逻辑电路
图9-14 TIFPLA839的外引线端子图
大规模集成电路
由于PAL器件可以用来对数字系统进行硬件加密，因此 目前应用广泛。
大规模集成电路
图9-15 PAL的基本结构
大规模集成电路
9.2.4 通用阵列逻辑器件（GAL）
PAL由于采用了熔丝结构，因此在编程后，就不能再改变 其存储内容。另外，不同电路结构要相应选用不同型号的PAL 器件，使用户感到不便。
80年代中期研制出的通用阵列逻辑器件（简称GAL）克服 了PAL以上两个缺陷，它具有与EPROM相似的功能，可擦除可 重复编程。其中存储单元采用E2ROM结构，并与CMOS的静态 RAM相结合。其特点是，采用电擦除工艺和高速编程，只需几 秒钟即可对芯片擦除和改写，改写次数可达100次以上。另外 具有双极型的高速性能和低功耗优点，还可加密单元以防抄 袭，具有电子标签，便于文档管理。内部电路具有可编程的 输出逻辑宏单元OLMC，可灵活用于组合和时序电路。
大规模集成电路
9.2.2.2 用PLA实现组合逻辑电路
现在仍以例9-1为例，说明用PLA实现组合逻辑电路的方 法。
根据表9-6所示的格雷码转换表，经化简可以写出格雷 码输出表达式：
G3 B3
G2 B3 B2 B3B2
G1 B2 B1 B2B1
G0 B1 B0 B1B0
根据上述表达式，可以画出PLA的“与阵列”，然后由
大规模集成电路
第九章
大规模集成电路
9.1 集成存储器 9.2 可编程逻辑器件
大规模集成电路
9.2 可编程逻辑器件
随着集成电路制造工艺和编程技术的提高，自20世纪70 年代开始，出现了半定制的可编程逻辑器件PLD (Programmble Logic Device)，其芯片内的硬件结构和连线由厂家生 产定制，用户借助EDA开发工具或编程器，对PLD进行编程， 使之实现所需的组合和时序逻辑电路。
GAL电路功耗比PAL低，兼容性能好，能快速擦除和编程， 是一种理想的硬件加密电路。使用GAL芯片需要专用的开发 装置，在应用GAL之前，应熟悉有关资料及开发应用知识。
其不同点在于它们的地址译码器部分：一般ROM是用最 小项来设计译码阵列的，有2n 条字线，且以最小项顺序编 排，不得随意改动；而PLA采用可编程的“与阵列”作为其 地址译码器，可以先经过逻辑函数的化简，再用最简与或表 达式中的与项来编制“与阵列”，而PLA的字线数由化简后 的最简与或表达式的与项数决定，其字线内容根据逻辑函数 是“可编排”的。
大规模集成电路
9.2.3 可编程阵列逻辑器件（PAL）
PLA器件的“与阵列”和“或阵列”均是可编程的，因 此使用比较灵活，但用其实现简单逻辑函数时显得尺寸过大， 价格较高。
如果在PLA 器件的基础上，将“或阵列”中相或的与项 数固定，“与阵列”允许用户编程设置，这种逻辑器件称为 可编程阵列逻辑器件，简称PAL。
G3=m8+m9+m10+m11+m12+m13+m14+m15 G2=m4+m5+m6+m7+m8+m9+m10+m11 G1=m2+m3+m4+m5+m10+m11+m12+m13 G0=m1+m2+m5+m6+m9+m10+m13+m14 将8421BCD码作为PROM的输入，最小项mi即为其固定“与 阵列”的输出，根据格雷码输出逻辑表达式对PROM的“或阵 列”进行编程，在“或阵列”输出端即可得到输出的格雷码， 如图9-12(b)所示。
大规模集成电路
表9-6 例9-1的代码转换真值表
大规模集成电路
(a)PROM的简化结构图
(b)PROM实现格雷码转换
图9-12 PROM实现格雷码转换
大规模集成电路
9.2.2 可编程逻辑阵列器件（PLA）
9.2.2.1 PLA的结构
PLA与一般ROM电路比较，其共同点是：均由一个“与阵 列”和一个“或阵列”组成。
大规模集成电路
图9-15表示了PAL的基本结构。其中Y0～Y5 所表示的与 项是可编程的，而O0=Y0+Y1、O1=Y2+Y3、O2=Y4+Y5、的“或阵 列”是固定的，输入信号Ii由输入缓冲器转换成有互补的两 个输入变量。这种PAL电路只适用于实现组合逻辑电路，且 输出的与或函数中，与项的个数不能超过“或阵列”所规定 的数目，PAL现有产品中最大为8个。此外还有带触发器和反 馈线的PAL结构，不必外加触发器即可构成计数器和移位寄 存器等时序电路（Fra bibliotek书暂不介绍）。
大规模集成电路
GAL器件可分为两大类：一类与PAL相似，其“与阵列” 可编程，而“或阵列”固定连接，这类产品目前较多，如 GAL16V 8、GAL20V28、ispGAL16Z8,另一类与PLA相同，其 “与”、“或”阵列均可编程，如GAL39V18。产品型号中的 第一个数字表示输入变量数，第二个数字表示输出变量数。
大规模集成电路
例9-1 用PROM设计一个将四位8421BCD代码转换为格雷码 的逻辑电路。
解：首先可列出代码转换表（真值表），如表9-6所示。 根据表9-6可写出用最小项表示的格雷码输出逻辑表达式：
大规模集成电路
表9-5 PLD器件结构分类比较
大规模集成电路
PLD器件的逻辑图通常采用简化表达方式，在门阵列中 交叉点上的三种连接情况用图9-9所示的方式表示：其中， “●”表示交叉点的固定连接，已由生产厂家连接好，用户 不可更改；“×”表示编程熔丝未被烧断，交叉点相连接, 用户在编程时可将不需要的“×”去掉；交叉点处没有“×” 表示编程溶丝已被烧断，交叉点是断开的。图9-10 是输入 缓冲器的表示方式；对有多个输入端的与门、或门，采用图 9-11 所示的简化画法，用一条输入线表示，凡是通过“ ●” 或“×”与该输入线连接的信号都是该逻辑门的一个输入信 号。
大规模集成电路
图9-9 交叉点的连接
图9-10 输入缓冲器的表示
图9-11 逻辑门的简易画法
大规模集成电路
9.2.1 用PROM实现组合逻辑电路
PROM是由固定的硬线连接的“与阵列”和交叉点全由熔 丝连接的可编程“或阵列”组成的与或逻辑阵列，PROM的内 部结构可简化成图9-12(a)所示的逻辑阵列。图中，每个与 门有四个输入端，共有24 =16种可能的组合，对应于输入变 量所有的最小项；输出字长为四位，共有16×4=64个独立的 可编程点。
只读存储器（ROM）由“与矩阵”形式的地址译码器和 “或矩阵”形式的存储体构成，因此ROM电路的输出可以用 来表示组合逻辑电路的最小项“与或”表达式。利用这种方 法构成的逻辑电路，不仅节约了门电路数目，并且还具有一 定的保密性。目前，在ROM 基础上已开发出了多种层次的 PLD产品，以满足产品开发的需要，尤其在多输入多输出变 量场合获得广泛应用。表9-5列出了四种PLD器件的结构比较。
图9-14所示为TIFPLA839（三态输出）的PLA器件外引线 端排列图。它有14个输入端（Ii），每个输入端又通过门电 路转化为两个互补输入端，分别表示输入信号的原变量和反 变量；有6个输出端（Oi）；OE1 、OE 2 为使能端，低电平有效， 即当 、OE1 均O为E20时，器件可工作，否则，输出端均呈高 阻状态，故称为三态输出。每一个输出的与或式中的与项可 达32项，而每一个与项最多可由14个输入变量相与组成最小 项。PLA的规格一般用输入变量数、“与阵列”输出线数 （相当于字线）、“或阵列”输出线（相当于位线）三者的 乘积表示，TIFPLA839规格可表示为14×32×6。
各最简与或表达式中的或项，画出PLA的“或阵列”，如图
9-13所示。
大规模集成电路
比较可见，用PROM实现此电路需要存储容量为16×4=64 bit，而PLA实现此电路仅需要存储容量为7×4=28bit。
图9-13 PLA实现组合逻辑电路
图9-14 TIFPLA839的外引线端子图
大规模集成电路
由于PAL器件可以用来对数字系统进行硬件加密，因此 目前应用广泛。
大规模集成电路
图9-15 PAL的基本结构
大规模集成电路
9.2.4 通用阵列逻辑器件（GAL）
PAL由于采用了熔丝结构，因此在编程后，就不能再改变 其存储内容。另外，不同电路结构要相应选用不同型号的PAL 器件，使用户感到不便。
80年代中期研制出的通用阵列逻辑器件（简称GAL）克服 了PAL以上两个缺陷，它具有与EPROM相似的功能，可擦除可 重复编程。其中存储单元采用E2ROM结构，并与CMOS的静态 RAM相结合。其特点是，采用电擦除工艺和高速编程，只需几 秒钟即可对芯片擦除和改写，改写次数可达100次以上。另外 具有双极型的高速性能和低功耗优点，还可加密单元以防抄 袭，具有电子标签，便于文档管理。内部电路具有可编程的 输出逻辑宏单元OLMC，可灵活用于组合和时序电路。
大规模集成电路
9.2.2.2 用PLA实现组合逻辑电路
现在仍以例9-1为例，说明用PLA实现组合逻辑电路的方 法。
根据表9-6所示的格雷码转换表，经化简可以写出格雷 码输出表达式：
G3 B3
G2 B3 B2 B3B2
G1 B2 B1 B2B1
G0 B1 B0 B1B0
根据上述表达式，可以画出PLA的“与阵列”，然后由
大规模集成电路
第九章
大规模集成电路
9.1 集成存储器 9.2 可编程逻辑器件
大规模集成电路
9.2 可编程逻辑器件
随着集成电路制造工艺和编程技术的提高，自20世纪70 年代开始，出现了半定制的可编程逻辑器件PLD (Programmble Logic Device)，其芯片内的硬件结构和连线由厂家生 产定制，用户借助EDA开发工具或编程器，对PLD进行编程， 使之实现所需的组合和时序逻辑电路。
GAL电路功耗比PAL低，兼容性能好，能快速擦除和编程， 是一种理想的硬件加密电路。使用GAL芯片需要专用的开发 装置，在应用GAL之前，应熟悉有关资料及开发应用知识。
其不同点在于它们的地址译码器部分：一般ROM是用最 小项来设计译码阵列的，有2n 条字线，且以最小项顺序编 排，不得随意改动；而PLA采用可编程的“与阵列”作为其 地址译码器，可以先经过逻辑函数的化简，再用最简与或表 达式中的与项来编制“与阵列”，而PLA的字线数由化简后 的最简与或表达式的与项数决定，其字线内容根据逻辑函数 是“可编排”的。
大规模集成电路
9.2.3 可编程阵列逻辑器件（PAL）
PLA器件的“与阵列”和“或阵列”均是可编程的，因 此使用比较灵活，但用其实现简单逻辑函数时显得尺寸过大， 价格较高。
如果在PLA 器件的基础上，将“或阵列”中相或的与项 数固定，“与阵列”允许用户编程设置，这种逻辑器件称为 可编程阵列逻辑器件，简称PAL。
G3=m8+m9+m10+m11+m12+m13+m14+m15 G2=m4+m5+m6+m7+m8+m9+m10+m11 G1=m2+m3+m4+m5+m10+m11+m12+m13 G0=m1+m2+m5+m6+m9+m10+m13+m14 将8421BCD码作为PROM的输入，最小项mi即为其固定“与 阵列”的输出，根据格雷码输出逻辑表达式对PROM的“或阵 列”进行编程，在“或阵列”输出端即可得到输出的格雷码， 如图9-12(b)所示。
大规模集成电路
表9-6 例9-1的代码转换真值表
大规模集成电路
(a)PROM的简化结构图
(b)PROM实现格雷码转换
图9-12 PROM实现格雷码转换
大规模集成电路
9.2.2 可编程逻辑阵列器件（PLA）
9.2.2.1 PLA的结构
PLA与一般ROM电路比较，其共同点是：均由一个“与阵 列”和一个“或阵列”组成。
大规模集成电路
图9-15表示了PAL的基本结构。其中Y0～Y5 所表示的与 项是可编程的，而O0=Y0+Y1、O1=Y2+Y3、O2=Y4+Y5、的“或阵 列”是固定的，输入信号Ii由输入缓冲器转换成有互补的两 个输入变量。这种PAL电路只适用于实现组合逻辑电路，且 输出的与或函数中，与项的个数不能超过“或阵列”所规定 的数目，PAL现有产品中最大为8个。此外还有带触发器和反 馈线的PAL结构，不必外加触发器即可构成计数器和移位寄 存器等时序电路（Fra bibliotek书暂不介绍）。
大规模集成电路
GAL器件可分为两大类：一类与PAL相似，其“与阵列” 可编程，而“或阵列”固定连接，这类产品目前较多，如 GAL16V 8、GAL20V28、ispGAL16Z8,另一类与PLA相同，其 “与”、“或”阵列均可编程，如GAL39V18。产品型号中的 第一个数字表示输入变量数，第二个数字表示输出变量数。