数字电子技术基础第四章习题及参考答案

合集下载

《数字电子技术基础》第四章习题答案

《数字电子技术基础》第四章习题答案

第四章 集 成 触 发 器 4.1R d S d Q Q不定4.2 (1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器(时钟型D 触发器)。

CP=0时,不接收D 的数据;CP=1时,把数据锁存。

(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路;C=1时是时序电路。

(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。

A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图; 2、Z 对CP 三分频。

DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图;而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源,则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。

1、工作原理(略);2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF);3、u c 和u o 的波形如下图:u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ,要求暂稳态维持时间t w 不变,可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图; 2、u o 的波形如右下图;3、为使电路能识别出u i 中的第二个尖峰,应降低555定时器5脚的电压至3V 左右。

数字电子技术基础教材第四章答案

数字电子技术基础教材第四章答案

习题44-1 分析图P4-1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。

解:图(a):;;真值表如下表所示:其功能为一位比较器。

A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。

图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。

图(d):;;功能:为一位比较器,A<B时,=1;A=B时,=1;A>B时,=14-2 分析图P4-2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。

解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M=1时,完成4为二进制码至格雷码得转换;当M=0时,完成4为格雷码至二进制得转换。

试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。

解:该电路得输入为,输出为。

真值表如下:由此可得:完成二进制至格雷码得转换。

完成格雷码至二进制得转换。

4-4 图P4-4就是一个多功能逻辑运算电路,图中,,,为控制输入端。

试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。

解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。

4-5 已知某组合电路得输出波形如图P4-5所示,试用最少得或非门实现之。

解:电路图如下:4-6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。

灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。

试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。

解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4-7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。

数字电子技术基础第四章习题及参考答案

数字电子技术基础第四章习题及参考答案

数字电子技术基础第四章习题及参考答案第四章习题1.分析图4-1中所示的同步时序逻辑电路,要求:(1)写出驱动方程、输出方程、状态方程;(2)画出状态转换图,并说出电路功能。

CPY图4-12.由D触发器组成的时序逻辑电路如图4-2所示,在图中所示的CP脉冲及D作用下,画出Q0、Q1的波形。

设触发器的初始状态为Q0=0,Q1=0。

D图4-23.试分析图4-3所示同步时序逻辑电路,要求:写出驱动方程、状态方程,列出状态真值表,画出状态图。

CP图4-34.一同步时序逻辑电路如图4-4所示,设各触发器的起始状态均为0态。

(1)作出电路的状态转换表;(2)画出电路的状态图;(3)画出CP作用下Q0、Q1、Q2的波形图;(4)说明电路的逻辑功能。

图4-45.试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0,并说明它的功能(假设初态Q0Q1=00)。

CPQ1Q0CP图4-56.分析如图4-6所示同步时序逻辑电路的功能,写出分析过程。

Y图4-67.分析图4-7所示电路的逻辑功能。

(1)写出驱动方程、状态方程;(2)作出状态转移表、状态转移图;(3)指出电路的逻辑功能,并说明能否自启动;(4)画出在时钟作用下的各触发器输出波形。

CP图4-78.时序逻辑电路分析。

电路如图4-8所示:(1)列出方程式、状态表;(2)画出状态图、时序图。

并说明电路的功能。

1C图4-89.试分析图4-9下面时序逻辑电路:(1)写出该电路的驱动方程,状态方程和输出方程;(2)画出Q1Q0的状态转换图;(3)根据状态图分析其功能;1B图4-910.分析如图4-10所示同步时序逻辑电路,具体要求:写出它的激励方程组、状态方程组和输出方程,画出状态图并描述功能。

1Z图4-1011.已知某同步时序逻辑电路如图4-11所示,试:(1)分析电路的状态转移图,并要求给出详细分析过程。

(2)电路逻辑功能是什么,能否自启动?(3)若计数脉冲f CP频率等于700Hz,从Q2端输出时的脉冲频率是多少?CP图4-1112.分析图4-12所示同步时序逻辑电路,写出它的激励方程组、状态方程组,并画出状态转换图。

数字电子技术第四章课后习题答案(江晓安等编)

数字电子技术第四章课后习题答案(江晓安等编)

第四章组合逻辑电路‎1. 解: (a)(b)是相同的电路‎,均为同或电路‎。

2. 解:分析结果表明‎图(a)、(b)是相同的电路‎,均为同或电路‎。

同或电路的功‎能:输入相同输出‎为“1”;输入相异输出‎为“0”。

因此,输出为“0”(低电平)时,输入状态为A‎B=01或103. 由真值表可看‎出,该电路是一位‎二进制数的全‎加电路,A为被加数,B为加数,C为低位向本‎位的进位,F1为本位向‎高位的进位,F2为本位的‎和位。

4. 解:函数关系如下‎:SF++⊕=+ABSABS BABS将具体的S值‎代入,求得F 312值,填入表中。

A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. (1)用异或门实现‎,电路图如图(a)所示。

(2) 用与或门实现‎,电路图如图(b)所示。

6. 解因为一天24‎小时,所以需要5个‎变量。

P变量表示上‎午或下午,P=0为上午,P=1为下午;ABCD表示‎时间数值。

真值表如表所‎示。

利用卡诺图化‎简如图(a)所示。

化简后的函数‎表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现‎的逻辑图如图‎(b )所示。

数字电子技术基础简明教程第三版4-6章(含答案)

数字电子技术基础简明教程第三版4-6章(含答案)

第四章(选择、判断、填空共30题)一、选择题1.N个触发器可以构成能寄存位二进制数码的寄存器。

A.N-1B.NC.N+1D.2N2.在下列触发器中,有约束条件的是。

A.主从J K F/FB.主从D F/FC.同步R S F/FD.边沿D F/F3.一个触发器可记录一位二进制代码,它有个稳态。

A.0B.1C.2D.3E.44.存储8位二进制信息要个触发器。

A.2B.3C.4D.85.对于T触发器,若原态Q n=0,欲使新态Q n+1=1,应使输入T=。

A.0B.1C.QD.Q6.对于T触发器,若原态Q n=1,欲使新态Q n+1=1,应使输入T=。

A.0B.1C.QD.Q7.对于D触发器,欲使Q n+1=Q n,应使输入D=。

A.0B.1C.QD.Q8.对于J K触发器,若J=K,则可完成触发器的逻辑功能。

A.R SB.DC.TD.Tˊ9.欲使J K触发器按Q n+1=Q n工作,可使J K触发器的输入端。

A.J=K=0B.J=Q,K=QC.J=Q,K=QD.J=Q,K=0E.J=0,K=Q10.欲使J K触发器按Q n+1=Q n工作,可使J K触发器的输入端。

A.J=K=1B.J=Q,K=QC.J=Q,K=QD.J=Q,K=1E.J=1,K=Q11.欲使J K触发器按Q n+1=0工作,可使J K触发器的输入端。

A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1E.J=K=112.欲使J K触发器按Q n+1=1工作,可使J K触发器的输入端。

A.J=K=1B.J=1,K=0C.J=K=QD.J=K=0E.J=Q,K=013.欲使D触发器按Q n+1=Q n工作,应使输入D=。

A.0B.1C.QD.Q14.下列触发器中,克服了空翻现象的有。

A.边沿D触发器B.主从R S触发器C.同步R S触发器D.主从J K触发器15.下列触发器中,没有约束条件的是。

A.基本R S触发器B.主从R S触发器C.同步R S触发器D.边沿D触发器16.描述触发器的逻辑功能的方法有。

数字电子技术基础(第4版)_课后习题答案

数字电子技术基础(第4版)_课后习题答案

第一章1.1二进制到十六进制、十进制(1)(10010111)2=(97)16=(151)10 (2)(1101101)2=(6D)16=(109)10(3)(0.01011111)2=(0.5F)16=(0.37109375)10 (4)(11.001)2=(3.2)16=(3.125)10 1.2十进制到二进制、十六进制(1)(17)10=(10001)2=(11)16 (2)(127)10=(1111111)2=(7F)161621016210)3.19()1010 1(11001.101(25.7)(4))A D7030.6()0101 0000 0111 1101 0110 (0.0110(0.39)(3) B ====1.8用公式化简逻辑函数(1)Y=A+B (3)Y=1)=+(解:1A A 1)2(=+++=+++=+++=C B A C C B A C B Y CB AC B A Y ADC C B AD C B C B AD DC A ABD CD B A Y =++=++=++=)()(Y )4(解:(5)Y=0 (7)Y=A+CDE ABCD E C ABCD CE AD B BC CE AD B BC Y CE AD B BC B A D C AC Y =+=⋅+=+⋅=++++=)()()()()()6(解:CB AC B C B A A C B A C B A C B A C B C B A A C B A C B A C B A Y C B A C B A C B A Y +=++=+++=++++=++++⋅+=++++++=)())(())()(())()((8解:)(D A D A C B Y ++=)9(E BD E D BF E A AD AC Y ++++=)10(1.9 (a) C B C B A Y += (b) C B A ABC Y +=(c) ACD D C A D C A B A Y D AC B A Y +++=+=21,(d) C B A ABC C B A C B A Y BC AC AB Y +++=++=21, 1.10 求下列函数的反函数并化简为最简与或式(1)C B C A Y += (2)DC A Y++=CB C B AC C B AC B A BC AC C A B A BC AC C A B A Y BCAC C A B A Y +=++++=⋅+++=+++=+++=))((]))([())(())(()3(解: (4)C B A Y ++=DC ABD C B D C A D C B D A C A C D C B C A D A Y CD C B C A D A Y =++=+++=++++=+++=)())(())()(()5(解: (6)0=Y1.11 将函数化简为最小项之和的形式CB AC B A ABC BC A C B A C B A C B A ABC BC A CB A AC B B A BC A C B AC BC A Y CB AC BC A Y +++=++++=++++=++=++=)()()1(解:D C B A CD B A D C B A ABCD BCD A D C B A Y +++++=)(2)13()()()(3CD B A BCD A D BC A D C B A D C B A ABCD D ABC D C AB D C AB CD B A D C B A D C B A D C B A CD AB B A B A B A ACD D AC D C A D C A CD A D C A D C A D C A B BCD D BC D C B D C B CD B D C B D C B D C B A Y CDB A Y ++++++++++++=+++++++++++++++++++=++=解:)((4)CD B A D ABC D BC A D C AB D C AB CD B A ABCD BCD A Y +++++++= (5)MN L N M L N LM N M L N M L N M L Y +++++=1.12 将下列各函数式化为最大项之积的形式(1)))()((C B A C B A C B A Y ++++++= (2)))()((C B A C B A C B A Y ++++++= (3)76430M M M M M Y ⋅⋅⋅⋅= (4)13129640M M M M M M Y ⋅⋅⋅⋅⋅= (5)530M M M Y ⋅⋅=1.13 用卡诺图化简法将下列函数化为最简与或形式:(1)D A Y +=(3)1=Y (2)D C BC C A B A Y +++= (4)B AC B A Y ++=B A DC Y ++=AC B A Y +=(5)D C B Y ++= (6)C B AC B A Y ++=(7)C Y = (9)D C A C B D A D B Y +++=(8))14,11,10,9,8,6,4,3,2,1,0(),,,(m D C B A Y ∑= (10)),,(),,(741m m m C B A Y ∑=D A D C B Y ++=ABC C B A C B A Y ++=1.14化简下列逻辑函数(1)D C B A Y +++= (2)D C A D C Y += (3)C A D AB Y ++= (4)D B C B Y += (5)E D C A D A E BD CE E D B A Y +++++=1.20将下列函数化为最简与或式(1)AD D C B D C A Y ++= (2)AC D A B Y ++= (3)C B A Y ++= (4)D B A Y +=第二章2.1解:Vv v V V v T I mA I mA Vv T V v a o B o B BS B o B 10T 3.0~0(2.017.0230103.0207.101.57.05I V 5v 1021.5201.510V 0v )(i i ≈≈∴<=×≈=−≈∴−=×+−=截止,负值,悬空时,都行)饱和-=时,=当截止时,=当都行)=饱和,,-=悬空时,都行)饱和。

数字电子技术基础(第四版)课后习题答案_第四章

数字电子技术基础(第四版)课后习题答案_第四章

第4章触发器[题4.1]画出图P4.1所示由与非门组成的根本RS触发器输出端Q、Q的电压波形,输入端S、R的电压波形如图中所示。

图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的根本R-S触发器输出端Q、Q的电压波形,输出入端S D,R D的电压波形如图中所示。

图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能,列出真值表写出逻辑函数式。

图P4.3 [解]:图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。

当拨动开关S 时,由于开关触点接触瞬间发生振颤,D S 和D R 的电压波形如图中所示,试画出Q 、Q 端对应的电压波形。

图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中,假设CP 、S 、R 的电压波形如图中所示,试画出Q 和Q 端与之对应的电压波形。

假定触发器的初始状态为Q =0。

图P4.5[解]见图A4.5图A4.5[题4.6]假设将同步RS触发器的Q与R、Q与S相连如图P4.6所示,试画出在CP 信号作用下Q和Q端的电压波形。

己知CP信号的宽度t w = 4 t Pd 。

t Pd为门电路的平均传输延迟时间,假定t Pd≈t PHL≈t PLH,设触发器的初始状态为Q=0。

图P4.6图A4.6[解]见图A4.6[题4.7]假设主从结构RS触发器各输入端的电压波形如图P4.7中所给出,试画Q、Q端对应的电压波形。

设触发器的初始状态为Q=0。

图P4.7[解] 见图A4.7图A4.7[题4.8]假设主从结构RS触发器的CP、S、R、DR各输入端的电压波形如图P4.8所示,1DS。

数字电子技术第四章习题答案

数字电子技术第四章习题答案
M 0 0 0 0 0 0 0 0 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Z 1 0 0 0 0 0 0 1 M 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Z 0 0 0 1 0 1 1 1
4.8 用4片8线-3线优先编码器组成 线-5线优先编码器。 线优先编码器组成32线 线优先编码器 线优先编码器。 片 线 线优先编码器组成
YS'
1 0 1 0
Y’2(4) 0 1 1 1 1
' YEX
状态 不工作 工作, 工作,但无输入 工作, 工作,且有输入 不可能出现
1 1 0 0
Y’2(3) 1 0 1 1 1
C 0 1 0 1 0 1 0 1
MS 0 1 × 0 × × × 1
ML 0 0 × 1 × × × 1
MS
BC 00 A 0 1 0 x BC 00 0 x
01 1 x
11 0 1
10 x x
ML A 0 1
01 0 x
11 1 1
10 x x
MS=A+B’C ML=B
B ML
《数字电子技术基础》第五版 数字电子技术基础》
《数字电子技术基础》第五版 数字电子技术基础》
4.3
解:输入变量——水位检测结果 输入变量 水位检测结果 来表示, 用A,B,C来表示, , , 来表示 高于检测元件时为“ , 高于检测元件时为“0”, 低于检测元件时为“1”; 低于检测元件时为“ ; 输出变量——水泵工作状态 输出变量 水泵工作状态 用ML,MS分别代表两个水泵 工作为“ ,不工作为“ 。 工作为“1”,不工作为“0”。

数字电子技术第4章组合逻辑电路习题解答

数字电子技术第4章组合逻辑电路习题解答
解:用3线-8线译码器74LS138设计一个能对32个地址进行译码的译码器如图所示。
、已知8421BCD可用7段译码器,驱动日字LED管,显示出十进制数字。指出下列变换真值表中哪一行是正确的。(注:逻辑“1”表示灯亮)
D
C
B
A
a
b
c
d
e
f
g *
0
0
0
0
0
0
0
0
0
0
0
0
4
0
1
0
0
0
1
1
0
0
1
1
7
0
1
1
(1)试分析电路,说明决议通过的情况有几种。
(2)分析A、B、C、D四个人中,谁的权利最大。
习题图
解:(1)
(2)
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
1100
1101
1110
1111
0
0
0
1
0
1
1
1
(3)根据真值表可知,四个人当中C的权利最大。
3) 用与或非门实现。
解:(1)将逻辑函数化成最简与或式并转换成最简与非式。
根据最简与非式画出用与非门实现的最简逻辑电路:电路略。
(2 )由上述卡偌图还可得到最简或与表达式:
即可用或非门实现。
(3)由上步可继续做变换:

数字电路与数字电子技术课后答案第四章(供参考)

数字电路与数字电子技术课后答案第四章(供参考)
+BC + AC
(4) F=ΠM(5,7,13,15)
= BD
F= +
(5) F=ΠM(1,3,9,10,11,14,15)
= AC+ D
F = ( + )(B+ )
(6) F=∑m (0,2,4,9,11,14,15, 16,17,19,23,25,29,31)
F= + + BCD+ B E+AB E+ACDE+A +A E
= A⊙B⊙C
(6) = ⊙ ⊙
证:
左=
= [(A⊕B)+ ] (A⊙B)+C]
= (A⊙B) +[(A⊕B)C]
= +AB + BC+A C
右= ( ⊙ )⊙
= [( ⊙ ) + ]
= [( +AB) + ]
= +AB +
= +AB +(A⊕B)C
= +AB + BC+A C
9.证明
(1)如果a + b = c,则a + c = b,反之亦成立
(2)F在输入组合为1,3,5,7时使F=1
15.变化如下函数成另一种标准形式
(1) F=∑m (1,3,7)
(2) F=∑m (0,2,6,11,13,14)
(3) F=ΠM(0,3,6,7)
(4) F=ΠM(0,1,2,3,4,6,12)
解:
(1)F=ΠM(0,2,4,5,6)
(2)F=ΠM(1,3,4,5,7,8,9,10,12,15)
(3)F=∑m (1,2,4,5)

数字电子技术基础 第04章触发器习题解

数字电子技术基础 第04章触发器习题解

Q
Q
R=1、S=0 不管原Q取0还是1使Q=0
R=0、S=1 不管原Q取0还是1使Q=1
R=1、S=1 使两个输出同时为0,是不允许出现 的,作为约束处理。
G1 ≥1
≥1 G2
将原状态作为变量,次态作为
R
S
函数列出特性表
R
S
Q n Q n+1
0
0
00
由状态转换表化简得 到特性方程
0
0
11
0
1
01
0
1
解:(1)特性方程为
Qn+1 1
=
D1 ,Q2n+1
=
D2
1D Q
驱动方程和输出方程为
C1
D1
=
n
Q2 , D2
=
Q1n , F
=
CP

Q1n
CP
代入得状态方程
Qn+1 1
=
Q
n 2
,
Q2n +
1
=
Q1n
从状态方程可得:
CP
Q1
1D Q
Q2
C1 R
=1 F
Q1
Q2 Q1n+1 Q2n+1 F
Q1
0
0
主从触发器有时钟控制,在CP=1期间接收数据,在 CP后沿发生翻转,不属于完全的时钟沿触发,有 一次变化缺点。
边沿触发器有时钟控制,在CP的边沿接收数据和发 生翻转,是一种较理想的触发器。
4.5 设图4.28中各触发器的初始状态皆为Q=0,画出在CP脉 冲连续作用下个各触发器输出端的波形图。
解:图1,2,5为时钟后沿翻 转,图3为时钟前沿翻转, 图4,6为保持原状态

数字电子技术基础教材第四章答案

数字电子技术基础教材第四章答案

习题44-1 分析图P4-1所示的各组合电路,写出输出函数表达式,列出真值表,说明电路的逻辑功能。

解:图(a ):1F A B =;2F A B =;3F AB =真值表如下表所示:其功能为一位比较器。

A>B 时,11F =;A=B 时,21F =;A<B 时,31F = 图(b ):12F AB AB F AB =+=; 真值表如下表所示:功能:一位半加器,1F 为本位和,2F 为进位。

图(c ):1(0,35,6)(124,7)F M m==∑∏2(0,1,2,4)(3,5,6,7)F M m ==∑∏真值表如下表所示:功能:一位全加器,1F 为本位和,2F 为本位向高位的进位。

图(d ):1F A B =;2F A B =;3F AB =功能:为一位比较器,A<B 时,1F =1;A=B 时,2F =1;A>B 时,3F =14-2 分析图P4-2所示的组合电路,写出输出函数表达式,列出真值表,指出该电路完成的逻辑功能。

解:该电路的输出逻辑函数表达式为:100101102103F A A x A A x A A x A A x =+++因此该电路是一个四选一数据选择器,其真值表如下表所示:4-3 图P4-3是一个受M 控制的代码转换电路,当M =1时,完成4为二进制码至格雷码的转换;当M =0时,完成4为格雷码至二进制的转换。

试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式,并列出真值表,说明该电路的工作原理。

解:该电路的输入为3x 2x 1x 0x ,输出为3Y 2Y 1Y 0Y 。

真值表如下:由此可得:1M =当时,3323212101Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。

0M =当时,332321321210321010Y x Y x x Y x x x Y x Y x x x x Y x =⎧⎪=⊕⎪⎨=⊕⊕=⊕⎪⎪=⊕⊕⊕=⊕⎩ 完成格雷码至二进制的转换。

数字电子技术基本(第四版)课后知识题目解析第四章

数字电子技术基本(第四版)课后知识题目解析第四章

第4章触发器[题4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端Q、Q的电压波形,输入端S、R的电压波形如图中所示。

图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、Q的电压波形,输出入端S D,R D的电压波形如图中所示。

图P4.2[解]见图A4.2[题4.3] 试分析图P4.3所示电路的逻辑功能,列出真值表写出逻辑函数式。

图P4.3[解]S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。

当拨动开关S 时,由于开关触点接触瞬间发生振颤,D S 和D R 的电压波形如图中所示,试画出Q 、Q 端对应的电压波形。

图P4.4[解]见图A4.4图A4.4[题4.5]在图P4.5电路中,若CP、S、R的电压波形如图中所示,试画出Q和Q端与之对应的电压波形。

假定触发器的初始状态为Q=0。

图P4.5[解]见图A4.5图A4.5[题4.6]若将同步RS触发器的Q与R、Q与S相连如图P4.6所示,试画出在CP 信号作用下Q和Q端的电压波形。

己知CP信号的宽度t w = 4 t Pd 。

t Pd为门电路的平均传输延迟时间,假定t Pd≈t PHL≈t PLH,设触发器的初始状态为Q=0。

图P4.6图A4.6[解]见图A4.6[题4.7]若主从结构RS触发器各输入端的电压波形如图P4.7中所给出,试画Q、Q 端对应的电压波形。

设触发器的初始状态为Q=0。

图P4.7[解] 见图A4.7图A4.7[题4.8]若主从结构RS触发器的CP、S、R、D R各输入端的电压波形如图P4.8所S。

试画出Q、Q端对应的电压波形。

示,1D图P4.8[解] 见图A4.8图A4.8[题4.9]已知主从结构JK触发器输入端J、K和CP的电压波形如图P4.9所示,试画出Q、Q端对应的电压波形。

数字电子技术基础教材第四章答案

数字电子技术基础教材第四章答案

习题44-1 分析图P4-1所示的各组合电路,写出输出函数表达式,列出真值表,说明电路的逻辑功能。

解:图(a ):1F AB =;2F A B =;3F AB = 真值表如下表所示: A B 1F2F3F0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 111其功能为一位比较器。

A>B 时,11F =;A=B 时,21F =;A<B 时,31F = 图(b ):12F AB AB F AB =+=; 真值表如下表所示: A B 1F2F功能:一位半加器,1F 为本位和,2F 为进位。

图(c ):1(0,3,5,6)(1,2,4,7)F M m ==∑∏2(0,1,2,4)(3,5,6,7)F M m ==∑∏真值表如下表所示:功能:一位全加器,1F 为本位和,2F 为本位向高位的进位。

图(d ):1F AB =;2F A B =;3F AB =功能:为一位比较器,A<B 时,1F =1;A=B 时,2F =1;A>B 时,3F =14-2 分析图P4-2所示的组合电路,写出输出函数表达式,列出真值表,指出该电路完成的逻辑功能。

解:该电路的输出逻辑函数表达式为:100101102103F A A x A A x A A x A A x =+++因此该电路是一个四选一数据选择器,其真值表如下表所示:1A0AF0 0 0x 0 1 1x 1 0 2x 1 13x4-3 图P4-3是一个受M 控制的代码转换电路,当M =1时,完成4为二进制码至格雷码的转换;当M =0时,完成4为格雷码至二进制的转换。

试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式,并列出真值表,说明该电路的工作原理。

解:该电路的输入为3x 2x 1x 0x ,输出为3Y 2Y 1Y 0Y 。

真值表如下:3x2x1x0x3Y2Y1Y0YM=10 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 01 1 0 0 1 0 0 M=0 1 0 0 0 1 1 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 0 1 1111 1 0 1 1 0 0 1 1 1 1 0 1 0 1 1 111111由此可得:1M =当时,33232121010Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。

数字电子技术第4章组合逻辑电路习题解答

数字电子技术第4章组合逻辑电路习题解答
00 0
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
(2)由真值表得到逻辑函数表达式为:
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4,或≥8时,电路输出L为高电平,否则为低电平。用与非门设计该电路。
解:(1)根据题意列出真值表为:
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为:“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示,试写出F的最简与或表达式。
习题4.7图
解:(1)根据波形图得到真值表:
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
(1)试分析电路,说明决议通过的情况有几种。
(2)分析A、B、C、D四个人中,谁的权利最大。
习题4.4图
解:(1)
(2)
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011

数字电子技术第4章习题解答

数字电子技术第4章习题解答

第4章习题解答4-1 写出图T4-1电路的输出函数式,证明a 、b 有相同的逻辑功能。

B(a)A(b)BA 图T4-1 习题4-1的图解4-1 Y 1= A B ' +A ' B ' ; Y 2=( A+B)(A ' +B ' )= AB ' +A ' B ' =Y 14-2 试写出图T4-2所示逻辑电路的输出函数式并化简,指出电路的逻辑功能。

A BMBA图T4-2习题4-2的图图T4-3习题4-3的图解4-2 由图T4-2写电路的输出函数式并化简得AB B A B A AB Y +''='''''=))()(( (JT4-2)由JT4-2式可知,电路实现的是二变量同或功能。

4-3 图T4-3是一个选通电路。

M 为控制信号,通过M 电平的高低来选择让A 还是让B 从输出端送出。

试写逻辑电路的输出函数式并化简,分析电路能否实现上述要求。

解4-3 由图T4-3写电路的输出函数式并化简得M B AM M B M A Y '+='''=)((( (JT4-3)由JT4-3式可知,电路能够实现选通要求,当M=1时,Y=A ;当M=0时,Y=B 。

4-4.用与非门设计一个四人表决逻辑电路,结果按“少数服从多数”的原则决定。

解4-4(1)列真值表设四个人的意见为变量A 、B 、C 、D ,表决结果为函数Y 。

按正逻辑给变量赋值:同意为“1”,不同意为“0”;提案通过为“1”,没通过为“0”,所列真值表如表JT4-4所示。

表JT4-4输 入输 出A B C D 0 0 0 0 0 00 0 0 1 0 1 0 1 0 10 0 0 1 1 0 1 1 0 0 0 1 1 01 1 Y000000001 0 1 0 1 0 1 01 1 1 1 1 11 1 0 0 0 1 1 0 1 1 0 00 1 1 0 1 100000000输 入输 出A B C D Y(2)写输出逻辑函数式由表JT4-4可写输出逻辑函数式ABCD D ABC D C AB CD B A BCD A Y +'+'+'+'= (JT4-4a)(3)化简填卡诺图,如图JT 4-4(a)所示合并最小项,得最简与—或式BCD ACD ABD ABC Y +++= (JT4-4b)(4)画逻辑电路图将式JT4-4(b)转换成与非—与非式)()()()(('''''=D BC ACD ABD ABC Y (JT4-4c)按式JT4-4(c)用与非门画逻辑电路图,如图JT4-4(b)所示。

数字电子技术第四章答案

数字电子技术第四章答案

习题44-1 分析图P4-1所示的各组合电路,写出输出函数表达式,列出真值表,说明电路的逻辑功能。

解:图(a ):1F AB =;2FA B =;3F AB =真值表如下表所示:AB 1F 2F 3F0 0 0 1 0 0 1 0 0 1 1 0 1111其功能为一位比较器。

A>B 时,11F =;A=B 时,21F =;A<B 时,31F = 图(b ):12F AB AB F AB =+=; 真值表如下表所示:功能:一位半加器,1F 为本位和,2F 为进位。

图(c ):1(0,3,5,6)(1,2,4,7)F M m ==∑∏2(0,1,2,4)(3,5,6,7)F M m ==∑∏真值表如下表所示:功能:一位全加器,1F 为本位和,2F 为本位向高位的进位。

图(d ):1F AB =;2F A B =;3F AB =功能:为一位比较器,A<B 时,1F =1;A=B 时,2F =1;A>B 时,3F =14-2 分析图P4-2所示的组合电路,写出输出函数表达式,列出真值表,指出该电路完成的逻辑功能。

解:该电路的输出逻辑函数表达式为:100101102103F A A x A A x A A x A A x =+++因此该电路是一个四选一数据选择器,其真值表如下表所示:1A0AF0 0 0x 0 1 1x1 0 2x 1 13x4-3 图P4-3是一个受M 控制的代码转换电路,当M =1时,完成4为二进制码至格雷码的转换;当M =0时,完成4为格雷码至二进制的转换。

试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式,并列出真值表,说明该电路的工作原理。

解:该电路的输入为3x 2x 1x 0x ,输出为3Y 2Y 1Y 0Y 。

真值表如下: 3x2x1x0x3Y2Y1Y0YM=10 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 01 1 0 0 1 0 0 M=0 1 0 0 0 1 1 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 1111111 1 1 1 1 0 1 0由此可得:1M =当时,33232121010Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字电子技术基础第四章习题及参考答案第四章习题1.分析图4-1中所示的同步时序逻辑电路,要求:(1)写出驱动方程、输出方程、状态方程;(2)画出状态转换图,并说出电路功能。

CPY图4-12.由D 触发器组成的时序逻辑电路如图4-2所示,在图中所示的CP 脉冲及D 作用下,画出Q 0、Q 1的波形。

设触发器的初始状态为Q 0 =0,Q 1=0。

D图4-23.试分析图4-3所示同步时序逻辑电路,要求:写出驱动方程、状态方程,列出状态真值表,画出状态图。

CP图4-34.一同步时序逻辑电路如图4-4所示,设各触发器的起始状态均为0态。

(1)作出电路的状态转换表;(2)画出电路的状态图;(3)画出CP 作用下Q 0、Q 1、Q 2的波形图;(4)说明电路的逻辑功能。

图4-45.试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0,并说明它的功能(假设初态Q0Q1=00)。

CPQ1Q0CP图4-56.分析如图4-6所示同步时序逻辑电路的功能,写出分析过程。

Y图4-67.分析图4-7所示电路的逻辑功能。

(1)写出驱动方程、状态方程;(2)作出状态转移表、状态转移图;(3)指出电路的逻辑功能,并说明能否自启动;(4)画出在时钟作用下的各触发器输出波形。

CP图4-78.时序逻辑电路分析。

电路如图4-8所示:(1)列出方程式、状态表;(2)画出状态图、时序图。

并说明电路的功能。

1C图4-89.试分析图4-9下面时序逻辑电路:(1)写出该电路的驱动方程,状态方程和输出方程;(2)画出Q 1Q 0的状态转换图;(3)根据状态图分析其功能;1B图4-910.分析如图4-10所示同步时序逻辑电路,具体要求:写出它的激励方程组、状态方程组和输出方程,画出状态图并描述功能。

1Z图4-1011.已知某同步时序逻辑电路如图4-11所示,试:(1)分析电路的状态转移图,并要求给出详细分析过程。

(2)电路逻辑功能是什么,能否自启动?(3)若计数脉冲f CP 频率等于700Hz ,从Q 2端输出时的脉冲频率是多少?CP图4-1112.分析图4-12所示同步时序逻辑电路,写出它的激励方程组、状态方程组,并画出状态转换图。

CPA图4-1213.电路如图4-13所示。

分析计数器电路,指出计数器的模,画出状态转换图和电路时序图。

设触发器初态为Q 2Q 1Q 0=001。

图4-1314.分析如图4-14所示同步时序逻辑电路。

要求:(1)写出各级触发器的驱动方程(激励函数);(2)写出各级触发器的状态方程;(3)列出状态转移表;(4)画出状态转移图;(5)描述逻辑功能。

1Q图4-1415.一逻辑电路如图4-15所示,试画出时序逻辑电路部分的状态图,并画出在CP 作用下2—4译码器74LS139输出0Y 、1Y 、2Y 、3Y 的波形,设Q 1、Q 0的初态为0。

2线—4线译码器的逻辑功能为:当0=EN 时,电路处于工作状态,010A A Y =,011A A Y =,012A A Y =,013A A Y =。

74LS1393Y2Y1YYCPY1Y2Y3Y图4-1516.电路如图4-16所示,其中R A=R B=10kΩ,C=0.047μf,试问:(1)由555定时器构成的是什么电路,其输出v O的频率f0=?占空比q=?(2)分析由JK触发器FF0、FF1、FF2构成的计数器电路,要求:写出驱动方程、状态方程和输出方程,列出状态转换表,画出完整的状态转换图;(3)设Q0、Q1、Q2的初态为100,画出Q0、Q1、Q2的波形图(不少于6个CP脉冲周期)。

RCR图4-1617.用4位二进制计数器74161设计一个双模加法计数器,计数器的进位采用74161的进位信号C。

当输入控制变量M=0时,工作在10进制;当输入控制变量M=1时,工作在7进制,要求不能有过渡态。

画出状态转换图和连线图。

74161的逻辑符号和功能表分别见图4-17和表4-1。

表4-1 74161的功能表图4-1718.已知下图4-18电路,试完成下列问题:W Y X Z图4-18(1)74161组成模值为几的计数器;(2) 写出W 、X 、Y 、Z 的函数表达式;(3) 在CP 作用下,画出WXYZ 的波形,分析WXYZ 端顺序输出8421码的状态。

19.74290由一个二进制计数器和一个五进制计数器组成,试用计数器74290设计一个5421编码的六进制计数器,画出设计的电路图和波形图。

74290的逻辑符号如图9所示,Q 0为二进制计数器输出,Q 3~Q 1为五进制计数器输出;CP 0为二进制计数器时钟输入,CP 1为五进制计数器时钟输入。

74290功能表如表4-2所示。

假设S 9(1)、S 9(2)已接地。

图4-19表4-2 74290功能表20.用四位二进制同步加法计数器74161设计能2421BCD 码十进制加法计数器,可增加必要的门电路。

2421BCD 码编码表如表4-3所示,74161的功能如表4-1所示,74161的符号图见图4-20。

图4-20 74161符号图21.试用一片74161集成计数器和少量门电路,用置数法设计计数/分频电路,其中初始状态为0000,当控制端M=0时,计数器的模值为4,控制端M=1时,计数器的模值为8。

画出状态转换图和连线图。

74161的逻辑符号和功能表分别见图4-21和表4-1。

图4-2122.由四位二进制计数器74161及门电路组成的时序逻辑电路如图4-22所示。

74161的功能表分别见表4-1。

要求:(1)分别列出X=0和X=1时的状态图;(2)指出该电路的功能。

11&00111 74161 QQ1Q2Q3DD1D2D3EPET CO LD CP R D CP图4-2223.用同步四位二进制计数器74161构成码制为余3码的十进制计数器。

画出状态转换图和连线图。

74161的逻辑符号和功能表分别见图4-23和表4-1。

图4-2324.中规模集成计数器74LS193引脚图和逻辑符号、功能表分别如图4-24和如表4-4所示,其中CO和BO分别为进位和借位输出。

(1)请画出进行加法计数实验时的实际连接电路。

(2)试通过外部的适当连线,将74LS193连接成8421BCD 码的十进制减法计数器。

LD 74LS193CO BO 12345678161514131211109GND V CC D 0RD D 2D 3D 1Q 1Q 0CP D CP U Q 2Q 3COBO 引脚图逻辑符号图4-24表4-4 74LS193功能表25.已知图8中Q 0Q 1Q 2Q 3的初态为0101,随着CP 脉冲的输入,画出状态转换图。

74LS194的逻辑符号和功能表分别见图4-25和表4-5。

×××××11074LS194DR D IR D IL CP D 0D 1D 2D 3Q 0Q 1Q 2Q 3S 0S 1CPR D图4-25表4-5 74LS194的功能表26.用同步四位二进制计数器74161构成12进制计数器。

要求分别利用74161的清零功能和置数功能实现,画出相应的连线图。

74161的逻辑符号和功能表分别见图4-26和表4-1。

图4-2627.十六进制计数器74161的逻辑符号如图4-27(a )所示,功能如表4-1。

要求构成十进制计数器,其十个循环状态如图4-27(b )所示。

请画出接线图,可以增加必要的门。

(a )(b )0000→0100→0101→0110→0111 ↑↓1111←1110←1101←1100←1000(a )(b )图4-2728.电路如图4-28所示,74LS151为8选1数据选择器,74161为四位二进制计数器。

请问:(1)74161接成了几进制的计数器?(2)画出输出CP 、Q 0、Q 1、Q 2、L 的波形(CP 波形不少于10个周期)。

11CP图4-2829.在图4-29的基础上用同步十六进制计数器74161设计一个49进制的计数器。

要求:(1)用同步置数法构成,允许附加必要的门电路。

(原有的电路不能改动)。

(2)简要写出设计过程。

CPV CC图4-2930.对照图4-30所示:(1)图4-30(a)所示的多谐振荡器的输出信号周期是多少?(2)如果将其输出信号频率进行12分频,现采用如图4-30(b)所示的74LS161 同步16进制计数器,应如何构成?请画出完整的电路图,并画出其状态转换图。

74LS161同步16进制计数器的功能表如表4-1所示。

(3)这时计数器的输出信号的周期是多少?f=12MHz(a)(b)图4-3031.如图4-31所示部分已经连接好的数字电路,试问:(1)当74HC4511输入8421BCD码时,a~g端输出有效电平是高电平还是低电平?(2)对照74HC4511和74LVC161两种芯片的功能表(见附表4-6和附表4-7),试应用“反馈清零法”设计一个“6进制”的加法计数器,并在下图的基础上通过必要的连接后使电路实现正常的计数显示功能。

要求画出状态转换图,并在图上作必要的连接和设置。

图4-31表4-6 74LVC161功能表表4-7 74HC4511功能表32.用同步四位二进制计数器74161构成一个十二进制计数器,其十二个循环状态如图4-32所示。

Q 3Q 2Q 1Q 0图4-32画出电路连线图,并作必要的分析说明(74161的逻辑符号和功能表分别见图4-33和表4-1)。

图4-3333.某四位二进制加/减计数器的逻辑符号如图4-33所示,功能表如表4-8所示。

(1)用该集成计数器和少量与非门计一个8421BCD 编码的6进制加法计数器。

(2)分析图4-33电路的逻辑功能,并画出完整的状态转移图。

1图4-33表4-8 集成计数器的功能表34.当模式控制S 1S 0=10时,移位寄存器CC40194实现串入左移功能。

设CC40194初态为Q 3Q 2Q 1Q 0=0000,电路如图4-34,试画出十个以上CP 脉冲作用下移位寄存器的状态转移图。

××××110CC40194DR D IR D IL CP D 0D 1D 2D 3Q 0Q 1Q 2Q 3S 0S 1CPR D1图4-34表4-9 CC40194功能表35.由四位二进制计数器74161及门电路组成的时序逻辑电路如图4-35所示。

画出状态图,指出该电路的功能。

74161的功能表见表4-1。

111CP图4-3536.用两片如图4-36所示的74161 二进制计数器构成37 进制计数器,画出电路图。

74LS161为同步16进制计数器,图中RD为异步置0LD 为同步置数端,其功能表如表4-1所示。

相关文档
最新文档