锁相环(PLL)工作原理及对硬件电路连接的要求
锁相环PLL（PhaseLockedLoop）
锁相环PLL（PhaseLockedLoop）锁相环PLL目前我见到的所有芯片中都含有PLL模块，而且一直不知道如何利用PLL对晶振进行倍频的，这次利用维基百科好好的学习了下PLL 的原理。
1. 时钟与振荡电路在芯片中，最重要的就是时钟，时钟就像是心脏的脉冲，如果心脏停止了跳动，那人也就死亡了，对于芯片也一样。
了解了时钟的重要性，那时钟是怎么来的呢？时钟可以看成周期性的0与1信号变化，而这种周期性的变化可以看成振荡。
因此，振荡电路成为了时钟的来源。
振荡电路的形成可以分两类：1. 石英晶体的压电效应：电导致晶片的机械变形，而晶片两侧施加机械压力又会产生电，形成振荡。
它的谐振频率与晶片的切割方式、几何形状、尺寸有关，可以做得精确，因此其振荡电路可以获得很高的频率稳定度。
2. 电容Capacity的充电放电：能够存储电能，而充放电的电流方向是反的，形成振荡。
可通过电压等控制振荡电路的频率。
2. PLL与倍频由上面可以知道，晶振由于其频率的稳定性，一般作为系统的外部时钟源。
但是晶振的频率虽然稳定，但是频率无法做到很高（成本与工艺限制），因此芯片中高频时钟就需要一种叫做压控振荡器（Voltage Controlled Oscillator）的东西生成了（顾名思义，VCO 就是根据电压来调整输出频率的不同）。
可压控振荡器也有问题，其频率不够稳定，而且变化时很难快速稳定频率。
哇偶，看到这种现象是不是很熟悉？嘿嘿，这就是标准开环系统所出现的问题，解决办法就是接入反馈，使开环系统变成闭环系统，并且加入稳定的基准信号，与反馈比较，以便生成正确的控制。
PLL倍频电路因此，为了将频率锁定在一个固定的期望值，锁相环PLL出现了！一个锁相环PLL电路通常由以下模块组成：·鉴相鉴频器PFD（Phase Frequency Detector）：对输入的基准信号（来自频率稳定的晶振）和反馈回路的信号进行频率的比较，输出一个代表两者差异的信号·低通滤波器LPF（Low-Pass Filter）：将PFD中生成的差异信号的高频成分滤除，保留直流部分·压控振荡器VCO（Voltage Controlled Oscillator）：根据输入电压，输出对应频率的周期信号。
PLL锁相环的基本原理
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1，图1一、鉴相器（PD）构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。
1．异或门鉴相器异或门的逻辑真值表示于表1，图2是逻辑符号图。
从表1可知，如果输入端A和B分别送入占空比为50%的信号波形，则当两者存在相位差Dθ时，输出端F的波形的占空比与Δθ有关，见图3。
将F输出波形通过积分器平滑，则积分器输出波形的平均值，它同样与Δθ有关，这样，我们就可以利用异或门来进行相位到电压的转换，构成相位检出电路。
于是经积分器积分后的平均值（直流分量）为：U = Vdd * Δθ/π (1)不同的Δθ，有不同的直流分量Vd。
Δθ与V的关系可用图4来描述。
从图中可知，两者呈简单线形关系：Ud = Kd *Δθ(2)Kd 为鉴相灵敏度图3图42．边沿触发鉴相器前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。
而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。
二、压控振荡器（VCO）压控振荡器是振荡频率ω0受控制电压UF（t）控制的振荡器，即是一种电压——频率变换器。
VCO的特性可以用瞬时频率ω0（t）与控制电压UF（t）之间的关系曲线来表示。
未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO的振荡频率，称为自由振荡频率ωom，或中心频率，在VCO线性控制范围内，其瞬时角频率可表示为：ωo（t）= ωom + K0 UF（t）式中，K0——VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。
锁相环的工作原理
锁相环的工作原理
锁相环是一种电子反馈控制系统，其主要用于信号的频率和相位同步。
它的工作原理基于相频检测和调整的闭环反馈机制。
锁相环由三个主要组件组成：相频检测器、相位比较器和控制电路。
其基本工作原理如下：
1. 相频检测器：锁相环将输入信号和一个参考信号送入相频检测器。
相频检测器通过比较两个信号之间的差异来确定输入信号的频率差异。
它产生一个输出信号，该信号的频率与输入信号的频率差异成正比。
2. 相位比较器：相位比较器用于将输入信号的相位与参考信号的相位进行比较。
它输出一个表示相位差异的信号。
3. 控制电路和振荡器：控制电路接收相频检测器和相位比较器的输出信号，并根据这些信号来调整一个振荡器的频率和相位。
振荡器可以是电压控制振荡器（VCO）或其他类型的振荡器。
控制电路通过改变振荡器的频率和相位，以使其与参考信号同步。
锁相环通过反馈和调整的过程，逐渐减小输入信号与参考信号之间的相位和频率差异，从而实现同步。
一旦输入信号与参考信号同步，锁相环将保持该同步状态。
锁相环在通信、测量和控制等领域中有广泛应用。
锁相环pll原理与应用
$number {01}
目 录
• 锁相环PLL的基本原理 • 锁相环PLL的种类与特性 • 锁相环PLL的应用 • 锁相环PLL的发展趋势与挑战 • 锁相环PLL的设计与实现
01
锁相环PLL的基本原理
PLL的基本结构
鉴相器（PD）
用于比较输入信号和反馈信号的相位 差。
压控振荡器（VCO）
相位同步
锁相环PLL用于电力系统的相位同步，确保不同电源之间的相位一 致，提高电力系统的稳定性。
频率跟踪
锁相环PLL用于电力系统的频率跟踪，实时监测电网频率变化，确 保电力系统的正常运行。
故障定位
通过分析电网信号的相位和频率变化，结合锁相环PLL实现电力故 障的快速定位和排查。
其他领域的应用
电子测量
PLL的发展趋势
高速化
随着通信技术的发展， 对信号的传输速率要求 越来越高，锁相环PLL 的频率合成速度和跟踪
速度也在不断加快。
数字化
随着数字信号处理技术 的进步，越来越多的锁 相环PLL开始采用数字 控制方式，提高了系统 的稳定性和灵活性。
集成化
为了减小电路体积和降 低成本，锁相环PLL的 集成化程度越来越高， 越来越多的功能被集成
软件PLL具有灵活性高、可重 构性好等优点，但同时也存在 计算量大、实时性差等缺点。
各种PLL的优缺点比较
1 2
3
模拟PLL
优点是响应速度快、跟踪性能好；缺点是元件参数漂移、温 度稳定性差。
数字PLL
优点是精度高、稳定性好、易于集成；缺点是响应速度慢、 跟踪性能较差。
软件PLL
优点是灵活性高、可重构性好；缺点是计算量大、实时性差 。
锁相环工作原理
锁相环工作原理锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。
其作用是使得电路上的时钟和某一外部时钟的相位差同步。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。
因此，所有板卡上各自的本地 80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。
因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。
锁相环路是一个相位反馈自动控制系统。
它由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。
锁相环的工作原理：1. 压控振荡器的输出经过采集并分频；2. 和基准信号同时输入鉴相器；3. 鉴相器通过比较上述两个信号的相位差(注顾名思义为相位差,非频率差)，然后输出一个直流脉冲电压；4. 控制VCO，使它的频率改变；5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。
锁相环可用来实现输出和输入两个信号之间的相位差同步。
当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。
这时，压控振荡器按其固有频率fv进行自由振荡。
当有频率为fR的参考信号输入时，uR 和uv同时加到鉴相器进行鉴相。
如果fR和fv相差不大，鉴相器对uR和uv进行鉴相的结果，输出一个与uR和uv的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。
环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。
pll 原理
pll 原理
PLL（Phase Locked Loop）是一种用于在电路中锁相的重要技术。
它由相位比较器、环形混频器、低通滤波器和振荡器组成，用于将输入信号的相位锁定到参考信号的相位。
PLL的原理基于负反馈控制，其中相位比较器用于测量输入信号与参考信号之间的相位差，并输出相关的误差信号。
环形混频器将参考信号和振荡器输出的信号相乘，得到混频后的信号，并将其送入低通滤波器进行滤波处理。
滤波之后的信号作为控制信号，通过调整振荡器的频率和相位来实现与参考信号的相位同步。
PLL主要用于时钟恢复、频率合成、调制解调等应用中。
在时钟恢复方面，PLL可以用于将抖动或失真的时钟信号锁定到参考时钟的相位，使得时钟信号更加稳定和精确。
在频率合成方面，PLL可以根据参考频率和倍频系数生成所需的输出频率。
在调制解调方面，PLL可以通过将调制信号与参考信号进行相乘和滤波，实现解调出原始信号。
总而言之，PLL通过负反馈控制的方式，将输入信号的相位锁定到参考信号的相位，实现了信号的同步和固定相位关系。
它在各种电子设备和通信系统中都得到了广泛的应用。
锁相环PLL原理与应用
Uφ(t) f2’
uc VCO
Ud(t)
对锁相环的另一种描述
uo Uo’(t)
反馈过程简单描述： ωo(t)↑→频差↓→ PD的直流分量↓→ LPF的直流分量↓→ ωo(t) ↓→频差↑→ PD的直流分量↑→ LPF的直流分量↑→ ωo(t)↑→循环往复 频差=0 → PD的直流分量=常数→ LPF的直流分量=常数→
用低通滤波器LPF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压
u c A d sio n ( t ) t { o ( t ) [ [ ]i( t ) t i( t )]}
此时的ωi(t)为输入信号的瞬时振荡角频率， ωo(t)为输出信号的瞬时振荡角频率；φi (t)和φo(t)分别 为输入信号和输出信号的瞬时位相。瞬时频率（单位时间变化的弧度）和瞬时相位的关系为：
对一个二阶系统而言，就存在ωn、ξ。在同样的LPF条件下，VCO灵敏度越高， ξ越小（很快锁定）。
锁相环仿真前对一些基本仿真原件的认识
——VCO0
FM、VCO 信号相乘
一种由数字电路组成的鉴相器。 检测到输入信号过零时开启计数器；检测到参考信号过零时锁定计数器。其间计数器内的 计数值就是相位差的某种表达。该计数值经过A/D后就成为相位差某种表达模拟量。
RS触发器
ui PD
ud LPF
UI(t) f1
ui
ud
uc
uo
PD
LPF
VCO
鉴相器PD：是一个完成相位比较的单元，用来比较输入信号和基准信号的之间的相位。它的输出 电压正比于两个输入信号之相位差。
低通滤波器LPF：是一个有源频及其他的高频噪声），起平滑滤波的作用。通常由电阻、电容或电感等组成，有时也包含运 算放大器。
锁相环原理
锁相环原理
锁相环（Phase-Locked Loop，简称PLL）是一种广泛应用于通信、电子设备中
的控制系统，它可以将输入信号的相位和频率锁定在特定的数值上。
锁相环由相位比较器、环路滤波器、控制电压发生器、振荡器等组成，通过这些部件的协同作用，实现了对输入信号的跟踪和控制。
下面我们将详细介绍锁相环的工作原理。
首先，锁相环的核心部件是相位比较器，它用来比较输入信号和反馈信号的相
位差，并输出一个误差信号。
这个误差信号随后被送入环路滤波器，滤波器起到平滑误差信号的作用，使得控制电压发生器的输出更加稳定。
控制电压发生器产生的电压信号会调节振荡器的频率，从而使得反馈信号的相位和频率与输入信号保持一致。
在锁相环运行过程中，当输入信号的频率发生变化时，相位比较器会检测到相
位差的变化，并产生相应的误差信号，通过环路滤波器和控制电压发生器的调节，最终使得振荡器的频率跟随输入信号的变化而变化，从而实现了频率的锁定。
同样，当输入信号的相位发生变化时，相位比较器也会产生误差信号，通过控制电压发生器调节振荡器的相位，实现相位的锁定。
除了频率和相位的锁定外，锁相环还具有频率合成、信号再生、时钟提取等功能。
通过合理设计锁相环的参数和部件，可以实现对不同频率、不同相位的信号进行跟踪和控制，从而满足各种通信和控制系统的需求。
总之，锁相环作为一种重要的控制系统，在现代通信、电子设备中得到了广泛
的应用。
它通过精密的相位比较和频率调节，实现了对输入信号的跟踪和锁定，为各种信号处理和控制提供了可靠的技术支持。
希望通过本文的介绍，读者对锁相环的工作原理有了更深入的了解。
tle94112el原理
TLE94112EL是一种常用的锁相环（PLL）芯片，其工作原理如下：
1. 输入信号通过滤波器，滤除噪声和其他干扰信号，只保留输入信号的频率成分。
2. 滤波器的输出信号与参考信号进行比较，产生相位误差信号。
相位误差信号的大小反映了输入信号与参考信号之间的相位偏移。
3. 锁相环通过控制环路滤波器的设置，使得相位误差信号尽可能地减小。
当相位误差信号小于预设阈值时，芯片将产生一个控制信号，控制内部振荡器产生与输入信号同步的输出信号。
4. 输出信号的频率与输入信号的频率相同，但相位发生了偏移。
这个偏移是由于锁相环通过控制内部振荡器来产生的输出信号。
5. 芯片内部的环路滤波器对控制信号进行进一步处理，以减小控制信号中的噪声和干扰，从而稳定输出信号的相位和频率。
具体来说，TLE94112EL的工作原理包括以下几个步骤：
1. 输入信号通过滤波器后，与参考信号进行比较。
比较的结果是相位误差信号，它反映了输入信号与参考信号之间的相位差。
2. TLE94112EL芯片使用这个相位误差信号来调整内部振荡器的频率，以减小相位差。
内部振荡器的输出经过滤波器处理后，作为输出信号提供给应用系统。
3. 滤波器的作用是减小控制信号中的噪声和干扰，从而稳定输出信号的相位和频率。
这种滤波器通常具有低通特性，可以滤除高频噪声，使输出信号保持相对平稳的频率和相位变化。
4. 在应用系统中，通常需要利用PLL芯片产生的同步信号来进行相位和频率的锁定，从而获得稳定且准确的信号输出。
以上就是TLE94112EL的基本工作原理，如需更多信息，可以参考TLE94112EL的相关技术文档。
锁相环的工作原理
1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。
2．锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（8-4-1）（8-4-2）式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压u D为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。
即u C（t）为：（8-4-3）式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即（8-4-4）则，瞬时相位差θd为（8-4-5）对两边求微分，可得频差的关系式为（8-4-6）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。
pll 电源设计要求
pll 电源设计要求
PLL（相位锁定环）电源设计要求主要包括以下几个方面：
1. 电源电压范围：PLL芯片的电源电压通常在到5V之间，因此要求电源的输出电压稳定在这个范围内。
2. 电源纹波：在设计电源时，需要评估电源的纹波，以保证电源纹波不影响PLL芯片的工作。
通常，电源的纹波要求低于50mV。
3. 供电方式：对于PLL电路，可能需要两种供电方式，分别为模拟部分和数字部分供电。
模拟部分供电要求对电源稳定性较高，不能有较大的纹波。
4. 供电电流：根据PLL电路的需求，需要提供适当的供电电流。
例如，PLL 模拟部分可能需要最大200mA的供电电流。
5. 电源滤波：为了提高电源质量，可以在电源设计中加入磁珠和电容组成的滤波电路。
6. 引脚连接：根据具体的PLL器件，PLL供电管脚的数量和标注可能不同。
例如，VCCAx引脚连接到的PLL模拟供电专用电源上，VCCD_PLLx连接到内核供电上。
以上是PLL电源设计的主要要求，具体要求可能会根据实际应用和PLL芯片的规格有所不同。
在设计时，需要仔细阅读PLL芯片的数据手册和技术规范，以确保电源设计的正确性和可靠性。
锁相环原理及使用
•
•
谢谢！欢迎提问。
2、另外19款PLL
步进：25kHz，带宽1.5kHz，相位裕量：45°
3、ADF4154小数分频锁相源
fREF＝12.8MHz，带宽8kHz，相位裕量：45°
4、ADF4001参考时钟源 步进：40kHz，VC-TCXO10MHz
环路滤波器
• 在选定参考信号、鉴相器以及VCO 的前提下，那么环路滤波器的设计 对信号的指标就起着关键的作用。 本公司通用的环路滤波器为无源三 阶环，并在滤波器后加一个1μH的 电感以防止其它高频信号的串扰。 环路滤波器利用ADIsimPLL软件， 采用相位裕量设计法，只要给定环 路带宽和相位裕量就能设计环路滤 波器。环路带宽一般取1/10-1/20 fRES，相位裕量30º ,一般取 -60º 45º 。 需要说明的是，不应刻意拔高环路 滤波器的作用。环路带宽和相位裕 量只要在合理的范围之内，它是不 会影响锁定的，但是会对锁定时间、 相噪和杂散造成一定的影响。
从原理上来说，PLL主要由以下六个部分组 成：参考晶振，R分频器，鉴相器(电荷泵)， 环路滤波器，VCO，N分频器。
fREF
XTAL ÷R PD VCO
fout
÷N
fout
定义：
fREF ：晶振参考频率 fout ：输出频率 fRES ：频率步进
那么， 鉴相频率 fPFD=fREF/R=fout/N (1) ---------------------------------------------------------------------------------------------对于整数分频锁相源： fRES=fPFD (2) N=P*B+A (B≥A) (3) 其中：P为前置分频器分频比 A、B为计数器 ---------------------------------------------------------------------------------------------对于小数分频锁相源： fRES=fPFD/MOD (4) N=INT+FRAC/MOD (5) 其中：MOD为模，即分频比N小数部分的分母 FRAC为分频比N小数部分的分子 INT为分频比N的整数部分
锁相环PLL原理与应用
锁相环PLL原理与应用锁相环(Phase-Locked Loop, PLL)是一种常用的控制系统，广泛应用于电子和通信领域。
它可以用于频率合成、时钟恢复以及相位同步等应用中。
本文将对PLL的原理和常见的应用进行详细介绍。
PLL的原理：首先，参考信号经过相位比较器与VCO的输出信号进行比较。
相位比较器的输出为一个控制电压，表示两个信号之间的相位差。
这个控制电压经过低通滤波器进行滤波处理，得到一个平滑的控制电压，该电压用于调节VCO的频率。
VCO产生的频率与输入的控制电压成正比，通过调节控制电压，可以改变VCO的输出频率。
通过反馈控制的方式，当VCO的频率与参考信号接近时，相位比较器的输出误差会减小，最终收敛到零，实现了锁相环的目标。
在PLL中，分频器的作用是将VCO的高频输出信号分频得到一个相位稳定的低频信号，用作相位比较器的参考信号。
通过适当选择分频比，可以实现对VCO输出频率的精确控制。
PLL的应用：1.频率合成器：PLL经常被用于频率合成器的设计。
通过选择适当的参考频率和分频比，可以实现对输出频率的精确控制。
例如，在通信系统中，PLL被用于合成不同的载波频率用于不同用户之间的信号传输。
2.时钟恢复：在数字通信中，接收端需要从接收到的数据中恢复时钟信号。
PLL可以通过将接收到的数据作为参考信号，并控制VCO的频率，使得输出的时钟信号与发送端时钟同步。
3.数字时钟锁定：在数字系统中，不同的模块可能具有不同的时钟源，为了实现数据的正确和稳定传输，需要将不同的时钟源进行同步。
PLL可以用于将这些时钟同步，并控制其频率和相位，以便实现正确的数据传输。
4.相位同步：在通信系统中，要求不同的发送端和接收端之间的信号具有相同的相位特性，以便实现正确的信号传输。
PLL可以用于将这些信号进行相位同步，确保信号的准确传输。
在实际应用中，PLL还可用于频率测量、频率锁定等领域。
它的具体应用取决于实际需求。
在总结，锁相环是一种基于反馈控制的系统，通过将参考信号的相位与振荡器的输出信号进行比较，以实现对输出信号的频率和相位的稳定控制。
锁相环(PLL)的工作原理
锁相环(PLL)的工作原理1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。
2．锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（8-4-1）（8-4-2）式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压u D为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。
即u C（t）为：（8-4-3）式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即（8-4-4）则，瞬时相位差θd为:（8-4-5）对两边求微分，可得频差的关系式为（8-4-6）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。
锁相环原理及应用
锁相电路（PLL）及其应用自动相位控制（APC）电路，也称为锁相环路（PLL），它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。
它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。
在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差能稳定在一个很小的范围内。
目前，锁相环路在滤波、频率综合、调制与解调、信号检测等许多技术领域获得了广泛的应用，在模拟与数字通信系统中已成为不可缺少的基本部件。
一、锁相环路的基本工作原理1．锁相环路的基本组成锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其基本组成框图如图3-5-16所示。
图1 锁相环路的基本组成框图将图3-5-16的锁相环路与图1的自动频率控制（AFC）电路相比较，可以看出两种反馈控制的结构基本相似，它们都有低通滤波器和压控振荡器，而两者之间不同之处在于：在AFC环路中，用鉴频器作为比较部件，直接利用参考信号的频率与输出信号频率的频率误差获取控制电压实现控制。
因此，AFC系统中必定存在频率差值，没有频率差值就失去了控制信号。
所以AFC系统是一个有频差系统，剩余频差的大小取决于AFC系统的性能。
在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进行比较。
当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出控制信号去控制VCO ，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。
因此，锁相环路是一个无频差系统，能使VCO 的频率与基准频率完全相等，但二者间存在恒定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去控制VCO ，使0f 与r f 同步。
2．锁相环路的捕捉与跟踪过程当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。
pll原理
什么是锁相环（PLL）工作原理及对硬件电路连接的要求锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。
PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。
在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。
因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。
因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。
通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。
对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的10MHz背板时钟同步来实现锁相环同步的。
锁相环(PLL)的工作原理1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环的基本原理
锁相环的基本原理简介锁相环（Phase-Locked Loop，PLL）是一种在电子电路中常用的控制系统，用于将输入信号的频率和相位稳定地跟踪和锁定到参考信号。
锁相环在许多应用中被广泛使用，例如通信系统、时钟同步、音频和视频处理等。
本文将详细介绍锁相环的基本原理。
锁相环的组成一个典型的锁相环由三个主要部分组成：1.相频检测器（Phase Detector）：用于比较参考信号和反馈信号的相位差，并产生一个误差信号。
2.低通滤波器（Low-Pass Filter）：将相频检测器的误差信号进行滤波，得到一个平滑的控制信号。
3.振荡器（Oscillator）：根据控制信号改变自身的频率和相位，产生与参考信号同频率、同相位的输出信号。
工作原理锁相环的基本原理是通过不断调整振荡器的频率和相位，使得其输出信号与参考信号保持同频率、同相位。
这样做的目的是为了消除输入信号和参考信号之间的相位差。
下面将详细介绍锁相环的工作原理。
相频检测器相频检测器是锁相环的核心组件之一，用于比较参考信号和反馈信号之间的相位差，并产生一个误差信号。
常见的相频检测器有比较器（Comparator）和乘法器（Multiplier）两种形式。
比较器相频检测器的工作原理是将参考信号和反馈信号进行比较，得到一个脉冲信号，脉冲的宽度和相位差成正比。
乘法器相频检测器则是将参考信号和反馈信号相乘，得到一个输出信号，输出信号的幅度和相位差成正比。
低通滤波器相频检测器的输出信号通常是一个脉冲信号或者正弦波信号，需要经过低通滤波器进行滤波以去除高频噪声和脉冲干扰，得到一个平滑的控制信号。
低通滤波器可以使用RC滤波器或者数字滤波器来实现。
低通滤波器的作用是让锁相环系统对相位差的变化做出较为平滑的响应，防止频繁的频率和相位调整对系统稳定性产生不利影响。
振荡器振荡器是锁相环的另一个核心组件，可以采用电压控制振荡器（Voltage Controlled Oscillator，VCO）或者数字控制振荡器（Digital Controlled Oscillator，DCO）。
锁相环工作原理
锁相环工作原理引言概述：锁相环（Phase-Locked Loop，简称PLL）是一种常见的电子电路，用于同步信号的频率和相位。
它在通信系统、数字信号处理、时钟同步等领域被广泛应用。
本文将详细介绍锁相环的工作原理，包括基本原理、主要组成部分、工作过程以及应用场景。
一、基本原理：1.1 反馈环路：锁相环的核心是一个反馈环路，通过不断调整输入信号的频率和相位，使其与参考信号保持同步。
这个环路由比较器、低通滤波器和控制电路组成。
1.2 相位检测器：相位检测器用于比较输入信号和参考信号的相位差，产生一个误差信号。
根据误差信号的大小和方向，控制电路将调整输入信号的相位和频率。
1.3 数字控制：现代锁相环通常采用数字控制，通过数字控制器和数字控制电路，实现对反馈环路的精确控制。
数字控制还可以实现自适应调整，提高锁相环的性能。
二、主要组成部分：2.1 振荡器：振荡器是锁相环的基础，它产生一个参考信号，用于与输入信号进行比较。
常见的振荡器有晶体振荡器和压控振荡器，前者具有稳定的频率，适用于需要高精度的应用，而后者可以通过调节电压来改变频率，适用于需要频率可调的应用。
2.2 分频器：分频器用于将输入信号的频率降低到与参考信号相匹配的频率。
它可以将输入信号分成若干个相等的周期，用于和参考信号进行比较。
2.3 低通滤波器：低通滤波器用于滤除相位检测器输出中的高频噪声，保留误差信号中的低频成分。
它可以使锁相环的输出更加稳定。
三、工作过程：3.1 初始状态：锁相环初始状态下，输入信号和参考信号的频率和相位存在差异。
相位检测器会检测到相位差，并产生一个误差信号。
3.2 调整过程：控制电路根据误差信号的大小和方向，调整输入信号的相位和频率。
通过不断调整，误差信号逐渐减小，直到达到稳定状态。
3.3 稳定状态：当输入信号和参考信号的频率和相位完全一致时，锁相环进入稳定状态。
此时，输出信号与参考信号保持同步，相位差为零。
四、应用场景：4.1 通信系统：锁相环在通信系统中用于频率合成、时钟恢复和信号调制等方面。
PLL锁相环的基本结构及工作原理
PLL锁相环的基本结构及工作原理PLL（Phase Locked Loop）：为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作，如内存的存取资料等。
PLL用于振荡器中的反馈技术。
许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。
一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，有相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时脉冲讯号。
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图锁相环路的捕捉与跟踪过程当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。
锁相环由失锁到锁定的过程，人们称为捕捉过程。
系统能捕捉的最大频率范围或最大固有频带称为捕捉带或捕捉范围。
当锁相环路锁定后，由于某些原因引起输入信号或压控振荡器频率发生变化，环路可以通过自身的反馈迅速进行调节。
结果是VCO的输出频率、相位又被锁定在基准信号参数上，从而又维持了环路的锁定。
这个过程人们称为环路的跟踪过程。
系统能保持跟踪的最大频率范围或最大固有频带称为同步带或同步范围，或称锁定范围。
捕捉过程与跟踪过程是锁相环路的两种不同的自动调节过程。
由此可见，自动频率控制（AFC）电路，在锁定状态下，存在着固定频差。
而锁相环路控制（PLL）电路，在锁定状态下，则存在着固定相位差。
虽然锁相环存在着相位差，但它和基准信号之间不存在频差，即输出频率等于输入频率．这也表明，通过锁相环来进行频。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
上图的（a）是输入信号，又称为调制信号；图（b）是载波信号，图（c）是调 幅波和调频波信号。
解调是调制的逆过程，它可将调制波 uO 还原成原信号 ui。
[2] 锁相环在调频和解调电路中的应用 调频波的特点是频率随调制信号幅度的变化而变化。由 8-4-6 式可知，压控振荡 器的振荡频率取决于输入电压的幅度。当载波信号的频率与锁相环的固有振荡频 率ω0 相等时，压控振荡器输出信号的频率将保持ω0 不变。若压控振荡器的输入 信号除了有锁相环低通滤波器输出的信号 uc 外，还有调制信号 ui，则压控振荡 器输出信号的频率就是以ω0 为中心，随调制信号幅度的变化而变化的调频波信 号。由此可得调频电路可利用锁相环来组成，由锁相环组成的调频电路组成框图 如图 8-4-5 所示。 根据锁相环的工作原理和调频波的特点可得解调电路组成框图如图 8-4-6 所示。
通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的 硬件板卡的不同而不同。对于基于 PCI 总线的产品（M 系列数据采集卡，PCI 数 字化仪等），所有的同步都是通过 RTSI 总线上的时钟和触发线来实现的；这时， 其中一块版板卡会作为主卡并且输出其内部时钟，通过 RTSI 线，其他从板卡就 可以获得这个用于同步的时钟信号，对于基于 PXI 总线的产品，则通过将所有板 卡的时钟于 PXI 内置的 10MHz 背板时钟同步来实现锁相环同步的。
锁相环（PLL）工作原理及对硬件电路连接的要求
锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相 位同步。PLL 通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步 的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的 时钟相位，直到两个信号的相位同步。
在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环， 可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本 地 80MHz 和 20MHz 时基的相位都是同步的，从而采样时钟也是同步的。因为每块 板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。
即 则，瞬时相位差θd 为
（8-4-4）
（8-4-5） 对两边求微分，可得频差的关系式为
（8-4-6） 上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相 位保持恒定不变的状态，uc（t）为恒定值。当上式不等于零时，说明锁相环的 相位还未锁定，输入信号和输出信号的频率不等，uc（t）随时间而变。 因压控振荡器的压控特性如图 8-4-3 所示，该特性说明压控振荡器的振荡频率 ωu 以ω0 为中心，随输入信号电压 uc（t）的变化而变化。该特性的表达式为
FM 波的瞬时角频率可表示为 假设 VCO 具有线性控制特性，其斜率 Kv（压控灵敏度）为（弧度／秒·伏），而 VCO 在 Sd(t)＝0 时的振荡频率为ωo’，则当有控制电压时，VCO 的瞬时角频率为 令上两式相等，即ωv(t)≈ωFM(t)，可得
其中ωo 为 FM 波的载频，ωo’为压控振荡器的固有振荡频率，两者皆为常数。因此上式第一项为 用隔直元件消除，或者开始时已经把压控振荡器的频率调整为ωo=ωo’。因此上式还可进一步写成
（8-4-1） （8-4-2）
式中的ω0 为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称 为电路的固有振荡角频率。则模拟乘法器的输出电压 uD 为：
用低通滤波器 LF 将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的 输入控制电压 uC（t）。即 uC（t）为：
（8-4-3） 式中的ωi 为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和 输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：
可见，锁相环输出，除了常系数 Kf／Kv 之外，近似等于原调制波形 f(t)，因而达到频率解调的目 [3] 锁相环在频率合成电路中的应用 在现代电子技术中，为了得到高精度的振荡频率，通常采用石英晶体振荡器。但 石英晶体振荡器的频率不容易改变，利用锁相环、倍频、分频等频率合成技术， 可以获得多频率、高稳定的振荡信号输出。 输出信号频率比晶振信号频率大的称为锁相倍频器电路；输出信号频率比晶振信 号频率小的称为锁相分频器电路。锁相倍频和锁相分频电路的组成框图如图 8-4-7 所示。
锁相环(PLL)的工作原理
1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利 用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相 环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用 于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率 相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相 位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter） 和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组
若输入 FM 信号时，让环路通带足够宽，使信号调制频谱落在带宽之内，这时压 控振荡器的频率跟踪输入调制的变化,如图 6.1 所示。对于锁相环的详细分析可 参阅有关锁相技术的书籍。在此仅说明锁相环鉴频原理。可以简单地认为压控振 荡器频率与输入信号频率之间的跟踪误差可以忽略。因此任何瞬时，压控振荡器 6） 上式说明当 uc（t）随时间而变时，压控振荡器的振 荡频率ωu 也随时间而变，锁相环进入“频率牵引”， 自动跟踪捕捉输入信号的频率，使锁相环进入锁定 的状态，并保持ω0=ωi 的状态不变。
2. 锁相环的应用 [1] 锁相环在调制和解调中的应用 （1）调制和解调的概念 为了实现信息的远距离传输，在发信端通常采用调制的方法对信号进行调制，收 信端接收到信号后必须进行解调才能恢复原信号。 所谓的调制就是用携带信息的输入信号 ui 来控制载波信号 uC 的参数，使载波信 号的某一个参数随输入信号的变化而变化。载波信号的参数有幅度、频率和位相， 所以，调制有调幅（AM）、调频（FM）和调相（PM）三种。 调幅波的特点是频率与载波信号的频率相等，幅度随输入信号幅度的变化而变 化；调频波的特点是幅度与载波信号的幅度相等，频率随输入信号幅度的变化而 变化；调相波的特点是幅度与载波信号的幅度相等，相位随输入信号幅度的变化 而变化。调幅波和调频波的示意图如图 8-4-4 所示。
图中的 N 大于 1 时，为分频电路；N 小于 1 时，为倍频电路
成的原理框图如图 8-4-1 所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相 位差，并将检测出的相位差信号转换成 uD（t）电压信号输出，该信号经低通滤 波器滤波后形成压控振荡器的控制电压 uC（t），对振荡器输出信号的频率实施 控制。
2．锁相环的工作原理
锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘 法器组成的鉴相器电路如图 8-4-2 所示。 鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别 为：