第二章 微处理器
合集下载
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
【教学课件】第2章 8086微处理器
控制 电路
局部总线 接口
SYSB/RESB
1
20
2
19
3
18
4
17
5
8289 16
6
15
7
14
8
13
9
12
10
11
INIT
BCLK BREQ BPRN BPRO BUSY CBRQ
总线仲裁 信号
AEN
V CC S1 S0 CLK
LOCK
CRQLCK ANYRQST
AEN CBRQ BUSY
2021/8/17
DEN CEN
INTA IORC AIOWC IOWC
2021/8/17
23
2．总线仲裁控制器8289
仲裁电路
状态
S2
信号
S1
S0
状态 译码器
多路总线 接口
控制 输入
LOCK CLK
CRQLCK
RESB ANYRQST
IOB
S2 IOB
RESB BCLK INIT BREQ BPRO BPRN
GND
数据总线
2021/8/17
S0
S1
S2
INTR R Q / G T0
R Q / G T1
8288 总线控制器
IN T A
8259A 及有关电路
控制总线 中 断 请 求
22
1．总线控制器8288
状态
S2
信号
S1
S0
状态 译码器
控制 输入
CLK
AEN CEN IOB
控制 电路
命令 信号 发生器
控制信号 发生器
2.3.1 最小模式和最大模式的概念
第二章 ARM处理器基础
C
V
3、保留位
CPSR中和其余位为保留位。
四、ARM的异常处理
1.1 进入/退出异常
1、进入异常
内核刚进入异常状态时，会依次采取以下动作： ① 将原来执行的程序的下一条指令地址保存到链接寄存器（LR）中。 ② 复制CPSR到相应的SPSR进行保存。 ③ 根据发生的异常类型改变CPSR的模式位的值。 ④ 令程序计数器（PC）的值指向异常处理向量所指的下一条指令。 ⑤ 这时也可能设置中断禁能标志，以防止不可估计的异常嵌套发生。
2、大端存储格式（Big 大端存储格式（
Endian） Endian）
字数据的高字节存储在低地址中，而字数据的低字节则存储在高地址中 的存储方式称为大端存储格式 大端存储格式。 大端存储格式
假设一个32位的数据0xA9876543，保存到起始地址为0x0000的存 储空间里，按大端存储格式对数据进行存储。
1、控制位
CPSR的低8位称为控制位。 对各控制位的定义如下: ① T标志位 标志位 该位反映处理器的操作状态。 ② 中断禁止位 I和F是中断禁止位。 ③ 操作模式位 MO，M1，M2，M3和M4（M[4:0]）是模式位，这些位决定了处 理器的操作模式。
2、条件码标志位
在ARM状态下，绝大多数指令都是有条件执行指令；在THUMB状 态下，仅有分支指令是有条件执行指令。 各条件码标志位的具体含义
第二章 ARM处理器基础
一、ARM7处理器概述 二、ARM处理器的数据格式 三、处理器模式与内部寄存器 四、ARM的异常处理 五、本节附录
一、ARM7处理器概述
ARM7TDMI是一个32位的微处理器核， 基于精简指令集（RISC）的 原理设计而成的。处理器的译码结构相对简单；处理器内含集成元件 的门数相对减少，功耗降低。 ARM7微处理器系列特点： 1、32位嵌入式RISC处理器； 2、支持多种低功耗模式； 3、支持片上调试功能，通过JTAG连接； 4、实时中断处理系统； 5、3级指令流水线，具有很高的指令吞吐量。
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
第二章-8086微处理器
答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析
简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容
楼第2章微处理器习题解答
习题解答：1、8086CPU从功能上看可分为哪两大部分？它们的主要作用是什么？答：8086CPU功能结构可分为两大部分，即总线接口单元BIU（BUS INTERFASE UNIT）和执行单元EU（Execution Unit）构成。
BIU负责与存储器和外设传递数据，具体地说，BIU从内存指定部分取出指令，送到指令队列排队；在执行指令时所需的操作数也是由BIU从内存的指定区域取出传送到EU去执行或者把EU的执行结果传送到指定的内存单元或外设中。
EU 负责指令的执行，它从指令队列中取出指令，译码并执行，完成指令所规定的操作后将指令执行的结果提供给BIU。
2、8086CPU中有哪些通用寄存器？各有什么用途？答：8086/8088CPU的通用寄存器包括4个数据寄存器AX、BX、CX、DX，2个地址指针寄存器SP和BP，2个变址寄存器SI和DI。
通用寄存器都能用来存放运算操作数和运算结果，这是它们的通用功能，除此之外在不同的场合它们还有各自的专门用途。
（1）数据寄存器数据寄存器包括4个寄存器AX、BX、CX、DX，用于暂时保存运算数据和运算结果，由于每个16位数据寄存器可分为2个8位数据寄存器，这4个数据寄存器既可以保存16位数据，也可保存8位数据。
AX（accumulator）称为累加器，常用于存放算术逻辑运算的操作数，所有输入输出指令也都通过AX与外设进行信息传输。
BX（base）称为基址寄存器，常用于存放访问内存时的基地址。
CX（count）称为计数器，在循环和串操作指令中用来存放计数值。
DX（data）称为数据寄存器，在双字长（32位）乘除运算中将DX与AX两个寄存器组合成一个双字长的数据，其中DX存放高16位数据，AX存放低16位数据，另外在间接寻址的输入输出指令中把要访问的输入输出端口地址存放在DX中。
（2）指针寄存器指针寄存器包括堆栈指针寄存器SP（stack pointer）和基址指针寄存器BP（base pointer）。
第2章 ARM微处理器概述
第2章 ARM微处理器概述
本章目标
ARM微处理器的应用与选型
ARM微处理器的数据类型和工作状态 ARM微处理器工作模式 ARM微处理器的寄存器
2.1 ARM微处理器概述
问题
ARM微处理器有哪些技术特点，其应用在哪些领
域？
重点
ARM微处理器的技术特点。
内容
ARM微处理器的技术特点和其应用领域。
ARM 以其高性能和低成本，在该领域的地位日益巩固。
网络系统：
随着宽带技术的推广，采用ARM 技术的ADSL 芯片正逐
步获得竞争优势。此外，ARM 在语音及视频处理上行了 优化，并获得广泛支持，也对DSP 的应用领域提出了挑 战。
消费类电子产品：
ARM 技术在目前流行的数字音频播放器、数字机顶盒和
2.2.2 ARM体系结构版本
任务：了解ARM体系结构的各个 版本及其特点
ARM指令集体系结构，从最初开发至今已有
了重大改进，而且将会不断完善和发展。为 了精确表达每个ARM实现中所使用的指令集， 到目前ARM体系结构共定义了6个版本，各 版本特点如下：
Version 1（v1）
基本数据处理指令（不包括乘法指令）；
Version 3（v3）
该版本推出32位寻址能力，主要结构扩展变化为： 32 位地址总线，但除版本3G（版本3的一个变种）外其他版本是向前兼 容的，支持26 位地址总线； 当前程序状态信息从原来的R15移到一个新的寄存器CPSR（Current Program Status Register，当前程序状态寄存器）中； 增加了SPSR（Saved Program Status Register，备份程序状态寄存 器），用于在程序异常中断程序时，保存被中断程序的程序状态； 增加了两种处理器模式，使操作系统代码可以方便地使用数据访问中止 异常、指令预取中止异常和未定义指令异常； 增加了指令MSR和MRS，用于访问CPSR和SPSR； 增加了原来的从异常返回的指令。
本章目标
ARM微处理器的应用与选型
ARM微处理器的数据类型和工作状态 ARM微处理器工作模式 ARM微处理器的寄存器
2.1 ARM微处理器概述
问题
ARM微处理器有哪些技术特点，其应用在哪些领
域？
重点
ARM微处理器的技术特点。
内容
ARM微处理器的技术特点和其应用领域。
ARM 以其高性能和低成本，在该领域的地位日益巩固。
网络系统：
随着宽带技术的推广，采用ARM 技术的ADSL 芯片正逐
步获得竞争优势。此外，ARM 在语音及视频处理上行了 优化，并获得广泛支持，也对DSP 的应用领域提出了挑 战。
消费类电子产品：
ARM 技术在目前流行的数字音频播放器、数字机顶盒和
2.2.2 ARM体系结构版本
任务：了解ARM体系结构的各个 版本及其特点
ARM指令集体系结构，从最初开发至今已有
了重大改进，而且将会不断完善和发展。为 了精确表达每个ARM实现中所使用的指令集， 到目前ARM体系结构共定义了6个版本，各 版本特点如下：
Version 1（v1）
基本数据处理指令（不包括乘法指令）；
Version 3（v3）
该版本推出32位寻址能力，主要结构扩展变化为： 32 位地址总线，但除版本3G（版本3的一个变种）外其他版本是向前兼 容的，支持26 位地址总线； 当前程序状态信息从原来的R15移到一个新的寄存器CPSR（Current Program Status Register，当前程序状态寄存器）中； 增加了SPSR（Saved Program Status Register，备份程序状态寄存 器），用于在程序异常中断程序时，保存被中断程序的程序状态； 增加了两种处理器模式，使操作系统代码可以方便地使用数据访问中止 异常、指令预取中止异常和未定义指令异常； 增加了指令MSR和MRS，用于访问CPSR和SPSR； 增加了原来的从异常返回的指令。
微处理器的体系结构
兼容性
针对系列计算机 要求所有机种间能够保持向上兼容和向后兼容 向上兼容：为某个档次机种编制的软件能够不加修 改地运行在比它高档的机种上 向后兼容：为某个时期生产的机种编制的软件能够 不加修改地运行在它之后生产的机种上 Pentium微处理器的运行模式：实模式、保护模式
兼容性 针对（软件）体系结构，非硬件实现
1000：1234 0100：ABCD
计算机体系结构是程序员所看到的系统的一些属性： 概念性的结构和功能上的表现，这些属性既不同于数 据流和控制的组织，也不同于逻辑设计和物理实现。
Amdahl,1964
计算机体系结构是连接硬件和软件的一门学科，它研 究的内容不但涉及计算机硬件，也涉及计算机软件。
计算机体系结构与计算机组成
区别在于关心的问题不同： •计算机体系结构关心的是怎样合理地进行软硬 件功能分配，为软件人员提供适用的计算机 •计算机组成关心的是怎样合理地实现分配给硬 件的功能和指标，提高性能价格比
第二章 Pentium微处理器的体系结构
2.1 计算机体系结构的含义 2.2 Pentium微处理器的内部结构 2.3 实模式软件体系结构 2.4 保护模式软件体系结构 2.5 浮点部件软件体系结构
2.1 计算机体系结构的含义
计算机体系结构 = computer architecture (计算机系统结构)
简单指令：完全由硬件执行而无需任何微码控制， 在一个时钟周期内执行的指令
•mov reg, reg/mem/imm •mov mem,reg/imm •alu reg, reg/mem/imm •alu mem, reg/imm •inc reg/mem •dec reg/mem •push reg/mem •pop reg •lea reg, mem •jmp/call/jcc near •nop
微机原理第二章8086微处理器
▪ 表面上看来，微处理器的外部就是数量有限的输入输出 引脚。但是，正是依靠这些引脚与其它逻辑部件相连接， 才能组成多种型号的微型计算机系统。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
第2章8086微处理器1-2
来自忙碌忙碌忙碌
忙碌
1）CPU执行指令时总线处于空闲状态 ） 执行指令时总线处于空闲状态 2）CPU访问存储器 存取数据或指令 时要等待总线操作的完成 访问存储器(存取数据或指令 ） 访问存储器 存取数据或指令)时要等待总线操作的完成 缺点： 缺点：CPU无法全速运行 无法全速运行 解决：总线空闲时预取指令， 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到 需要指令时能立刻得到
6
结论
指令预取队列的存在使EU和 指令预取队列的存在使 和BIU两个部 两个部 分可同时进行工作， 分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求
7
8088/8086 CPU的特点
采用并行流水线工作方式 对内存空间实行分段管理： 对内存空间实行分段管理：
每段大小为16B～ 每段大小为16B～64KB 16B 用段地址和段内偏移实现对1MB空间的寻址 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址
支持多处理器系统； 支持多处理器系统； 片内没有浮点运算部件， 片内没有浮点运算部件，浮点运算由数学协处 理器8087支持（也可用软件模拟） 理器 支持（也可用软件模拟） 支持 注：80486DX以后的CPU均将数学协处理 器作为标准部件集成到CPU内部
8
二、8086CPU的内部结构
8086内部由两部分组成： 内部由两部分组成： 内部由两部分组成 执行单元（EU） 执行单元（ ） 总线接口单元（BIU） 总线接口单元（ ）
2
指令预取队列(IPQ)
指令的一般执行过程： 指令的一般执行过程： 取指令 指令译码 读取操作数 执行指令 存放结果
3
串行工作方式：
8086以前的CPU采用串行工作方式： 8086以前的CPU采用串行工作方式： 以前的CPU采用串行工作方式
忙碌
1）CPU执行指令时总线处于空闲状态 ） 执行指令时总线处于空闲状态 2）CPU访问存储器 存取数据或指令 时要等待总线操作的完成 访问存储器(存取数据或指令 ） 访问存储器 存取数据或指令)时要等待总线操作的完成 缺点： 缺点：CPU无法全速运行 无法全速运行 解决：总线空闲时预取指令， 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到 需要指令时能立刻得到
6
结论
指令预取队列的存在使EU和 指令预取队列的存在使 和BIU两个部 两个部 分可同时进行工作， 分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求
7
8088/8086 CPU的特点
采用并行流水线工作方式 对内存空间实行分段管理： 对内存空间实行分段管理：
每段大小为16B～ 每段大小为16B～64KB 16B 用段地址和段内偏移实现对1MB空间的寻址 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址
支持多处理器系统； 支持多处理器系统； 片内没有浮点运算部件， 片内没有浮点运算部件，浮点运算由数学协处 理器8087支持（也可用软件模拟） 理器 支持（也可用软件模拟） 支持 注：80486DX以后的CPU均将数学协处理 器作为标准部件集成到CPU内部
8
二、8086CPU的内部结构
8086内部由两部分组成： 内部由两部分组成： 内部由两部分组成 执行单元（EU） 执行单元（ ） 总线接口单元（BIU） 总线接口单元（ ）
2
指令预取队列(IPQ)
指令的一般执行过程： 指令的一般执行过程： 取指令 指令译码 读取操作数 执行指令 存放结果
3
串行工作方式：
8086以前的CPU采用串行工作方式： 8086以前的CPU采用串行工作方式： 以前的CPU采用串行工作方式
第二章 微处理器
第 13 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
微 机 原 理 汇 编 接 口 技 术
BHE/S7
高8位数据允许/状态
ALE
地址锁存允许
MN/MX
最小/最大模式
DEN
数据允许
RD
读选通
DT/R
数据发送/接收
WR
写选通
READY
准备就绪
第 14 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
第 34 页
堆栈操作
微 机 原 理 汇 编 接 口 技 术
堆栈是按照“先进后出”原则组织的存储区域， 堆栈是按照“先进后出”原则组织的存储区域，堆栈的大小最大为 64KB 堆栈由堆栈段寄存器SS和堆栈指针寄存器 来寻址 堆栈由堆栈段寄存器 和堆栈指针寄存器SP来寻址，SS给出堆栈 和堆栈指针寄存器 来寻址， 给出堆栈 段的段基址， 指向当前栈顶 指向当前栈顶——段基址到栈顶的偏移量 段的段基址，SP指向当前栈顶 段基址到栈顶的偏移量 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 堆栈操作以字为单位。 堆栈操作以字为单位。 数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元， 数据进栈， 数据进栈 栈顶向低地址方向浮动，高位字节存入高地址单元， 低位字节存入低地址单元 数据出栈，栈顶向高地址方向浮动，低位字节弹到目的操作数 数据出栈， 数据出栈 栈顶向高地址方向浮动， 的低位， 的低位，高位字节弹到目的操作数的高位
外部8位数据总线 4 4字节指令队列 IO/M 准十六位CPU
8086
外部16位数据总线 6 6字节指令队列 M/IO 十六位CPU
第 16 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
微 机 原 理 汇 编 接 口 技 术
BHE/S7
高8位数据允许/状态
ALE
地址锁存允许
MN/MX
最小/最大模式
DEN
数据允许
RD
读选通
DT/R
数据发送/接收
WR
写选通
READY
准备就绪
第 14 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
第 34 页
堆栈操作
微 机 原 理 汇 编 接 口 技 术
堆栈是按照“先进后出”原则组织的存储区域， 堆栈是按照“先进后出”原则组织的存储区域，堆栈的大小最大为 64KB 堆栈由堆栈段寄存器SS和堆栈指针寄存器 来寻址 堆栈由堆栈段寄存器 和堆栈指针寄存器SP来寻址，SS给出堆栈 和堆栈指针寄存器 来寻址， 给出堆栈 段的段基址， 指向当前栈顶 指向当前栈顶——段基址到栈顶的偏移量 段的段基址，SP指向当前栈顶 段基址到栈顶的偏移量 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 堆栈操作以字为单位。 堆栈操作以字为单位。 数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元， 数据进栈， 数据进栈 栈顶向低地址方向浮动，高位字节存入高地址单元， 低位字节存入低地址单元 数据出栈，栈顶向高地址方向浮动，低位字节弹到目的操作数 数据出栈， 数据出栈 栈顶向高地址方向浮动， 的低位， 的低位，高位字节弹到目的操作数的高位
外部8位数据总线 4 4字节指令队列 IO/M 准十六位CPU
8086
外部16位数据总线 6 6字节指令队列 M/IO 十六位CPU
第 16 页
第二章(8086微处理器)
16位的ALU数据总线和8位的队列总线用于EU内部及 EU与BIU之间的通信
8086/8088 CPU的内部结构
2．总线接口部件 （BIU）：根据EU的请求，完成
CPU与存储器，CPU与I/O设备之间的信息传递。
在取指令时，从存储器的指定位臵取出指令送入
指令队列；
执行指令时，根据EU命令对指定存储单元或I/O 端口存取数据 包括： CS、DS、SS、ES、IP、地址加法器、指令 队列，内部寄存器，总线控制电路。
在t0～t4时间间隔中，理想情况下 ，8086可执行3条指令。
8086/8088 CPU的内部结构
1．执行部件（EU）：从BIU的指令队列中取指令，指 令译码，向EU各部件发出控制命令完成指令功能。 包括：通用寄存器组：AX,BX,CX,DX,SP,BP,SI,DI 暂存寄存器，PSW ALU 和EU控制接口电路
; 04 02
8086 CPU的寄存器结构
★ 通用寄存器组(8个)
★ 段寄存器(4个)
★ 指令指针寄存器IP (1个) ★ 标志寄存器FR (1个)
一、 通用寄存器组
主要功能： 保存CPU分析和执行时产生的中间结果
访问内存速度远远低于CPU的运算速度
通用寄存器组可分为三组：
数据寄存器—AX、BX、CX和DX，可用来存
★ 8086CPU的操作和时序
一、8086的编程结构
★ 8086CPU内部结构 ★ 8086计算机系统指令操作过程 ★ 8086CPU的寄存器结构
8086微处理器内部结构
AH BH CH DH AL BL CL DL SP BP SI DI
16位
通用 寄存器
地 址 加 法 器
∑
CS DS SS ES IP 内部寄存器
微机原理第二章课件-80868088微处理器的内部结构
算术逻辑单元（ALU）
执行位移、循环等位操作。
执行与、或、非等逻辑运 算。
执行加、减、乘、除等算 术运算。
逻辑运算 算术运算
位操作
标志寄存器
状态标志
记录运算结果的状态，如进位标志、 溢出标志和零标志等。
控制标志
用于控制处理器行为，如中断允许标 志和方向标志等。
03 8086/8088微处理器的 输入/输出结构
02 8086/8088微处理器的 内部结构
寄存器结构
通用寄存器
状态寄存器
用于存储操作数和中间结果，包括数 据寄存器、地址寄存器和段寄存器等。
用于存储处理器状态信息，如溢出标 志、奇偶校验标志和中断允许标志等。
控制寄存器
用于存储程序计数器、标志寄存器、 中断屏蔽寄存器和调试寄存器等。
存储器管理单元（MMU）
工作原理
指令解码器通常包含一系列的解码器逻辑门，每个逻辑门对应于一种可能的机器码。当解码器读取到一条指令时，它 会激活相应的逻辑门，从而生成一组控制信号。这些控制信号随后被发送到微处理器的其他部分，以执行相应的操作 。
重要性
指令解码器是微处理器中至关重要的部分，因为它决定了微处理器如何执行程序中的指令。不同的指令 解码器设计可以实现不同的指令集，从而影响微处理器的性能和功能。
输入/输出端口
输入/输出端口
8086/8088微处理器拥有多个输 入/输出端口，这些端口可以与 外部设备进行数据交换。每个端 口都由一个16位的地址唯一标识， 通过端口地址可以寻址到具体的
端口进行读写操作。
数据总线
在输入/输出端口中，数据总线 是一个双向的8位数据通道，用 于在微处理器和外部设备之间传 输数据。数据总线可以同时进行
计算机原理_2 8086微处理器
READY RDY1 AEN1 RDY2 AEN 2
3 复位信号产生 输入RES经过斯密特触发器分频以后，在时钟同频下产生RESET信号 送给CPU的RESET引脚，进行复位。 通常有以下两种情况会产生硬件复位信号： a 电源开关打开 b 按下机箱上的Reset按钮 电路如下所示：
例：CS的内容是89ABH，IP 的内容是0201H，则生成的地
址是89AB0H+0201H=89CB1H
20位的地址加法器 段地址左移4位+偏移量 → 20位的实际物理地址 段地址*16+偏移量 → 20位的实际物理地址 6个字节的指令队列
执行部件(EU)
16位的算术逻辑单元ALU 4个16位的通用寄存器 AX,BX,CX,DX，它们又可以分成8个8位的寄存器使用 AH,AL,BH,BL,CH,CL,DH,DL AL AH 4个16位的专用寄存器 SP——堆栈指针寄存器 BP——基址指针寄存器 SI ——源变址寄存器 DI ——目的变址寄存器
(二）时钟发生电路8284A 1 产生时钟信号 OSC 内部时钟同频信号 CLK 内部时钟三分频信号，占空比1/3 PCLK 内部时钟六分频信号，占空比1/2 CSYNC 外部时钟的同频信号 X1、X2 外接晶体，供内部振荡器产生震荡频率 EFI 外接时钟入端 F/C 时钟输入选择 PC机中14.31818MHz的外接晶体 CLK=4.77MHz 2 准备就绪信号 ASYNC为低电平时，表示READY输出时插入一个时钟周期延时。
三、常用的数据管理方式
堆
栈
LIFO FIFOቤተ መጻሕፍቲ ባይዱ
1
2
堆栈：按照后进先出(LIFO)的原则组织的存储器空间（栈）。
(汇总)微机原理课件.ppt
微机系统利用3组总线，即数据总线DB、地址总线AB 和控制总线CB分别传送指令及指令执行过程中相关的数据、 地址信息和控制信息。
最新.
5
2.1.3 总线
（1 数据总线是在CPU、存储器或I/O端口等部件之间传递
数据的通道，每次传送一个“计算机字长”，其宽度（根数） 通常与计算机的字长一致。数据总线的传输是双向的。 （2
解：∵ 0ABH=10101011B= -85D 0FFH=11111111B= -1D ∴0ABH+0FFH=10101011B+11111111B = (1)10101010B= -86D
结果没有超出-128~127范围， CF=1，OF=0。 求下例中各状态标志的值： 1．
则 SF= 0, ZF= 0, PF= 0, CF最=新0. , OF=0, AF= 0
最新.
2
2.1.1微型计算机基本结构
最新.
3
2.1.2 微处理器CPU 微处理器简称CPU，是用来实现运算和控制功能的部
件，是整个微型计算机的核心，由运算器、控制器和寄存 器组3部分组成。CPU
1) 指明将要执行指令所在存储单元的地址，取出指令并
2) 3) 传送数据，包括在CPU内部传送数据以及与外界交换
最新.
7
2.2 8086微处理器的功能结构
8086是Intel系列的16位微处理器，是80x86系列微机
1）制造工艺：采用具有高速运算性能的HMOS工艺制成。 2）芯片集成度：芯片上集成有2.9万个晶体管，用单一的 +5V电源和40 3）时钟频率：5～10MHz，最快的指令执行时间0.4μs。4） 字长：16位8088为准16 5 6）内存容量：20位地址可寻址1MB 7）端口地址：16位I/O地址可寻址64KB 8）中断功能：可处理内部软件中断和外部硬件中断，中断 源可多达25个。
最新.
5
2.1.3 总线
（1 数据总线是在CPU、存储器或I/O端口等部件之间传递
数据的通道，每次传送一个“计算机字长”，其宽度（根数） 通常与计算机的字长一致。数据总线的传输是双向的。 （2
解：∵ 0ABH=10101011B= -85D 0FFH=11111111B= -1D ∴0ABH+0FFH=10101011B+11111111B = (1)10101010B= -86D
结果没有超出-128~127范围， CF=1，OF=0。 求下例中各状态标志的值： 1．
则 SF= 0, ZF= 0, PF= 0, CF最=新0. , OF=0, AF= 0
最新.
2
2.1.1微型计算机基本结构
最新.
3
2.1.2 微处理器CPU 微处理器简称CPU，是用来实现运算和控制功能的部
件，是整个微型计算机的核心，由运算器、控制器和寄存 器组3部分组成。CPU
1) 指明将要执行指令所在存储单元的地址，取出指令并
2) 3) 传送数据，包括在CPU内部传送数据以及与外界交换
最新.
7
2.2 8086微处理器的功能结构
8086是Intel系列的16位微处理器，是80x86系列微机
1）制造工艺：采用具有高速运算性能的HMOS工艺制成。 2）芯片集成度：芯片上集成有2.9万个晶体管，用单一的 +5V电源和40 3）时钟频率：5～10MHz，最快的指令执行时间0.4μs。4） 字长：16位8088为准16 5 6）内存容量：20位地址可寻址1MB 7）端口地址：16位I/O地址可寻址64KB 8）中断功能：可处理内部软件中断和外部硬件中断，中断 源可多达25个。
微机8088第二章
15
1 0 0 1 1
OF DF IF TF SF ZF
0 1 0 1
AF PF
0
CF
FR
实模式下标志寄存器有9个标志位：6个状态标志位，3个控制标志位 状态标志位反映算术或逻辑运算后结果的状态： CF——进/借位标志。D7/D15向高位有进/借位，CF为1，否则为0。 PF——奇偶标志，运算结果中1的个数为偶数置1 AF——辅助进/借位标志，低4位/ 8位向高位产生进/借位置1，用于十进 制数运算调整。 ZF — 零标志，结果为0置1 SF ——符号标志，与运算结果的最高位相同。 OF — 溢出标志。反映有符号数作加法或减法运算时，运算结果是否 出现溢出的状态。OF=1，溢出。 字节：+127~-128； 字：+32767~-32768
微处理器的集成度
•指微处理器芯片上集成的晶体管的密度。 •最早Intel 4004的集成度为2250个晶体管，Pentium III的集 成度已经达到750万个晶体管以上，集成度提高了3000多倍 。
微处理器的发展概况 1971年～1977年是微处理器发展的早期阶段:
1971年：Intel 4004，是世界上
第三代：80386（1985年-1988年）
•第一个实用的32位微处理器，采用了 1.5m工艺，集成了275,000个晶体管 ，工作频率达到16MHz。80386的内 部寄存器、数据总线和地址总线都是 32 位 的 。 通 过 32 位 的 地 址 总 线 ， 80386的可寻址空间达到4GB。
•80386的其他一些版本：80386SX，包含16位数据总线 和24位地址总线，寻址空间为16MB；80386SL／ 80386SLC，包含 l6位数据总线和25位地址总线，寻址 空间为32MB。由于这些微处理器由于与I/O之间传输 为16位，故也称为准32位微处理器。
智能仪器第2章微处理器的选择
后来，许多厂家生产与8051指令系统兼容的单 片机,系统结构均采用 CMOS工艺，因而常用 80C51 系列来称呼所有具有 8051指令系统的单片机及8051 内核的单片机。
主要生产厂家？ 代表性芯片？
第2章 微处理器的选择
AT89系列的主 要特点
第2章 微处理器的选择
1. 基本型单片机(Atmel公司的AT89系列)
3.精简增强型单片机(Philips公司的P87LPC900系列)
特点是无三总线构架,内部增加了许多功能部件，如 LCD段驱动器、模拟比较器、12C通信端口和看门狗定时 器等，其内部 Flash同时可作E2PROM使用，且内含RTC 日历时钟功能等。
P89LPC900系列基于6倍速的80C51兼容内核，内嵌 Flash程序存储器，可实现在应用编程(ClAP)/在系统编程 (ISP)和快速的2 ms页编程/擦除周期;包括512字节片内 E2PROM和768字节SRAM数据存储器;包括了16位捕获/ 比较/PWM、3 Mb/s的SPI和400 Kb/s的FC总线、增强型 DART、看门狗定时器和用户可选择的电源管理功能;带 有精度为±2.5%的内部振荡器。
第2章 微处理器的选择
3.高档型单片机(Silicon Lab公司的C8051F000系列)
Silicon Lab公司的C8051F系列单片机具有与 MCS 51单片机内核指令集完全兼容的微控制器。
C8051F系列单片机采用具有专利的CIP-51内 核，而Silicon Lab专利与MCS-5l单片机指令系统完 全兼容，运行速度高达25MIPS，除具有标准8051 的数字外设部件之外，片内还集成数据采集和控制 系统中常用的模拟部件和其他数字外设及功能部件。
MIPS (计算机) - 即Million Instructions Per Second（每秒百万条指令）
主要生产厂家？ 代表性芯片？
第2章 微处理器的选择
AT89系列的主 要特点
第2章 微处理器的选择
1. 基本型单片机(Atmel公司的AT89系列)
3.精简增强型单片机(Philips公司的P87LPC900系列)
特点是无三总线构架,内部增加了许多功能部件，如 LCD段驱动器、模拟比较器、12C通信端口和看门狗定时 器等，其内部 Flash同时可作E2PROM使用，且内含RTC 日历时钟功能等。
P89LPC900系列基于6倍速的80C51兼容内核，内嵌 Flash程序存储器，可实现在应用编程(ClAP)/在系统编程 (ISP)和快速的2 ms页编程/擦除周期;包括512字节片内 E2PROM和768字节SRAM数据存储器;包括了16位捕获/ 比较/PWM、3 Mb/s的SPI和400 Kb/s的FC总线、增强型 DART、看门狗定时器和用户可选择的电源管理功能;带 有精度为±2.5%的内部振荡器。
第2章 微处理器的选择
3.高档型单片机(Silicon Lab公司的C8051F000系列)
Silicon Lab公司的C8051F系列单片机具有与 MCS 51单片机内核指令集完全兼容的微控制器。
C8051F系列单片机采用具有专利的CIP-51内 核，而Silicon Lab专利与MCS-5l单片机指令系统完 全兼容，运行速度高达25MIPS，除具有标准8051 的数字外设部件之外，片内还集成数据采集和控制 系统中常用的模拟部件和其他数字外设及功能部件。
MIPS (计算机) - 即Million Instructions Per Second（每秒百万条指令）
微处理器的结构
@ 2011 BIT
地址总线（ 20 位） AH BH 通用寄存器 CH AL BL CL 数据总线 （ 16 位） CS DS SS ES IP 内部通用 寄存器
DH DL SP BP SI DI ALU 数据总线 （ 16 位） 暂存寄存器 ALU 标志寄存器 EU 控 制系统 执行部件 （ EU）
（4）指令队列——指令队列，在执行指令的同时， 从存储器中取下面的指令，放在指令队列缓冲器中排 队；执行完一条指令就可以立即执行下一条指令，提 高了CPU的效率； （注：8086CPU的指令队列有6字节，8088CPU有4字 节）。
3，总线接口部件（BIU）和执行部件（EU）的功能
@ 2011 BIT
1，代码段寄存器CS （Code Segment） 存放代码段的段基地址。 2，数据段寄存器DS （Data Segment） 存放数据段的段基地址。 3，堆栈段寄存器SS （Stack Segment） 存放堆栈段的段基地址。 4，附加数据段寄存器ES （Extra Segment） 存放附加段的段基地址。
DS=6200H
SS=6280H
重叠——两个段区会出 现相同的地址的现象
@ 2011 BIT
附：末地址的计算方法 （1）存储字节末地址=首地址+存储容量（字节数） -1 例如，首地址为60000H，存储容量为8KB （213=2000H）， 末地址=60000H+8K-1=60000H+2000H-1=61FFFH 又如，627FFH=62000H+2K-1=62000H+800H-1 （2）存储字末地址=首地址+（字数-1）×2 例如，从20000H开始安排16个字，其末地址为： 20000H+（16-1）×2=2001EH 注：1K=1024=400H、2K=2048=800H、 4K=4096=1000H、8K=2000H、16K=4000H
NEW02_第二章_微处理器_part2
微机原理与接口
Pentium性能简介
Pentium通往外部存储器的数据总线为64位， CPU内部主要寄存器的宽度仍然为32位，那么 Pentium、Pentium（P54C）应该是32位微处理器 。外部64位数据总线（D63-D0）每次可同时传输8 字节的二进制信息，若选用主总线时钟频率66MHz 计算，即存储器总线的时钟频率也为66MHz，则 Pentium与主存储器交换数据的速率可为528MB/S 。
微机原理与接口
Pentium CPU原理结构图
微机原理与接口
2.6.1 Pentium的原理结构
二、原理结构 在Pentium CPU中，总线接口部件实现 CPU与系统总线之间的连接，其中包括64位 双向的数据线、32位地址线和所有的控制信 号线，具有锁存与缓冲等功能，总线接口部 件实现CPU与外设之间的信息交换，并产生 相应的各类总线周期。
··· ·· ··
微机原理与接口
从上述程序可以看出，许多分支转移指令 转向每个分支的机会不是均等的，而且大多数 分支转移指令排列在循环程序段中，除了一次 跳出循环体之外，其余转移的目标地址均在循 环体内。因此，分支转移指令的转移目标地址 是可以预测的，预测的依据就是前一次转移目 标地址的状况，即根据历史状态预测下一次转 移的目标地址。预测的准确率不可能为100%， 但是对于某些转移指令预测的准确率却非常高。
U、V流水线中整数指令流水线均由5段组成。分别 为预取指令（PF）、指令译码（D1）、地址生成（ D2）、指令执行（EX）和结果写回（WB）。
由于采用了指令流水线作业，每条指令流水线可以 在1个时钟周期内执行一条指令。因此，最佳情况 下一个时钟周期内可以执行两条整数指令。
微机原理与接口
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
指令的执行
2）总线接口部件BIU（Bus Interface Unit） BIU由指令队列、地址加法器、总线控制逻辑，
段寄存器等组成，负责与系统总线打交道
2.1.1 8086的功能结构
2.1.1.1 微处理器执行指令的简要过程
微处理器执行 一条指令的简 要过程:
取指令 指令译码 取操作数 执行指令 存放运算结果
课堂练习
完成二进制数10000101B与01101110B的加法，分析 各标志位的状态
1000 0101 ＋ 0110 1110
1111 0011
运算结果标志位：CF=0，AF=1，PF＝1， ZF＝0，SF＝1，OF＝0。
2.1.2.3 标志寄存器（控制标志位1）
控制标志位：控制CPU的操作，由程序设置或清除。 1） DF（Direction Flag）：方向标志，D10位。 控制数据串操作指令的步进方向。 若用指令STD将DF=1, 数据串操作过程中地址自动递减； 若用指令CLD将DF=0, 则地址自动递增。 2） TF（Trap Flag）：跟踪（陷阱）标志，D8位。 为方便调试程序而设置的。 若TF=1，CPU处于单步工作方式； 若TF=0，正常执行程序。
的操作数
基址(Base)寄存器, BX 支持多种寻址,常用作 XLAT指令中提供被查表格中源操作数的间接地址
地址寄存器
CX
16位计数器 串操作时用作串长计数器；循环操作中用作循环次
（Counter）
数计数器
CL
8位计数器
移位或循环移位时用作移位次数计数器
DX
16位数据（Data） 寄存器
在间接寻址的I/O指令中提供端口地址；字乘时存 放积的高
被除数的低字并存放商
字节乘时提供一个操作数并存放积的低字节；字节
除时提供
AL
AX的低8位
被除数的低字节并存放商；BCD码运算指令和
XLAT指令中作累加器；字节I/O操作中存放8位输
入/输出数据
字节乘时提供一个操作数并存放积的高字节；字节
AH
AX的高8位
除时提供 被除数的高字节并存放余数；LAHF指令中充当目
2）ALU的核心是16位二进制加法器
3）16位状态标志寄存器（7位未用）存放操作 后的状态特征和设置的控制标志。
4）EU控制器是执行指令的控制电路，实现从队 列中取指令、译码、产生控制信号等。
2.1.1.5 BIU的功能
BIU的功能：
1） BIU从主存取指令送到指令队列缓冲器。
2） CPU执行指令时，总线接口单元要配合EU 从指定的主存单元或外设端口中取数据，将数 据传送给EU或把EU的操作结果传送到指定的主 存单元或外设端口中
微处理器
4N的课堂
章节主要内容
微处理器
运算器 控制器
主机 内部存储器：ROM、RAM I/O接口：串行接口、并行接口
微 型 计
硬 件
外部 设备
系统总线：AB；CB；DB 外存储器：磁盘、光盘、移动存储设备 输入设备：键盘、鼠标、扫描仪等 输出设备：显示器、打印机、绘图仪等
算 机 系
电源
其他设备：网卡，调制解调器
用它来取压栈的参数
SI
源变址（Source Index）寄存器。它 支持间接寻址、变址寻址、基址加变
址寻址等多种寻址
串操作时用作源变址寄存器，指 示数据段（段默认）或其他段 （段超越）中源操作数的偏移地
址
目的变址（Destination Index）寄 串操作时用作目的变址寄存器，
DI 存器。它支持间接寻址、变址寻址、 指示附加段（段默认）中目的操
2.1 8086微处理器的结构
8086是Intel第三代微处理器。
它是功能很强大的16位微处理器，它的内 部和外部的数据总线都是16位的，地址总 线宽度为20位，可寻址空间达220，即 1MB。
2.1.1 8086的功能结构 8086微处理器的内部功能结构由两个独立的工
作部件： 1）执行部件EU（Execution Unit） EU由运算器、寄存器组、控制器等组成，负责
1）引脚的功能：即引脚信号的定义
2）信号的有效电平：即控制引脚使用有效时的 逻辑电平
3）信号的流向：芯片与其他部件的联系全靠在 引脚上传送信息
4）引脚的复用：在芯片设计中，有时为了以少 量的引脚提供更多的功能，会采用引脚复用
5）三态能力：“三态”能力指有的引脚除了能 正常的输出或输入高，低电平外，还能输出高 阻状态。
2.1.2.3 标志寄存器（状态标志位3）
5） SF（Sign Flag）：符号标志，D7位。 如运算结果为负数，SF=1； 如运算结果为正数，ZF=0；
6）OF（Overflow Flag）：溢出标志，D11位。 如带符号数在进行算术运算时产生了溢出，OF=1； 如无溢出，OF=0。 溢出表示运算结果已经超出机器能够表示的数值范围。
2.1.1.2 指令队列缓冲器
1）取指时，当指令队列缓冲器中存满1条指令， EU开始执行；
2）指令队列缓冲器中只要空出2个(8088空出1 个)指令字节时，BIU便自动执行取指操作，直 到填满时为止。
3）EU执行指令时，如需对内存或I/O设备存储 数据时，BIU将在执行完现行取指的存储器周期 后的下一个存储器周期，对内存单元或I/O设备 进行存取操作，交换的数据经BIU由EU进行处理。
字，字除时提供被除数高字并存放余数
表2-2 8086中地址寄存器的一般用法和隐含用法
寄存器
一般用法
SP
堆栈指针（Stack Pointer），与SS 配合指示堆栈栈顶的位置
隐含用法 压栈、出栈操作中指示栈顶
基址指针（Base Pointer），它支持
BP
间接寻址、基址寻址、基址加变址等 多种寻址手段。在子程序调用时，常
4）当EU执行完转移、调用和返回指令时，要清 除指令队列缓冲器，并.1.3 EU的功能
EU的功能：
1） 从BIU的指令队列缓冲器中取出指令，由EU 控制器的指令译码器译码产生相应的操作控制 信号给各部件
2） 对操作数进行算术运算和逻辑运算，并将运 算结果的状态特征保存到状态寄存器FR中
6个状态标志位：CF、PF、AF、ZF、SF、OF 3个控制标志位：DF、IF、TF
2.1.2.3 标志寄存器（状态标志位1）
状态标志位：反映算术或逻辑运算后结果状态 1）CF（Carry Flag）：进位标志，D0位。 执行结果在最高位上产生了一个进位或借位，CF=1； 无进位或借位，CF=0。 会受循环指令影响。 2）PF（Parity Flag）：奇偶性标志，D2位。 执行结果的低8位中有偶数个“1”时，PF=1；否则，
2.1.2.3 标志寄存器（控制标志位2）
3） IF（Interrupt Flag）：中断允许标志，D9 位。
控制可屏蔽中断。
若用指令STI将IF=1, 允许接受外部从INTR引脚 发来的可屏蔽中断请求；
若用指令CLI将IF=0, 禁止接受外部发来的可屏 蔽中断请求。
IF的状态不影响非屏蔽中断（NMI）请求，也不 影响CPU响应内部的中断请求。
AD1
DEN (S0)
AD1
DEN (S0)
AD0
ALE (QS0)
AD0
ALE (QS0)
NMI
INTA(QS1)
NMI
INTA(QS1)
INTR
TEST
INTR
TEST
CLK
READY
CLK
READY
GND
RESET
8086引脚图
GND
RESET
8088引脚图
2.1.3.1 芯片引脚特性的描述
3） EU不直接与CPU外部系统相连，当需要与 主存储器或I/O设备交换数据时，EU向BIU发出 命令，并提供给BIU16位有效地址及所需传送的 数据
2.1.1.4 EU的特点
EU的特点：
1） 通用数据寄存器AX，BX，CX，DX，既可 以作16位寄存器使用，也可以分成高、低8位分 别作两个8位寄存器使用
四个段地址寄存器，即 CS（code segment）——16位的代码段寄存器，
存放当前程序所用所在段的基地址 DS（data segment）——16位的数据段寄存器，
存放当前数据段的起始地址 SS（stack segment）——16位的扩展段寄存器，
存放当前堆栈段的起始地址 ES（extended segment）——16位的堆栈段寄存器；
操作系统
汇编程序
统
软
系统软件 语言处理程序 解释程序
支持软件
编译程序
件 应用软件：工程计算、数据处理，过程控制，等
2.1 8086微处理器的结构
微处理器（Micro Processor,MP）：是 指由一片或几片大规模集成电路组成的， 具有运算器和控制器功能的中央处理单元， 也称作中央处理单元（Central Processing Unit，CPU），是微型计算 机的核心。
2.1.3 8086的工作模式和引脚特性
GND
VCC
GND
VCC
AD14
AD15
A14
A15
AD13
A16/S3
A13
A16/S3
AD12
A17/S4
A12
A17/S4
AD11
A18/S5
A11
A18/S5
AD10
A19/S6
A10
A19/S6
AD9
BHE/S7
A9
SS0(HIGH)
AD8
MN/MX
3组信息寄存器和1个标志寄存器： 1）通用数据寄存器组 2）地址指针和变址寄存器 3）段寄存器组（包含一个指令指针寄存器
（IP）） 4）标志寄存器
2）总线接口部件BIU（Bus Interface Unit） BIU由指令队列、地址加法器、总线控制逻辑，
段寄存器等组成，负责与系统总线打交道
2.1.1 8086的功能结构
2.1.1.1 微处理器执行指令的简要过程
微处理器执行 一条指令的简 要过程:
取指令 指令译码 取操作数 执行指令 存放运算结果
课堂练习
完成二进制数10000101B与01101110B的加法，分析 各标志位的状态
1000 0101 ＋ 0110 1110
1111 0011
运算结果标志位：CF=0，AF=1，PF＝1， ZF＝0，SF＝1，OF＝0。
2.1.2.3 标志寄存器（控制标志位1）
控制标志位：控制CPU的操作，由程序设置或清除。 1） DF（Direction Flag）：方向标志，D10位。 控制数据串操作指令的步进方向。 若用指令STD将DF=1, 数据串操作过程中地址自动递减； 若用指令CLD将DF=0, 则地址自动递增。 2） TF（Trap Flag）：跟踪（陷阱）标志，D8位。 为方便调试程序而设置的。 若TF=1，CPU处于单步工作方式； 若TF=0，正常执行程序。
的操作数
基址(Base)寄存器, BX 支持多种寻址,常用作 XLAT指令中提供被查表格中源操作数的间接地址
地址寄存器
CX
16位计数器 串操作时用作串长计数器；循环操作中用作循环次
（Counter）
数计数器
CL
8位计数器
移位或循环移位时用作移位次数计数器
DX
16位数据（Data） 寄存器
在间接寻址的I/O指令中提供端口地址；字乘时存 放积的高
被除数的低字并存放商
字节乘时提供一个操作数并存放积的低字节；字节
除时提供
AL
AX的低8位
被除数的低字节并存放商；BCD码运算指令和
XLAT指令中作累加器；字节I/O操作中存放8位输
入/输出数据
字节乘时提供一个操作数并存放积的高字节；字节
AH
AX的高8位
除时提供 被除数的高字节并存放余数；LAHF指令中充当目
2）ALU的核心是16位二进制加法器
3）16位状态标志寄存器（7位未用）存放操作 后的状态特征和设置的控制标志。
4）EU控制器是执行指令的控制电路，实现从队 列中取指令、译码、产生控制信号等。
2.1.1.5 BIU的功能
BIU的功能：
1） BIU从主存取指令送到指令队列缓冲器。
2） CPU执行指令时，总线接口单元要配合EU 从指定的主存单元或外设端口中取数据，将数 据传送给EU或把EU的操作结果传送到指定的主 存单元或外设端口中
微处理器
4N的课堂
章节主要内容
微处理器
运算器 控制器
主机 内部存储器：ROM、RAM I/O接口：串行接口、并行接口
微 型 计
硬 件
外部 设备
系统总线：AB；CB；DB 外存储器：磁盘、光盘、移动存储设备 输入设备：键盘、鼠标、扫描仪等 输出设备：显示器、打印机、绘图仪等
算 机 系
电源
其他设备：网卡，调制解调器
用它来取压栈的参数
SI
源变址（Source Index）寄存器。它 支持间接寻址、变址寻址、基址加变
址寻址等多种寻址
串操作时用作源变址寄存器，指 示数据段（段默认）或其他段 （段超越）中源操作数的偏移地
址
目的变址（Destination Index）寄 串操作时用作目的变址寄存器，
DI 存器。它支持间接寻址、变址寻址、 指示附加段（段默认）中目的操
2.1 8086微处理器的结构
8086是Intel第三代微处理器。
它是功能很强大的16位微处理器，它的内 部和外部的数据总线都是16位的，地址总 线宽度为20位，可寻址空间达220，即 1MB。
2.1.1 8086的功能结构 8086微处理器的内部功能结构由两个独立的工
作部件： 1）执行部件EU（Execution Unit） EU由运算器、寄存器组、控制器等组成，负责
1）引脚的功能：即引脚信号的定义
2）信号的有效电平：即控制引脚使用有效时的 逻辑电平
3）信号的流向：芯片与其他部件的联系全靠在 引脚上传送信息
4）引脚的复用：在芯片设计中，有时为了以少 量的引脚提供更多的功能，会采用引脚复用
5）三态能力：“三态”能力指有的引脚除了能 正常的输出或输入高，低电平外，还能输出高 阻状态。
2.1.2.3 标志寄存器（状态标志位3）
5） SF（Sign Flag）：符号标志，D7位。 如运算结果为负数，SF=1； 如运算结果为正数，ZF=0；
6）OF（Overflow Flag）：溢出标志，D11位。 如带符号数在进行算术运算时产生了溢出，OF=1； 如无溢出，OF=0。 溢出表示运算结果已经超出机器能够表示的数值范围。
2.1.1.2 指令队列缓冲器
1）取指时，当指令队列缓冲器中存满1条指令， EU开始执行；
2）指令队列缓冲器中只要空出2个(8088空出1 个)指令字节时，BIU便自动执行取指操作，直 到填满时为止。
3）EU执行指令时，如需对内存或I/O设备存储 数据时，BIU将在执行完现行取指的存储器周期 后的下一个存储器周期，对内存单元或I/O设备 进行存取操作，交换的数据经BIU由EU进行处理。
字，字除时提供被除数高字并存放余数
表2-2 8086中地址寄存器的一般用法和隐含用法
寄存器
一般用法
SP
堆栈指针（Stack Pointer），与SS 配合指示堆栈栈顶的位置
隐含用法 压栈、出栈操作中指示栈顶
基址指针（Base Pointer），它支持
BP
间接寻址、基址寻址、基址加变址等 多种寻址手段。在子程序调用时，常
4）当EU执行完转移、调用和返回指令时，要清 除指令队列缓冲器，并.1.3 EU的功能
EU的功能：
1） 从BIU的指令队列缓冲器中取出指令，由EU 控制器的指令译码器译码产生相应的操作控制 信号给各部件
2） 对操作数进行算术运算和逻辑运算，并将运 算结果的状态特征保存到状态寄存器FR中
6个状态标志位：CF、PF、AF、ZF、SF、OF 3个控制标志位：DF、IF、TF
2.1.2.3 标志寄存器（状态标志位1）
状态标志位：反映算术或逻辑运算后结果状态 1）CF（Carry Flag）：进位标志，D0位。 执行结果在最高位上产生了一个进位或借位，CF=1； 无进位或借位，CF=0。 会受循环指令影响。 2）PF（Parity Flag）：奇偶性标志，D2位。 执行结果的低8位中有偶数个“1”时，PF=1；否则，
2.1.2.3 标志寄存器（控制标志位2）
3） IF（Interrupt Flag）：中断允许标志，D9 位。
控制可屏蔽中断。
若用指令STI将IF=1, 允许接受外部从INTR引脚 发来的可屏蔽中断请求；
若用指令CLI将IF=0, 禁止接受外部发来的可屏 蔽中断请求。
IF的状态不影响非屏蔽中断（NMI）请求，也不 影响CPU响应内部的中断请求。
AD1
DEN (S0)
AD1
DEN (S0)
AD0
ALE (QS0)
AD0
ALE (QS0)
NMI
INTA(QS1)
NMI
INTA(QS1)
INTR
TEST
INTR
TEST
CLK
READY
CLK
READY
GND
RESET
8086引脚图
GND
RESET
8088引脚图
2.1.3.1 芯片引脚特性的描述
3） EU不直接与CPU外部系统相连，当需要与 主存储器或I/O设备交换数据时，EU向BIU发出 命令，并提供给BIU16位有效地址及所需传送的 数据
2.1.1.4 EU的特点
EU的特点：
1） 通用数据寄存器AX，BX，CX，DX，既可 以作16位寄存器使用，也可以分成高、低8位分 别作两个8位寄存器使用
四个段地址寄存器，即 CS（code segment）——16位的代码段寄存器，
存放当前程序所用所在段的基地址 DS（data segment）——16位的数据段寄存器，
存放当前数据段的起始地址 SS（stack segment）——16位的扩展段寄存器，
存放当前堆栈段的起始地址 ES（extended segment）——16位的堆栈段寄存器；
操作系统
汇编程序
统
软
系统软件 语言处理程序 解释程序
支持软件
编译程序
件 应用软件：工程计算、数据处理，过程控制，等
2.1 8086微处理器的结构
微处理器（Micro Processor,MP）：是 指由一片或几片大规模集成电路组成的， 具有运算器和控制器功能的中央处理单元， 也称作中央处理单元（Central Processing Unit，CPU），是微型计算 机的核心。
2.1.3 8086的工作模式和引脚特性
GND
VCC
GND
VCC
AD14
AD15
A14
A15
AD13
A16/S3
A13
A16/S3
AD12
A17/S4
A12
A17/S4
AD11
A18/S5
A11
A18/S5
AD10
A19/S6
A10
A19/S6
AD9
BHE/S7
A9
SS0(HIGH)
AD8
MN/MX
3组信息寄存器和1个标志寄存器： 1）通用数据寄存器组 2）地址指针和变址寄存器 3）段寄存器组（包含一个指令指针寄存器
（IP）） 4）标志寄存器