第七输入输出级电路设计
数字电路与逻辑设计(第二版)章图文 (2)
第2章 组合逻辑电路
2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争-冒险
第2章 组合逻辑电路
2.1 集成门电路
2.1.1 TTL门电路 TTL门电路由双极型三极管构成,它的特点是速度
快、抗静电能力强、集成度低、功耗大,目前广泛应用 于中、小规模集成电路中。TTL门电路有74（商用） 和54（军用）两大系列,每个系列中又有若干子系列,例 如，74系列包含如下基本子系列：
4)传输延时tP 传输延时tP指输入变化引起输出变化所需的时间,它 是衡量逻辑电路工作速度的重要指标。传输延时越短, 工作速度越快,工作频率越高。tPHL指输出由高电平变 为低电平时,输入脉冲的指定参考点（一般为中点）到 输出脉冲的相应指定参考点的时间。tPLH指输出由低电 平变为高电平时,输入脉冲的指定参考点到输出脉冲的 相应指定参考点的时间。标准TTL系列门电路典型的 传输延时为11ns;高速TTL系列门电路典型的传输延时 为3.3ns。HCT系列CMOS门电路的传输延时为7ns;AC 系列CMOS门电路的传输延时为5ns;ALVC系列CMOS 门电路的传输延时为3ns。
第2章 组合逻辑电路
图2―2和图2―3分别给出了TTL电路和CMOS电 路的输入/输出逻辑电平。
当输入电平在UIL(max)和UIH(min)之间时,逻辑电路可 能把它当作0,也可能把它当作1，而当逻辑电路因所接 负载过多等原因不能正常工作时,高电平输出可能低于 UOH(min),低电平输出可能高于UOL(max)。
第2章 组合逻辑电路
74AC和74ACT:先进CMOS(Advanced CMOS)。 74AHC和74AHCT:先进高速CMOS(Advanced High speed
十六进制7段数码显示译码器设计实验报告
实验名称：十六进制7段数码显示译码器设计实验目的：1．设计七段显示译码器2．学习Verilog HDL文本文件进行逻辑设计输入；3．学习设计仿真工具的使用方法；工作原理：7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。
例如6-18作为7段译码器，输出信号LED7S 的7位分别接图6-17数码管的7个段，高位在左，低位在右。
例如当LED7S输出为“1101101”时，数码管的7个段g,f,e,d,c,b,a分别接1,1,0,1,1,0,1；接有高电平的段发亮，于是数码管显示“5”。
注意，这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h，例6-18中的LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)应改为…(7 DOWNTO 0)。
实验内容1：将设计好的VHDL译码器程序在Quartus II上进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。
实验步骤：步骤1：新建一个文件夹击打开vhdl文件；步骤2:编写源程序并保存步骤3：新建一个工程及进行工程设置步骤4：调试程序至无误；步骤5：接着新建一个VECTOR WAVEFOM文件及展出仿真波形设置步骤6：输入数据并输出结果（时序仿真图）步骤7：设置好这个模式步骤8：生成RTL原理图步骤9：引脚锁定及源代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DECL7S ISPORT(A :IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END;ARCHITECTURE one OF DECL7S ISBEGINPROCESS(A)BEGINCASE A ISWHEN"0000"=> LED7S<="0111111";WHEN"0001"=> LED7S<="0000110";WHEN"0010"=> LED7S<="1011011";WHEN"0011"=> LED7S<="1001111";WHEN"0100"=> LED7S<="1100110";WHEN"0101"=> LED7S<="1101101";WHEN"0110"=> LED7S<="1111101";WHEN"0111"=> LED7S<="0000111";WHEN"1000"=> LED7S<="1111111";WHEN"1001"=> LED7S<="1101111";WHEN"1010"=> LED7S<="1110111";WHEN"1011"=> LED7S<="1111100";WHEN"1100"=> LED7S<="0111001";WHEN"1101"=> LED7S<="1011110";WHEN"1110"=> LED7S<="1111001";WHEN"1111"=> LED7S<="1110001";WHEN OTHERS =>NULL;END CASE;END PROCESS;END;实验内容二：1、硬件测试。
组合逻辑电路7、8、9节
4.7比较器导读:在这一节中，你将学习：⏹数值比较器的概念⏹一位数值比较器电路⏹集成数值比较器及应用用来完成两个二进制数A、B大小比较的逻辑电路称为数值比较器，简称比较器。
其比较结果有A>B、A<B、A=B 三种情况。
4.7.1 1位数值比较器一位数值比较器是比较器的基础。
它只能比较两个一位二进制数的大小，图4-57所示为一个一位二进制比较器，可以通过分析得到它的输出逻辑表达式为：BA L=1；BAL=2；BABAABBAL+=+=3由输出逻辑表达得1位数值比较器的真值表如表4-24所示。
图4-57 1位二进制比较器表4-24 1位数值比较器的真值表由真值表可知，将逻辑变量A，B的取值当作二进制数，当A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。
4.7.2 集成数值比较器多位数值比较器的设计原则是先从高位比起,高位不等时，数值的大小由高位确定。
若高位相等,则再比较低位数,比较结果由低位的比较结果决定。
常用的集成数值比较器有4位数值比较器74LS85，其功能表如表4-25所示，从表4-25中可看出：表4-25 74LS85功能表真值表中的输入变量包括八个比较输入端A 3、B 3、A 2、B 2、A 1、B 1 、A 0、B 0和三个级联输入端A ＇>B ＇、A ＇<B ＇和A ＇=B ＇。
级联输入端是为了便于输入低位数比较结果，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器。
3个输出信号 L 1(A ＞B )、L 2(A ＞B )、和L 3(A ＝B )分别表示本级的比较结果。
74LS85的逻辑图和引脚图如图4-58所示。
图4-58 74LS85的逻辑图和引脚图4.7.3 集成数值比较器应用举例数值比较器就是比较两个二进制数的大小，如果二进制数的位数比较多，就需将几片数值比较器连接进行扩展，数值比较器的扩展方式有并联和串联两种。
图4-59为两片四位二进制数值比较器串联扩展为八位数值比较器。
ASIC课程设计——MOS输出级电路设计与Hspice仿真
目录一．背景介绍 ................................................................................................................... 错误!未定义书签。
二．设计要求与任务............................................................................................................. 错误!未定义书签。
三．电路原理及设计方式..................................................................................................... 错误!未定义书签。
1．电阻负载共源级放大器电路原理分析............................................................. 错误!未定义书签。
2．有源负载共源放大器设计方式 ......................................................................... 错误!未定义书签。
四．HSpice软件环境概述 .................................................................................................. 错误!未定义书签。
1．简介 ....................................................................................................................... 错误!未定义书签。
详解运放七大应用电路设计
详解运放七大应用电路设计运放的基本分析方法：虚断，虚短。
对于不熟悉的运放应用电路，就使用该基本分析方法。
运放是用途广泛的器件，接入适当的反馈（网络），可用作精密的交流和直流放大器、有源（滤波器）、（振荡器）及电压（比较器）。
1、运放在有源滤波中的应用上图是典型的有源滤波电路（赛伦-凯电路，是巴特沃兹电路的一种）。
有源滤波的好处是可以让大于截止频率的（信号）更快速的衰减，而且滤波特性对（电容）、电阻的要求不高。
该电路的设计要点是：在满足合适的截止频率的条件下，尽可能将R233和R230的阻值选一致，C50和C201的容量大小选取一致（两级RC电路的电阻、电容值相等时，叫赛伦凯电路），这样就可以在满足滤波性能的情况下，将器件的种类归一化。
其中电阻R280是防止输入悬空，会导致运放输出异常。
滤波最常用的3种二阶有源低通滤波电路为巴特沃兹，单调下降，曲线平坦最平滑；巴特沃兹低通滤波中用的最多的是赛伦凯乐电路，即（仿真）的该电路。
一个滤波器，要知道其截至频率是多少，或者能写出传递函数和频率响应也可以。
如果该滤波器还有放大功能，要知道该滤波器的增益是多少。
当两级RC电路的电阻、电容值相等时，叫赛伦凯电路，在二阶有源电路中引入一个负反馈，目的是使输出电压在高频率段迅速下降。
二阶有源低通滤波电路的通带放大倍数为1+（Rf）/R1 ，与一阶低通滤波电路相同；截止频率为注明，m的单位为欧姆，N 的单位为u 所以计算得出截止频率为切比雪夫，迅速衰减，但通带中有纹波；贝塞尔（椭圆），相移与频率成正比，群延时基本是恒定。
2、运放在电压比较器中的应用上图是典型信号转换电路，将输入的交流信号，通过比较器LM393，将其转化为同频率的方波信号（存在反相，让软件处理一下就可以），该电路在交流信号测频中广泛使用。
该电路实际上是过零比较器和深度放大电路的结合。
将输出进行（1+R292/R273）倍的放大，放大倍数越高，方波的上升边缘越陡峭。
数字集成电路课程设计74hc138
目录1．目的与任务 (1)2.教学内容基要求 (1)3.设计的方法与计算分析 (1)3.1 74H C138芯片简介 (1)3.2 电路设计 (3)3.3功耗与延时计算 (6)4.电路模拟 (14)4.1直流分析 (15)4.2 瞬态分析 (17)4.3功耗分析 (19)5.版图设计 (19)5.1 输入级的设计 (19)5.2 内部反相器的设计 (19)5.3输入和输出缓冲门的设计 (22)5.4内部逻辑门的设计 (23)5.5输出级的设计 (24)5.6连接成总电路图 (24)5.3版图检查 (24)6.总图的整理 (26)7.经验与体会 (26)8.参考文献 (26)附录 A 电路原理图总图 (28)附录B总电路版图 (29)集成1. 目的与任务本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。
2. 教学内容基本要求2.1课程设计题目及要求器件名称：3-8译码器的74HC138芯片 要求电路性能指标：⑴可驱动10个LSTTL 电路（相当于15pF 电容负载）； ⑵输出高电平时，OH I ≤20uA,min,OH V =4.4V; ⑶输出低电平时，OLI ≤4mA ，manOL V , =0.4V⑷输出级充放电时间r t =ft ，pdt ＜25ns ；⑸工作电源5V ，常温工作，工作频率workf =30MHZ ，总功耗maxP =15mW 。
2.2课程设计的内容 1. 功能分析及逻辑设计； 2. 电路设计及器件参数计算；3. 估算功耗与延时；4. 电路模拟与仿真；5. 版图设计；6. 版图检查：DRC 与LVS ；7. 后仿真(选做)；8. 版图数据提交。
2.3课程设计的要求与数据1. 独立完成设计74HC138芯片的全过程；2. 设计时使用的工艺及设计规则： MOSIS:mhp_ns5；3. 根据所用的工艺，选取合理的模型库；4. 选用以lambda(λ)为单位的设计规则；3. 设计的方法与计算分析3.1 74HC138芯片简介74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL 系列图3-1 74HC138管脚图表3-1 74HC138真值表由于74HC138芯片是由两个2-4译码器组成，两个译码器是独立的，所以，这里只分析其中一个译码器。
运算放大器基本电路大全
运算放大器基本电路大全我们经常看到很多非常经典的运算放大器应用图集，但是这些应用都建立在双电源的基础上，很多时候，电路的设计者必须用单电源供电，但是他们不知道该如何将双电源的电路转换成单电源电路。
在设计单电源电路时需要比双电源电路更加小心，设计者必须要完全理解这篇文章中所述的内容。
1．1 电源供电和单电源供电所有的运算放大器都有两个电源引脚，一般在资料中，它们的标识是VCC＋和VCC－，但是有些时候它们的标识是VCC＋和GND。
这是因为有些数据手册的作者企图将这种标识的差异作为单电源运放和双电源运放的区别。
但是，这并不是说他们就一定要那样使用――他们可能可以工作在其他的电压下。
在运放不是按默认电压供电的时候，需要参考运放的数据手册，特别是绝对最大供电电压和电压摆动说明。
绝大多数的模拟电路设计者都知道怎么在双电源电压的条件下使用运算放大器，比如图一左边的那个电路，一个双电源是由一个正电源和一个相等电压的负电源组成。
一般是正负15V，正负12V和正负5V也是经常使用的。
输入电压和输出电压都是参考地给出的，还包括正负电压的摆动幅度极限Vom以及最大输出摆幅。
单电源供电的电路(图一中右)运放的电源脚连接到正电源和地。
正电源引脚接到VCC＋，地或者VCC－引脚连接到GND。
将正电压分成一半后的电压作为虚地接到运放的输入引脚上，这时运放的输出电压也是该虚地电压，运放的输出电压以虚地为中心，摆幅在Vom 之内。
有一些新的运放有两个不同的最高输出电压和最低输出电压。
这种运放的数据手册中会特别分别指明Voh 和Vol 。
需要特别注意的是有不少的设计者会很随意的用虚地来参考输入电压和输出电压，但在大部分应用中，输入和输出是参考电源地的，所以设计者必须在输入和输出的地方加入隔直电容，用来隔离虚地和地之间的直流电压。
(参见1.3节)图一通常单电源供电的电压一般是5V，这时运放的输出电压摆幅会更低。
另外现在运放的供电电压也可以是3V 也或者会更低。
数电设计实验——数字显示电路
数字电子技术实验——数字显示电路一、设计任务与要求1．数字显示电路操作面板：左侧有16个按键，标号为0到15的数字，面板右侧有2个共阳极7段显示器；2.设计要求：按下小于10的按键后，右侧低位7段显示器显示数字，左侧高位7段显示器显示0；当按下大于9的按键后，右侧低位7段显示器显示个位数字，左侧7段显示十位数字1.若同时按下几个按键，优先级别的顺序是15到0。
二、总体电路设计1．原理框图2. 整体设计电路图3.电路整体分析本次电路大体可分为三部分：开关及编码部分、译码部分和数码管显示部分。
整体思想是由左侧的16个开关控制信号的输入。
信号输入后由编码器编码输出，再进入与非门和加法器进行逻辑运算。
之后进入译码器进行译码，译码输出后的信号输入数码管输出数字。
各部分电路具体的功能实现将在下面讲解。
4. 元件清单按键开关×168—3线优先编码器74LS148×24输入与非门×2四位二进制加法器×1显示译码器74LS47×2共阳极数码管×2导线等若干三、单元电路分析1. 开关及编码部分本部分负责电路的开关信号的输入和编码。
其中，16个按键开关分别对应的0至15的数字。
由于所选用的74LS148编码器是低电平输入，所以我们将开关的初始状态连接高电平，改变状态连接低电平，开关公共端输出到编码器的输入端。
由于我们要输入十六个数字，而一片74LS148只有8个输入端，故而选用两片级联的方式，即：将高位片的级联端EO 与低位片的EI相连。
这样开关信号的15至8依次进入高位片的D7至D0；开关信号的7至0依次进入低位片的D7至D0。
由此实现16个信号的输入并且优先级别顺序是15到0。
2．译码部分本部分的功能是通过与非门和加法器的逻辑运算，把编码器输出信号变成适合译码器的输入信号。
所需完成的变换主要有三：编码器输出的信号是低电平有效，故需要把输出信号变成其反码。
3输入7输出的逻辑电路
3输入7输出的逻辑电路
对于一个3输入7输出的逻辑电路，可以设计如下的逻辑电路图：
[logic circuit diagram cannot be displayed]
该逻辑电路包含三个输入端（A、B和C）以及七个输出端
（Y0、Y1、Y2、Y3、Y4、Y5和Y6）。
为了实现3输入7输出的逻辑电路，我们可以使用多个逻辑门来实现所需的功能。
以下是一种实现方式：
1. 使用两个3输入与门（And1和And2）和一个3输入或门（Or1）来实现电路的第一个输出（Y0）：
- And1输入端分别连接A、B和C，And2输入端分别连接A、B和C，Or1的输入端分别连接And1和And2的输出端，Or1
的输出端连接到Y0。
2. 使用两个3输入与非门（Nand1和Nand2）和一个3输入或
门（Or2）来实现电路的第二个输出（Y1）：
- Nand1的输入端分别连接A、B和C，Nand2的输入端分别
连接A、B和C，Or2的输入端分别连接Nand1和Nand2的输
出端，Or2的输出端连接到Y1。
3. 重复上述步骤，分别使用不同的逻辑门和输入信号，来实现电路的其他输出（Y2、Y3、Y4、Y5和Y6）。
请注意，上述仅为一种实现方式，并不是唯一的解决方案。
还可以使用其他组合逻辑门或者更复杂的逻辑电路来实现3输入7输出的功能。
数字逻辑与计算机组成 第3章 组合逻辑电路
硬件资源：7个4输入与门、1个7输入或门
10
1.4 组合逻辑电路设计
利用布尔代数化简, 以减少逻辑门数和输入端数 X·Y+X·Y’=X
F = SN3N2N1N0(1,2,3,5,7,11,13) =N3’N0+N3’ N2’ N1 N0’+N3 N2’ N1 N0+N3 N2 N1’ N0
非法值 • 信号值不能被有效识别为高电平或低电平，处于不确定状态。 例如：下图中的信号X
不管A是0还是1，F结点都会同时 被高电平和低电平驱动，可能导 致在F结点处之间有较大电流流动 ，使电路发热而被损坏
16
1.5 无关项、非法值和高阻态
例：设计一个检测电路，当NBCD（8421）码数值大于5时，输出为1
最简输出表达式
函数转换：独立逻辑门、中间组件、可编程器件
画出逻辑电路图 逻辑器件的标准符号，输入、输出信号、器件标识
评价电路
电路分析：功能、缺陷、电气特性等
9
1.4 组合逻辑电路设计
例1：素数检测器的设计
列出真值表
• 4-bit input, N3N2N1N0
写出最小项表达式 F = SN3N2N1N0(1,2,3,5,7,11,13)
输出变量：故障信号F 正常工作为0，发生故障为1
故障状态 真 值 表 RY G F
0 0 01 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 01 1 1 11
13
1.4 组合逻辑电路设计
逻辑抽象结果
真值表
RY G F
000 1 001 0 010 0 011 1 100 0 101 1 110 1 111 1
每个输入端和输出端只有高电平、
数字电路实验
数字电路实验实验⼀：数字实验箱的基本操作⼀、实验⽬的1、熟悉数字电路实验箱的结构、基本功能和使⽤⽅法。
2、理解数字电路及数字信号的特点。
3、掌握数字电路的基本搭建⽅法4、熟悉数字电路实验的操作要求和规范。
⼆、实验设备与仪器数字电路实验箱、数字式万⽤表。
三、实验原理1、七段显⽰译码器——CC4511引脚图如图1-1⽰。
V DD f g a b c d e图1-1 七段显⽰译码器——CC4511第8脚为负极，16脚为电源正极，A、B、C、D为BCD码输⼊端，a、b、c、d、e、f、g、h 为译码输出端，输出１有效，⽤于驱动共阴极LED数码管2、七段数码显⽰器（共阴极）结构图如下图所⽰。
四、实验内容及⽅法1、熟悉数字实验箱的组成和各部分的基本作⽤。
2、将实验箱中的四组拨码开关的输出A i、B i、C i、D i分别接⾄CC4511的对应输⼊⼝，接上+5V电源，然后按功能表的要求揿动四个数码的增减键和操作三个开关，观测盘上的四位数与LED数码管显⽰的对应数字是否⼀致，以及译码显⽰是否正常，记⼊表4.10。
五、实验思考题1．拨码开关的输出A i、B i、C i、D i的优先级别是怎么排列的，⽽CC4511的对应输⼊⼝A、B、C、D的优先级别⼜是怎么样的。
六、总结实验⼆、组合逻辑电路的设计与测试（1）（利⽤⼩规模集成芯⽚）⼀、实验⽬的1、掌握组合逻辑电路的分析和设计⽅法。
2、学习并掌握⼩规模芯⽚（SSI）的基本测试⽅法及实现各种组合逻辑电路的⽅法。
3、学习⽤仪器检测故障，排除故障。
⼆、实验设备与仪器数字电路实验箱、数字式万⽤表、74LS00⼀⽚（四2输⼊与⾮门）、74LS20（⼆4输⼊与⾮门）两⽚。
三、实验原理1．分析逻辑电路的⽅法：根据逻辑电路图---写出逻辑表达式---化简逻辑表达式（公式法、卡诺图法）---画出逻辑真值表---分析得出逻辑电路解决的实际问题（逻辑功能）。
2．设计组合电路的⼀般步骤如图2-1所⽰。
七人表决器电路设计
《电工学新技术实践》电子电路部分设计（数字部分）题目七人表决器的设计班号：1008107姓名：刘松学号：1100800320专业：机械制造及其自动化学院：机电学院时间：分类设计制作调试功能实现报告成绩总成绩：一、设计任务①有七人参与表决，显示赞同者个数。
②当赞同者达到及超过4人时，绿灯显示表示通过。
二、设计条件本设计基于学校实验室EEL—69模拟、数字电子技术实验……三、设计要求①熟悉74LS161，74LS151，数码管的工作原理。
②设计相应的电路图，标注元件参数，并进行仿真验证。
四、设计内容1、电路原理图（含管脚接线，所用芯片资料课前做好预习，尤其是管脚定义）本实验主要用74LS161、74LS151实现。
161的管脚及功能表如下图所示：当CR、LD、P、T都接高电位时有计数功能。
74LS151的管脚分布及功能表如下图所示：当E端接低电平是有选择功能。
七人表决器的表决信息作为74LS151的输入信号。
当地一个计数器从1计到7，数据选择器分别吧7路输入输出给第二个计数器，以统计同意的人的个数，若大于等于4人，则发光二级管导通、发光。
同时第二个计数器输出端接数码管以显示统一的人数。
下图为表决器电路原理图。
U3TCLOSE = 012U274LS16134562141312111517109A B C D CLK QA QB QC QD RCOCLR ENP ENT LOAD U174LS15143211514131211109765D0D1D2D3D4D5D6D7A B C G YY U3TCLOSE = 012R11kD1D1N4002U3TCLOSE = 012VCCU3TCLOSE = 012U3TCLOSE = 012CLK DSTM1OFFTIME = .5uS ONTIME = .5uS DELAY =STARTVAL = 0OPPVAL = 1U3TCLOSE = 012U374LS16134562141312111517109A B C D CLK QA QB QC QD RCOCLR ENP ENT LOAD U3TCLOSE = 0122、计算与仿真分析查阅资料熟悉了151和161的逻辑功能及管脚排列之后，设计电路原理，用orCAD 画出电路原理图，进行仿真，对比仿真结果与预期结果，并修改电路图。
数字电路课程设计（5篇）
数字电路课程设计（5篇）第一篇：数字电路课程设计数字电路课程设计要求：1.结合所学知识设计一简单实用电路（建议选多功能数字钟），并在实验室里完成实物电路的连接调试。
2.每人独立完成一篇课程论文，论文至少2000字，可手写，也可打印（打印稿的格式另附）。
3.要求写出设计背景，理论基础，设计思路，设计过程，调试过程，仿真过程（可选），最终电路等。
4.总结所设计电路的优点，缺点，改进方向。
5.严禁抄袭，所有雷同论文均以0分计。
6.选多功能数字钟的同学在数字电路实验室完成实验。
选其它题目的同学所需软硬件资源请自行解决。
第二篇：数字电路课程设计一、设计报告书的要求： 1.封面2.课程设计任务书（题目，设计要求，技术指标等）3.前言（发展现状、课程设计的意义、设计课题的作用等方面）。
3.目录4.课题设计（⑴ 写出你考虑该问题的基本设计思路，画出一个实现电路功能的大致框图。
⑵ 画出框图中的各部分电路，对各部分电路的工作原理应作出说明。
⑶ 画出整个设计电路的原理电路图，并简要地说明电路的工作原理。
⑷ 用protel画原理电路图。
(5)用Multisim或者Proteus画仿真图。
5.总图。
6.课题小结（设计的心得和调试的结果）。
7.参考文献。
二、评分依据：①设计思路，②单元电路正确与否，③整体电路是否完整，④电路原理说明是否基本正确，⑤报告是否清晰，⑥答辩过程中回答问题是否基本正确。
三、题目选择：（三人一组，自由组合）（设计要求，技术指标自己选择）1、基于DC4011水箱水位自动控制器的设计与实现水箱水位自动控制器，电路采用CD4011四与非门作为处理芯片。
要求能够实现如下功能：水箱中的水位低于预定的水位时，自动启动水泵抽水；而当水箱中的水位达到预定的高水位时，使水泵停止抽水，始终保持水箱中有一定的水，既不会干，也不会溢，非常的实用而且方便。
2、基于CD4011声控、光控延时开关的设计与实现要求电路以CD4011作为中心元件，结合外围电路，实现以下功能：在白天或光线较亮时,节电开关呈关闭状态,灯不亮；夜间或光线较暗时，节电开关呈预备工作状态，当有人经过该开关附近时，脚步声、说话声、拍手声等都能开启节电开关。
基于CPLD的PWM控制电路设计
基于CPLD的PWM控制电路设计基于CPLD的PWM控制电路设计引言脉冲宽度调制（PWM）是一种经典的电路设计技术，它广泛应用于各种应用场合，如电机控制、光照控制、电源管理等领域。
而CPLD作为一种可编程逻辑器件，它的灵活性和可定制性，为PWM控制电路的设计提供了更加便利的条件。
本文将详细介绍基于CPLD的PWM控制电路的设计过程。
CPLD概述CPLD全称为可编程逻辑器件（Complex Programmable Logic Device），它是一种可编程的数字逻辑器件。
它是一种硬件逻辑电路，可以处理由许多逻辑门组成的电路。
CPLD具有灵活性、可编程性高、集成度高等优点，CPLD的设计逻辑通常使用硬件描述语言（HDL）进行设计。
PWM技术PWM即脉冲宽度调制技术，它通过调整脉冲的宽度来控制输出信号的平均值。
PWM输出信号的平均值可以通过调整脉冲占空比来实现，占空比越大，则输出信号平均值越大。
PWM控制电路设计下面，我们将介绍基于CPLD的PWM控制电路设计的过程。
第一步：信号输入电路设计在PWM控制电路的设计中，需要将控制信号输入到CPLD 芯片的管脚。
因此，设计中应包含输入信号电路。
输入信号电路应当对输入信号进行滤波处理，确保输入信号的稳定性和可靠性。
第二步：逻辑分析在PWM控制电路中，需要通过逻辑运算实现对PWM输出信号的控制。
通过定义PWM输出的占空比，可以实现对输出波形的控制。
因此，在设计中需要进行逻辑分析，确定正确的逻辑构架。
第三步：使用HDL进行设计在确定好逻辑分析后，接下来需要使用HDL进行具体的设计。
通过HDL描述逻辑电路的结构，并最终将HDL编程烧录到CPLD芯片中，实现PWM输出的控制。
第四步：输出电路设计在PWM控制电路的设计中，需要设计输出电路将PWM 输出信号输出到目标设备中。
为了确保输出信号的稳定性和准确性，输出电路应当使用驱动电路来保证PWM输出信号的电平转换和电流放大。
数电复习题库
数字电子技术试题一一、填空题（每空1分，共20分）1．函数的或·与表达式是，其与·或·非表达式为。
2．的最简式为，的最简式为。
3．（2.718）D =（）B=（）O。
4．（29）H =（）B，（11.01101）B=（）H。
5．组合逻辑电路的分析可分为、、、四大步骤。
6．时序逻辑电路的功能描述通常有、、、四种方法。
7．在A/D转换器中，型A/D转换器的转换精度较高，型A/D转换器的转换速度最快。
8．施密特触发器有个阈值电压，称它的传输特性为。
二、电路功能分析题（共20分）1．七段显示译码电路如图2.1(a)所示，对应图2.1(b)所示输入波形，试确定显示器显示的字符序列是什么？2．试分析图2.2所示电路，画出它的状态图，说明它是几进制计数器。
74161功能表清零RD 预置 LD 使能 EP ET 时钟CP 预置数据输入 ABCD 输 出 Q D Q C Q B Q A L H H H H× L H H H×× ×× L × ×L HH×× ××××× ABCD ×××× ×××× ××××LLLL ABCD 保持 保持计数三、电路设计题（每题10分，共20分）1．试设计一个8位相同数值比较器，当两数相等时，输出L=1，否则L=0。
2．试用上升沿触发器的D 触发器及门电路组成3位同步二进制加计数器，画出逻辑图。
四、电路计算题（每题10分，共20分）1．由555定时器及场效应管T 组成的电路如图所示，电路中 T 工作于可变电阻区，其导通电阻为。
试：(1) 说明电路功能。
(2) 写出输出频率的表达式。
2．某双积分型A/D 转换器中，计数器为十进制计数器，其最大计数容量为。
音频放大器的设计
第二章高保真电路的组成及基本原理2.1电路整体方案的确定音频功率放大器的基本功能是把前级送来的声频信号不失真地加以放大，输出足够的功率去驱动负载（扬声器）发出优美的声音。
放大器一般包括前置放大和功率放大两部分，前者以放大信号振幅为目的，因而又称电压放大器；后者的任务是放大信号功率，使其足以推动扬声器系统。
功率放大电路是一种能量转换电路，要求在失真许可的范围内，高效地为负载提供尽可能大的功率，功放管的工作电流、电压的变化范围很大，那么三极管常常是工作在大信号状态下或接近极限运用状态，有甲类、乙类、甲乙类等各种工作方式。
为了提高效率，将放大电路做成推挽式电路，功放管的工作状态设置为甲乙类，以减小交越失真。
常见的音频功放电路在连接形式上主要有双电源互补推挽功率放大器OCL（无输出电容）、单电源互补推挽功率放大器OTL（无输出变压器）、平衡（桥式）无变压器功率放大器BTL等。
由于功放管承受大电流、高电压，因此功放管的保护问题和散热问题也必须要重视。
OCL电路由于性能比较好，所以广泛地应用在高保真扩音设备中。
本课题输出级选用OCL功率放大器，偏置电路选用甲乙类功放电路。
为了使电路简单，信号失真小，本电路选用反馈型音调控制电路。
为了不影响音调控制电路，要求前置输入阻抗比较高，输出阻抗低，本级电路选用场效应管共源放大器和源级跟随器组成。
高保真音频放大器组成框图2.2 OCL功率放大器的原理OCL功率放大器电路通常可分成：功率输出级、推动级和输入级三部分。
根据给定技术指标，选择下图所示电路功率输出级是由四个三极管组成的复合管准互补对称电路，可以得到较大的输出功率。
再用一些电阻来减小复合管的穿透电流，增加电路的稳定性。
前置电路用NPN型三极管组成恒压电路，保证功率输出管有合适的初始电流，以克服交越失真。
推动级采用普通共射放大电路。
输入级部分由三极管组成差动放大电路，减小电路直流漂移。
2.3音调控制电路的原理常用的音调控制电路有三种：一种是衰减式RC音调控制电路，其调节范围较宽，但容易产生失真；另一种是反馈型电路，其调节范围小一些，但失真小；第三种是混合式音调控制电路，其电路较复杂，多用于高级电子设备中。
Multisim电路系统设计与仿真第七章
表7.3 JK触发器的特征表
J
K
Qn
Qn+1
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
功能 Qn+1=Qn
保持 Qn+1=0
置0 Qn+1=1
置1 Qn+1 翻转
7.1 110序列检测器电路分析
确定激励和输出方程组 用JK触发器设计时序电路时，电路的激励方程需要间接导出。与设计要求和状态转换结
7.2 RAM存储器电路分析
图7-9 RAM写入状态仿真
7.2 RAM存储器电路分析
在地址0001H存入数据22。
图7-10 写操作的电路状态（一）
7.2 RAM存储器电路分析
在地址0010H中存入数据50。
图7-11 写操作的电路状态（二）
7.2 RAM存储器电路分析
在地址0100H中存入数据72。
Multisim电路系统设计与仿真教程课件
第七章 数字电路设计实例
CONTENTS
1 110序列检测器电路分析
2 RAM存储器电路分析
3 竞赛抢答器电路分析——数 字单周期脉冲信号源与数字 分析
4 A-D、D-A转换 5 数控直流稳压电源电路
内容提要
本章结合数字电路中的典型实例进一步介绍Multisim，从 实例的设计目的、设计任务、设计思路、设计过程到最后的系 统仿真，详细的介绍了Multisim对于数字电路的仿真分析。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
7.1 输入滤波
注意： 低通滤波器最好封闭在磁屏蔽盒内，盒外壳 与电源机壳接在一起，低通滤波器可用多级！
7.2 工频滤波电路
• 工频滤波电路由单相（或三相）整流桥和大容量电解电容 组成。功能是将工频交流电压转换为平稳的直流高压。 • 工频滤波器又称平滑滤波器 • 电容量的估算公式：
7.2 工频滤波电路
开关状态2 （u2为零）
开关状态3 （u2为负）
开关状态4 （u2为零）
7.3 输出整流滤波电路
4、同步整流技术
7.3 输出整流滤波电路
4、同步整流技术
（1） 变压器绕组控制 优点： 电路结构简单，增加的元器件少
缺点：变压器的绕制复杂
（2）利用电路中的电压进行控制 优点： 无需在变压器中增加绕组，电路结 构较简单
① 防雷电路：当有雷击，产生高压经电网导入电源时，由 MOV1、MOV2、MOV3：F1、F2、F3、FDG1组成的电路进 行保护。当加在压敏电阻两端的电压超过其工作电压时，其阻 值降低，使高压能量消耗在压敏电阻上，若电流过大，F1、 F2、F3会烧毁保护后级电路。
7.2 工频滤波电路
② 输入滤波电路：C1、L1、C2、C3组成的双π型滤波网络主要是对 输入电源的电磁噪声及杂波信号进行抑制，防止对电源干扰，同时也 防止电源本身产生的高频杂波对电网干扰。当电源开启瞬间，要对 C5充电，由于瞬间电流大，加RT1（热敏电阻）就能有效的防止浪涌 电流。因瞬时能量全消耗在RT1电阻上，一定时间后温度升高后RT1 阻值减小（RT1是负温系数元件），这时它消耗的能量非常小，后级 电路可正常工作。
工频整流滤波电路的合闸浪涌电流及其抑制问题：
具有大容量滤波电解电容的整流滤波电路，在接通电网
的瞬间会产生很大的浪涌电流，高电压向大容量电容充 电合闸浪涌电流更加严重。 浪涌电流使开关熔接、保险丝熔断，造成的影响妨碍其 他设备的正常工作，而对整流器、电容器本身，反复放
大电流冲击也使器件性能劣化，故必须采取措施进行抑
7.2 工频滤波电路
③ 整流滤波电路：交流电压经BRG1整流后，经C5滤波后得到 较为纯净的直流电压。若C5容量变小，输出的交流纹波将增 大。
7.3 输出整流滤波电路
输出滤波电路: 由LC滤波器、低通滤波器组成。
输出滤波电感与滤波电容对整流后的脉动直流起平滑作用。
7.3 输出整流滤波电路
1、全桥型整流电路
给电网支持的其他电子设备，在电网与电源之间设置输入滤 波电路。 • 输入滤波器一般由低通滤波与共模扼流圈等元件组成 • 低通滤波器是PWM开关电源抑制噪声干扰最常用的方式。
7.1 输入滤波
差模噪声：主回路引线（两根电源线）间的噪声。（也称串模干扰） 共模噪声：主回路引线与地线（两根电源线与地线）间的噪声。（也称共模干扰）
二极管承受的反向电压
Uo N2 UR Ui N1 D
流过二极管的平均电流
假设二极管的通态压降为UD，每 个二极管的通态损耗为
PDon DU D I L / 2
4个二极管的通态损耗为
IL ID 2
PDon 2DU D I L
7.3 输出整流滤波电路
2、全波整流电路
二极管承受的反向电压
缺点：增设的稳压管会增加损耗
7.3 输出整流滤波电路
4、同步整流技术
（3） 专门的控制电路 优点： 同步整流管的开通和关断时刻控制精度高，开关损耗低 缺点： 电路复杂，成本高。
7.4 回馈型电路
7.4.1非隔离回馈型电路
1、二象限斩波电路
电路的输出电压与输入电压同 方向，输出电流可正可负。
输出电压与输入 电压关系：
U o tonS 1 DS 1 Ui T
应用场合： 可用于需要电能回馈，但 又不需改变输出电压极性 的场合，如蓄电池充放电 电源、直流电机不可逆调 速装置。
7.4 回馈型电路 7.4.1非隔离回馈型电路
2、四象限斩波电路
电路的输出电压、输出电流均 可正可负。
应用场合：
可用于既需要电能回馈， 又需改变输出电压极性的 场合，如直流电机可逆调 速装置。
7.2 工频滤波电路
串热敏电阻：
• 用负温度系数的热敏电阻代替R。合闸时，热敏电阻有一
定的冷态阻值，随着电源向负载供电，热敏电阻电流增加， 其阻值减小，功耗很低，满足防止合闸浪涌的要求。 • 输入整流滤波电路合闸浪涌的限制是PWM开关电源必备 的功能之一。
7.2 工频滤波电路
7.2 工频滤波电路
第七章 输入输出级电路设计
高频开关电源对滤波电路也有特殊的要求，一般由 以下组成： 输入滤波电路（低通滤波器） 由整流桥和大容量电容构成的工频滤波电路 输出整流滤波电路 回馈型电路
•
下面逐一进行介绍——
7.1 输入滤波
• 开关电源是交流电网和电源负载之间的中间环节。为使电网
的噪声干扰不传递到电源，以及电源产生的噪声干扰不传递
若容量选择适当（0.01u——0.1u）即可对差模高频干扰起到抑制作用，这样的容量 对高频信号呈小容抗，对工频信号呈大容抗，而不影响电源正常工作。
7.1 输入滤波
L1和L2是共模扼流电感，他们是绕在同一封闭磁环上的两个匝数相同绕向 相反的绕组。 由于共模噪声电流在磁环中产生的磁通方向相同，L1L2呈高阻抗，阻 止共模噪声进入电源或向电网扩散。但对于工频电流，在磁环中产生的磁 通方向相反，L1L2呈低阻抗可视作导线。
7.4 回馈型电路 7.4.2 隔离回馈型电路
输出电压的极性不能改变， 输出电流可正可负，属于二 象限变流电路
应用场合：
1、有隔离要求的蓄电池充放电电源； 2、有隔离要求的UPS、电力电子变压 器等。
制。
7.2 工频滤波电路
工频整流滤波电路的合闸浪涌电流及其抑制问题： 串普通功率电阻(在整流回路中)＋继电器： • 加入R后，合闸电流 I P 2u ,适当选择R值，即可将浪涌 R R 电流限制在有限值内。 S • 显然限流电阻在合闸瞬间才是需要的，一旦电源正常工作， R上就会产生很大的功耗，必须在向负载提供功率之前将 其短接。 • 短接电阻的方法有两种：有能点和无能点。
Uo N2 UR Ui N1 D
注N2是副边所有的绕组数
假设二极管的通态压降为UD，每 个二极管的通态损耗为
PDon DU D I L / 2
流过二极管的平均电流 2个二极管的通态损耗为
IL ID 2
PDon DU D I L
7.3 输出整流滤波电路
3、倍流整流电路
开关状态1（u2为正）