微影制程(Lithography) (台湾)

合集下载

制程简介

一、洁净室一般的机械加工是不需要洁净室(clean room)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。

但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。

为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。

洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。

所以class后头数字越小，洁净度越佳，当然其造价也越昂贵(参见图2-1)。

为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下：1、内部要保持大于一大气压的环境，以确保粉尘只出不进。

所以需要大型鼓风机，将经滤网的空气源源不绝地打入洁净室中。

2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。

换言之，鼓风机加压多久，冷气空调也开多久。

3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。

4、所有建材均以不易产生静电吸附的材质为主。

5、所有人事物进出，都必须经过空气吹浴(air shower) 的程序，将表面粉尘先行去除。

6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。

) 当然，化妆是在禁绝之内，铅笔等也禁止使用。

7、除了空气外，水的使用也只能限用去离子水(DI water, de-ionized water)。

一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半(MOS) 晶体管结构之带电载子信道(carrier channel)，影响半导体组件的工作特性。

（各行流程管理）半导体IC制造流程

（各行流程管理）半导体IC制造流程一、晶圆处理制程晶圆处理制程之主要工作为在硅晶圆上制作电路与电子组件（如晶体管、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘量（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随着产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，接着进行氧化（Oxidation）及沈积，最后进行微影、蚀刻及离子植入等反复步骤，以完成晶圆上电路的加工与制作。

二、晶圆针测制程经过Wafer Fab之制程后，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的芯片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过芯片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（Ink Dot），此程序即称之为晶圆针测制程（Wafer Probe）。

然后晶圆将依晶粒为单位分割成一粒粒独立的晶粒，接着晶粒将依其电气特性分类（Sort）并分入不同的仓（Die Bank），而不合格的晶粒将于下一个制程中丢弃。

三、IC构装制程IC构装制程（Packaging）则是利用塑料或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。

最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。

四、测试制程半导体制造最后一个制程为测试，测试制程可分成初步测试与最终测试，其主要目的除了为保证顾客所要的货无缺点外，也将依规格划分IC的等级。

奈米压印(微影)技术简介PPT

12
何謂LIGA及目的
• LIGA結合了：光刻術(Lithography)、電鍍鑄模技術 (electroforming)，以及微成形之模造(molding)量產技術。
• 所適用的材料範圍包括半導體、金屬、高分子及陶瓷等。 • 可看成傳統機械的模具產業，但尺寸在微奈米。
目的： • 可用於製造高深寬比之微結構。最大可達100的高深寬
熱壓式奈米壓印技術：熱壓 B17 (1999) 2965-2969
• 合金或複合電鑄：製作低應力、高硬度熱壓式奈米壓印技術：熱壓
- X光之光罩成本高昂，製作費時 - 熱壓：<150 C、50 bar、3min (300nm厚)
- 結構之高深寬比(5較小5(0~20H) v)、強韌、耐撞擊與耐磨耗之模具。
比。 • 可製作複雜之3D結構。 • 具較強之結構強度與電、磁致動特性。 • 實現機器縮小化的夢想。
13
1. 曝光(打斷高分子鍵結)
LIGA 技術簡介
4. 脫模-金屬模仁(溶除高分子)
2. 顯影(溶除較小分子量之高分子)
5. 成型(熱壓成型或紫外線成型)
3. 電鑄(+研磨)
6. 脫模-複製品(移除金屬模仁)
因鎳具有容易電鑄及抗腐蝕性佳的特性。但是彈性模數(modulus of elasticity)
Nanoimprint (奈米壓印)
其質軟(硬度250Hv)，適較無磨耗問題的塑膠 40nm-Co74Cr6Pt20/40nm-Ti
1 HCl : 3 HNO3
結構。光學透鏡(molding material)
因此整個技術重點便在與良率提升39模仁與壓印之材料基板之平行度基板之全城厚度變異基板之表面粗糙度光阻均勻塗佈技術曝底層塗佈烘烤置入透明模仁紫外線硬化型高分子pmma塗佈烘烤置入模仁光阻去除source

LIGA技术简介

LIGA技术简介LIGA是德文（Lithographie GaVanoformung Abformung）之缩写，译成英文则为Lithogrophy electroforming micro molding 译成中文则为X光光刻，微电铸，微成形也就是X 光深刻精密电铸模造成形，通常简称为深刻电铸模造。

LIGA制程源自德国核能研究所，1980年初期所发展出来用以制造微结构的技术。

它结X-Ray深刻术（Decp X-Ray Lithography）电铸翻模（Micro Electroform ing）及精密射出（Micro-Injection）热压成型（Micro-Embossing）技，适合量产高深宽比（Aspect Ratio）低表面粗糙度（Sub μm）拜直侧壁的微结构，且材料的应用范围广泛，可制造金属及塑料的微结构。

这些技术的特点使得LIGA被公认为最具有技术潜力开发高深宽比，高精度之2D,3D微结构之件及微系统。

一、LIGA之技术领域LIGA之技术领域可分为三方面(1)Lithography （光刻）(2)Electro deposition （电气沉积）Electroforming （电铸）Electroplating （电镀）(3) Micro Molding （微成形）Micro injection molding （微射出成形）二、光刻（Lithography）1、光刻之定义光刻之定义，就是将掩膜（Photomark）上之图案（Pattem）转移至光阻（Photoresist）上面，由于光阻材料之正负性质不同，经显影（Develop）后，光阻图案会和光完全相同或呈互补。

2、光刻制程光刻制程可说是半导体制程之关键制程，其步骤如下：(1)表面清洗(2)涂底（Priming）(3)光阻覆盖(4)软烤(Soft bake) (5)曝光(6)烘烤(7)显影(8)硬烤如图（一）图（二）所示：表面清洗是去除芯片表面氧化物、杂质、油质及水分子涂底是在芯片表面涂上一层HMDS化合物，以增加光阻与表面的附着力光阻是一种感光材料，由感光剂（Sensitizer）树脂（Resin）及溶剂（Solvent）混合而成光阻应具备之特性：(1) 高光源吸收率(2)高分辨率(3)高无感度(4)抗蚀剂性(5)高附着性(6)低黏滞系数(7)高对比光阻材料有正负之分，正光阻受光照射后分子键被剪断(Chan scission)因而易溶于显影液(Developer)，因而负光阻分子键则会产生交互链台(cross linking) 因而难溶于显影液如图三所示：3、光刻曝光法技术光蚀刻光刻技术是用已制成图案之掩膜或光阻，选择性的保护工件表面后，以各种光源蚀刻除去未被掩膜或光阻色覆的部份，而得到欲加工之几何形状。

台积电浸润式显影功臣林本坚

台積電浸潤式顯影功臣林本堅：22奈米製程從天空找靈感台積電（2330）將於2007年9月正式投入45奈米製程量產！這是台積電首次以自行創發、與設備商共同開發的浸潤式微顯影設備投產的製程技術，也距離創發人、台積電資深處長林本堅提出這構想足足將近5年之久。

從夢想初生到美夢成真，除了印證半導體界的共同努力之外，林本堅的執著及他對科技有如宗教般堅定不移的信仰支撐，絕對是一大功臣。

台積電採用193波長曝光設備，量產45奈米製程，這套設備之所以引人矚目，在於不同以往的「乾式」製程，而是「濕式」機台。

過去乾式曝光顯影是在無塵室中，以空氣為媒介進行，透過光罩在晶圓上顯影；而浸潤式微影則是以水為透鏡，在晶圓與光源間注入純水，波長光束透過「水」為中介，會縮短成更短波長，得以刻出更精密晶片。

就是這項發明，讓半導體的摩爾定律得以朝45奈米製程之後沿續。

時間回溯到2002年，林本堅受邀參加一場國際光電學會技術研討會，會中他發表這項發現，語驚四座，因為當時的半導體設備商多研發焦點放在如何延續乾式機台的生命，並已耗費數十億美元進行開發。

林本堅的理論無疑是在業界投出一顆炸彈，但經過他無數研討會努力奔走、尋找與設備商合作，最後，台積電在2004年與ASML共同完成開發全球第一台浸潤式微影機台，讓業界在震驚之餘也刮目相看。

如今，浸潤式顯影不但是英特爾（Intel）等半導體龍頭、設備商所認定的跨入45奈米製程之後的解決方案，也已正式納入國際半導體藍圖架構成為主流。

回顧過去林本堅提出的「一滴水」理論，過了5年，台積電終於將在2007年下半正式用來量產。

林本堅的「微物」論改變的半導體技術的進展，也改變由晶片所驅動的世界，現在的他，則投入22奈米製程之後設備研究，不同的是，這次靈感來自「天空」。

林本堅說，22奈米製程之後多重直接式電子束（E-Beam Direct Write）將是最佳解決方案，他說，航太工程的演進給了他許多靈感，他巧妙地比喻，現在許多設備商投入的EUV設備就像是太空梭一樣成本太昂貴，又不適合載客，E-Beam就是向不需要飛行跑道的直昇機，可以直接空降在晶圓上，靈巧又符合成本效益。

IC制程专业词汇

1.•Vt could drops or c limbs as gate length shrinks à Short Channel Effect or Reverse Short Channel Effect.2•Vt could drops or climbs as AA width shrinks àNarrow width Effect or Reverse Narrow Width Effect.3•Channel profile determines SCE and RSCE.4•Isolation structure and channel profile determines NWE and RNWE.ASIC: 专用集成电路application specific ICW/S:width/spaceSTI: shallow slot isolationSlurry泥浆, 浆Pad 衬垫RTI 实时检测SC specially characteristic 关键属性Numerical Aperture（N.A.）數值孔徑LDD: low dose drain 轻掺杂漏极: to supperess the SCEATPG:auto test pattern generatorADI: After Developing InspectionDIBL (Drain Induced Barrier Lowering)GIDL(gate induced drain leakage)PSM phase-shift mask 相移掩膜技术SC1 standard clean 1SC2 standard clean 2FEOL front-end of lineBEOL back-end of lineDIBL: drain induced barrier lowerGIDL: drain induced drain leakageSCE: short channel effectSAC oxide: sacrifice oxideDARC: dielectric anti-reflective coating 无机物; barc & tarc bottom and top 有机物SDE:source/drain-extensionRCA : SC1 + SC2Caro:3号液：PRRM: PhotoResist ReMoveEKC : EKC 270T (solvent name)APM，SPM，HPM的主要成分，除何种杂质；HF的作用。

半导体封装制程与设备材料知识介绍

24~32
Ceramic Plastic
2.54 mm (100miles)
Surface Mount
SOP Small Outline Package
QFP Quad-Flat
Pack
封裝型式
Shape
Typical Features
Material Lead Pitch No of I/O
Plastic
1.27 mm (50miles) 2 direction
lead
8 ~40
Plastic
1.0, 0.8, 0.65 mm 4 direction
lead
88~200
Surface Mount
FPG
Flat Package of Glass
LCC
Leadless Chip
Carrier
封裝型式
Shape
Tester
Digital
Credence
SC312
Digital
Teradyne
J750
Mix-Signal Credence
Quartet one and one+
Mix-Signal HP
HP93000 P600
Mix-Signal HP
HP93000 C400
Mix-Signal Teradyne
Die Attach (上片)
Deposition (沉积)
WireBonding (焊线)
Wafer Inspection (晶圆检查) 前段結束
Molding (塑封)
Laser mark (激光印字)
Laser Cut & package saw Testing

黄光工艺介绍

4.黄光制程与传统制程的优劣2-流程工艺能力
耐酸印刷制程
制程规耐酸印格项目刷制程
评判
线宽线 0.3*0.3
距
mm
一般
蚀刻痕明显
一般
是否扩散
产品设计图形复杂的
程度
精度
印刷容易扩散
设计图形简单
0.1mm
一般一般一般
黄光制程
制程规黄光制格项目程
，容易扩散。容易受ITO图案复杂性
影响
良率高不受其它影响
Remark：黄光制程相对耐酸印刷制程良率较高。

黄光工艺介绍 Profile of Photo process
2012-12-29

1、黄光制程定义-核心技术及名称的来源
黄光工艺使用的技术黄光使用的技术为微影 (Lithography) 技术，使用的材料为感光材料，这
种材料称之为光阻（PR,photo resistance)。PR具有独特的特性，在UV光的作用下，会发生化学变化，变成易容与酸或者碱的新物质。
微影 (Lithography) 技术是将光罩 (Mask) 上的图案先转移至PR上，再以溶剂浸泡将PR受光照射到的部份加以溶解或保留，形成和光罩完全相同或呈互补的光阻图。
黄光制程名称的来源由于微影制程的环境照明光源是黄光，而非一般摄影暗房的红光，所以这
一制程常被简称为“黄光”制程。黄光制程线路精准度水平高，被广泛应用在电容式触摸屏sensor的加工。
Remark：黄光制程采用干膜代替耐酸制程能力进一步提升，可以提升产品层次。镭雕工艺有效率和爆点的问题，复杂ITO图案产品的批量性低。

4.黄光制程与传统制程的优劣3—批量能力

配向膜技术

配向膜就技术配向膜在液晶螢幕中的重要性隨著數位網路科技的發展，已逐漸地影響二十一世紀人類的工作與生活。

在液晶螢幕(LCD)已廣泛地應用在日常生活中的各個層面中，其LCD面板產業除了原本以筆記型電腦(NB)作為核心應用外，更朝向包括液晶螢幕、可攜式消費型影音產品、行動電話及液晶電視機等資訊家電的市場應用全力發展。

LCD螢幕的畫質雖然已與發展完整的CRT螢幕很接近了，但仍有視角、對比、顯示均勻性等幾個問題要加以改善，而應用在LCD TV等高密度、高精細化、大尺寸產品的開發上，更有應答速度、色再現性等問題要克服。

而在液晶面板中有關液晶配向的控制技術、配向膜的評估技術研究，即直接地與上述的問題息息相關。

所以配向膜的製造控制技術有其相當的重要性。

圖一為一液晶螢幕橫面簡圖，圖中介於液晶及透明電極之間的即為配向膜所在位置，配向膜之重要性亦可由液晶螢幕之工作原理更加以確認，液晶之所以可應用於螢幕上，乃因其在平行分子方向與垂直分子方向之誘電率不同，因此可用電場驅動之，另一方面，由於液晶也具有視分子方向而變化之折射率（也就是具有雙折射），可改變偏極光之偏極方向，最後更因液晶與配向膜之界面有很強之作用力（Anchoring Strength），在電場關閉後液晶就靠著彈性係數（恢復力）而恢復到原來之排列，由此可知沒有配向膜之存在，液晶是無法工作的。

圖一製作配向膜之配向技術一般而言，液晶分子排列方式粗分為三種，如圖二所示。

第一種為液晶分子長軸平行於配向膜，稱為Homogeneous Alignment，第二種為長軸垂直於配向膜上，稱為Hetergeneous或Vertical Alignment，但在液晶螢幕之應用上，其液晶分子與配向膜表面呈某一角度的傾斜(即預傾角，Pretilt Angle)，如此才能達到均一配向的效果。

預傾角是影響LCD顯示特性的重要參數，主要取決於(1)配向膜的物化作用力，如氫鍵(Hydrogen bond)、凡得瓦力(van der Waals force)及Dipole-dipole force；(2)機械力效應，即溝槽(Groove)或配向膜表面型態。

半导体封装制程与设备材料知识介绍

Plastic
2.54 mm (100miles) 1 direction
lead
16~24
S-DIP
Shrink Dual In-line
Package
Plastic 1.778 mm (70miles)
20 ~64
2024/10/16
Through Hole Mount
SK-DIP
Skinny Dual In-line
LS/GS5700
Tape & Reel BGA
Reel Tech MT TR3000
Socket
BGA/MLF Johnstech
Burn-In
BGA/MLF SSE
B1120M
2024/10/16
常用术语介绍
1. SOP-Standard Operation Procedure 2. FMEA- Failure Mode Effect Analysis 3. SPC- Statistical Process Control 4. DOE- Design Of Experiment 5. IQC/OQC-Incoming/Outing Quality
Detaping (Optional)
Wafer Mount
UV Cure (Optional)
Die Saw
Die Bond
Die Cure (Optional)
Plasma
Wire Bond
Molding Post Mold Cure Laser mark
Laser Cut Package Saw
Grind & Dicing (晶圓研磨及切割)
Die Attach (上片)

半导体简介

《晶柱成长制程》硅晶柱的长成，首先需要将纯度相当高的硅矿放入熔炉中，并加入预先设定好的金属物质，使产生出来的硅晶柱拥有要求的电性特质，接着需要将所有物质融化后再长成单晶的硅晶柱，以下将对所有晶柱长成制程做介绍。

长晶主要程序︰融化（MeltDown）此过程是将置放于石英坩锅内的块状复晶硅加热制高于摄氏1420度的融化温度之上，此阶段中最重要的参数为坩锅的位置与热量的供应，若使用较大的功率来融化复晶硅，石英坩锅的寿命会降低，反之功率太低则融化的过程费时太久，影响整体的产能。

颈部成长（Neck Growth）当硅融浆的温度稳定之后，将<1.0.0>方向的晶种渐渐注入液中，接着将晶种往上拉升，并使直径缩小到一定（约6mm），维持此直径并拉长10-20cm，以消除晶种内的排差（dislocation），此种零排差（dislocation-free）的控制主要为将排差局限在颈部的成长。

晶冠成长（Crown Growth）长完颈部后，慢慢地降低拉速与温度，使颈部的直径逐渐增加到所需的大小。

晶体成长（Body Growth）利用拉速与温度变化的调整来迟维持固定的晶棒直径，所以坩锅必须不断的上升来维持固定的液面高度，于是由坩锅传到晶棒及液面的辐射热会逐渐增加，此辐射热源将致使固业界面的温度梯度逐渐变小，所以在晶棒成长阶段的拉速必须逐渐地降低，以避免晶棒扭曲的现象产生。

尾部成长（Tail Growth）当晶体成长到固定（需要）的长度后，晶棒的直径必须逐渐地缩小，直到与液面分开，此乃避免因热应力造成排差与滑移面现象。

《晶柱切片后处理》硅晶柱长成后，整个晶圆的制作才到了一半，接下必须将晶柱做裁切与检测，裁切掉头尾的晶棒将会进行外径研磨、切片等一连串的处理，最后才能成为一片片价值非凡的晶圆，以下将对晶柱的后处理制程做介绍。

切片（Slicing）长久以来经援切片都是采用内径锯，其锯片是一环状薄叶片，内径边缘镶有钻石颗粒，晶棒在切片前预先黏贴一石墨板，不仅有利于切片的夹持，更可以避免在最后切断阶段时锯片离开晶棒所造的破裂。

集成电路制造中的微影技术

集成电路制造中的微影技术随着信息科技的快速发展，计算机、智能手机、平板电脑等电子产品愈发普及，而这些电子产品的核心便是微型芯片。

微型芯片是电子产业的基础，而集成电路制造中的微影技术扮演着关键角色。

什么是微影技术？微影技术是一种制造微型芯片的技术。

在集成电路制造过程中，相当于照相机中的曝光、冲洗等步骤。

微影技术依靠光刻机将光芯片上的图案转移到硅片或其他材料上，形成电路图案。

通俗来讲，微影技术是一种通过光学器件将芯片芯片结构“投影”到光刻机上，再将这些芯片芯造模式形成的技术。

微影技术的创新目前大多数集成电路制造商都使用叫做“7纳米制程”的微影技术，它的制造工艺在一块硅片上能够制造比红血球还小的大小连通线，并且在光刻机中要做数百次的重复操作，能被制造出来的线和间距通常只有几十纳米，这耗费了极其强大的能量。

随着近年来半导体行业的发展，微影技术也发生了许多创新，新的微影技术的出现不仅提高了集成电路制造的工艺，也对其他领域产生了影响。

其中一种新技术是Nano-Imprint Lithography（NIL），它能在一种合适的材料上获得至少10-20nm的分辨率，比传统的7纳米制程有了更大的突破。

这种新技术的核心是将模具压缩到材料表面上，达到不需要光学元件即可实现微影的效果，能够在芯片表面准确精密地形成所需要的形状和尺寸，比如缩小芯片尺寸、提高存储器容量等。

有趣的是，这种新技术并非是由科技巨头推进的，而是由学术界携手共同推进的，这有利于整个行业的发展。

NIL技术的发展方向主要是与量子信息、生物医学、化学传感等领域相结合产生的新应用。

微影技术的局限性虽然微影技术在制造集成电路领域扮演着关键角色，但是它依然存在一些局限性。

比如，基于微影技术的制造过程需要很高的准确性，机器的自动化程度要高，经常需要重复测试和调试。

这既增加了制造成本，也会加大产品生产周期。

另外，在使用微影技术进行集成电路制造时，有一些细微的变化可能会导致性能下降或生命周期的缩短。

浅谈DFM(半导体晶片可制造性设计)现况

Metal 1, AlCuP-EpiP-Wafer N-Well P-WellPMD p +p +n +n +WMetal 1Contact P-well N-well Polycide gate and local interconnectionV ssV ddNMOS PMOSV inV out STICMOS inverter layout Mask 1, N-well Mask 2, P-wellMask 3, shallow trench isolation Mask 4, 7, 9, N-Vt, LDD, S/D Mask 5, 8, 10, P-Vt, LDD, S/D Mask 6, gate/local interconnection Mask 11, contact Mask 12, metal 1Layout and Masks of CMOS Inverter曝光後製作出來的圖形已經變形得無法接受當波長小於孔徑繞射會嚴重影響成像，目前曝光所使用的光波長為193nm ，而我們所要顯影的線寬卻是65nm 或更小Why DFM?CMP (Chemical Mechanical Polishing)鑽石植佈技術化學蝕刻與機械磨削兩者相互作用下，將晶片上凸出的沈積層，加以去除密度不同的區域，研磨的速率不同，若密度不均則會增加後續製程上的困難增加金屬層的密度均勻度有助於改善製程中平坦化的良率Critical Area Analysis z A defect shorting conductor lines causing a fault.wireDefect of size r Critical area for defect of size rshort Particle causes openParticle causes shortMicrolithography微影製程z將圖形顯影於矽晶圓Optical Proximity Correction (OPC)z Optical proximity correction (OPC) is a photolithography enha ncement techniques commonly used to compensate the mask p attern for image errors due to diffraction or process effectsHammer headjogserifExtension Typical OPC typeCorner roundingz simulation-based lithography OPC verification tool to ensure effective OPC before mask makingEEtaiwan: 台積電(TSMC)推出設計參考流程7.0版。

微影制程简介

LED Plant Department 林上救 13 December 2012
Process Training Report
３.对准光罩(Mask Align)及曝光(Exposure)
利用對準標誌（align mark）將光罩與晶片進行校準
光罩圖形
CDbar（前後比對判定解析度）
For Internal Use Only
Process Training Report
For Internal Use Only
Page 13 of <15>
LED Plant Department 林上救 13 December 2012
Process Training Report
4.显影（Development）
显影是利用曝光部分及未曝光部分之光阻在溶解度的差别，如正光阻曝光后其键结被打断，可将之溶解，未曝光部分则存留，使影像出现。最好是曝光后立即显影，以免进一步感光，而使图形分辨率变差。
1.2.2 上光阻（Coating）
通常用旋敷法（Spin Coating）： 1.2.2.1 将芯片放在转盘上，开真空吸着，试一试是否已经吸住（用蹑子试），若吸不住，可能是真空帮浦管路漏气，也可能是吸盘孔为光阻（Photoresist）所堵塞，宜以丙酮（Acetone）清洗（注意每次用完应用棉花棒以丙酮擦干净，以方便后来使用者）。 1.2.2.2 以注射器注入光阻（Photoresist）到芯片中心处，使其慢慢散开，注入剂量6”wafer为5 cc，而4”wafer为3 cc。 1.2.2.3 设定step1、step2的定时器时间和转速。
Page 4 of <15> LED Plant Department 林上救 13 December 2012

微影制程(Lithography) (台湾)

制程简介

（各行流程管理）半导体IC制造流程

奈米压印(微影)技术简介PPT

LIGA技术简介

台积电浸润式显影功臣 林本坚

IC制程专业词汇

半导体封装制程与设备材料知识介绍

黄光工艺介绍

配向膜技术

半导体封装制程与设备材料知识介绍

半导体简介

集成电路制造中的微影技术

浅谈DFM(半导体晶片可制造性设计)现况

微影制程简介

台积电浸润式显影功臣林本坚