主从JK触发器 共23页PPT资料
主从触发器教学PPT课件
CP
R
S
从主从RS触发器整体来看：
Q 状态取决于在CP下降
主
主
沿作用前一瞬间RS的输入信
号。
本例是在CP=1期间，RS输入信号没有发生变化的情况 下，输出Q随输入RS信号变化的关系波形。
整理版课件
4
在CP=1期间主触发器就是一个钟控RSCP 触发器。Q主状态随输入RS变化而变化。
C
&
Q主
E
&
&D
Q主
&F
&
G
&
&H
R
CP
S
CP1↓主不变，从接收主，Q=Q主＝1，CP
并保持到下一个CP后沿。
R0
CP2↑主接收RS,从不变。
S1
RS=10 Q主＝0，并保持到下一个
CP前沿，Q保持1。
CP2↓主不变，从接收主，Q=Q主＝0，QQ
并保持到下一个CP后沿。
Q
主
主
0 0
整理版课件
3
Q主状态取决于在CP上升沿作用前一瞬间RS的输入信号。 Q 状态取决于在CP下降沿作用前一瞬间Q主的输入信号。
CP由0→1,及CP=1期间，主接收， R
从不变。设初态为0:
S
R=0 S=1 Q主＝1，Q保持不变。
R=1 S=0 Q主＝0，Q保持不变。 R=0 S=0 Q主＝Q n Q保持不变。
QQ 主主
0
R=0S=1 Q主＝1， Q保持不变。 QQ 0
CP = 0，主不变，从接收主，
CP = 1，从不变，主接收
&F 1 SD
&H
4.5-4.6主从JK触发器
教学过程一、教学内容：4.5 主从JK触发器4.5.1 电路结构主从JK 触发器是在主从RS触发器的基础上组成的，如图7.5.1所示。
在主从RS触发器的R 端和S端分别增加一个两输入端的与门G11和G10，将Q端和输入端经与门输出为原S端，输入端称为J端，将Q端与输入端经与门输出为原R端，输入端称为K端。
图4.5.1 主从JK触发器的逻辑电路图4.5.2 工作原理由上面的电路可得到S=JQ,R=KQ。
代入主从RS触发器的特征方程得到:当J=1，K=0时，Q n+1=1；J=0，K=1时，Q n+1=0；J=K=0时，Q n+1=Q n；J=K=1时，Q n+1=Q n；由以上分析，主从JK触发器没有约束条件。
在J=K=1时,每输入一个时钟脉冲，触发器翻转一次。
触发器的这种工作状态称为计数状态，由触发器翻转的次数可以计算出输入时钟脉冲的个数。
4.5.3 功能描述特征方程：状态转移真值表：表4.5.1 主从JK触发器的状态转移真值表J K Q n Q n+1说明0000Q n输出状态不变001101000输出状态与J端状态相同0110图4.5.3 例4.5.1的波形图图4.5.4 例4.5.2的波形图图4.5.5 主从JK触发器的电路和动态波形4.5.5 脉冲工作特性建立时间：是指输入信号应先于CP信号到达的时间，用tset表示。
由图7.5.5可知,J、K信号只要不迟于CP信号到达即可，因此有tset=0。
表示。
如果保持时间：为保证触发器可靠翻转，输入信号需要保持一定的时间。
保持时间用tH要求CP=1期间J、K的状态保持不变，而CP=1的时间为tW H，则应满足：t H≥t WH。
传输延迟时间：若将从CP下降沿开始到输出端新状态稳定地建立起来的这段时间定义为传输时间，则有：t PLH=3t pd t PHL=4t pd最高时钟频率：因为主从触发器都是由两个同步RS触发器组成的,所以由同步RS触发器的动态特性可知 ,为保证主触发器的可靠翻转，CP高电平的持续时间tWH应大于3tp d。
各类触发器
174
六D 触发器
16 VCC 15 6Q 14 6D 13 5D 12 5Q 11 4D 10 4Q 9 CP
EN 1 1Q 2 1D 3 2D 4 2Q 5 3D 6 3Q 7 GND 8
40174 14174
16 VDD 15 6Q 14 6D 13 5D 12 5Q 11 4D 10 4Q 9 CP
273 374 564 574 825 826 874 876
377 534 575 576
878 879
823 824 821 822
双 D 触发器
1RD 1 1D 2 1CP 3 1SD 4 1Q 5 1Q 6 GND 7
74
(边沿)
14 VCC 13 2RD 12 2D 11 2CP 10 2SD 9 2Q 8 2Q
10 K1B
Q6
9 K1A
GND 7
8Q
J J1J2 J 3 K K1K2 K 3
J J1AJ1B J2AJ2B K K1A K1B K2A K2B
NC 1
14 VCC
RD 2
13 SD
J1 3 72 (主从) 12 CP
J2 J3
4 102(边沿) 11 K3 5 110 (主从) 10 K2
378
16 VCC 15 6Q 14 6D 13 5D 12 5Q 11 4D 10 4Q 9 CP
RD 1 1Q 2 1D 3 2D 4 2Q 5 3Q 6 3D 7 4D 8 4Q 9 GND 10
273
八D 触发器
20 VCC 19 8Q 18 8D 17 7D 16 7Q 15 6Q 14 6D 13 5D 12 5Q 11 CP
1Q 1 1Q 2 1CP 3 1RD 4 1D 5 1SD 6 VSS 7
主从JK触发器电路结构及工作描述
主从JK 触发器电路结构及工作描述（1）电路结构主从JK 触发器电路是在主从RS 触发器基础上引两条反馈线：Q 反馈到R 端，Q 反馈到S 端，外加信号从J 、K 输入。
如图8.25a 所示。
（2）工作原理 当CP =1时，CP ′=0，从触发器被封锁，保持原状态不变。
主触发器的状态由输入端J 、K 的信号和从触发器状态来决定。
当CP 从1跃变为0时，即CP =0，主触发器被封锁，但由于CP ′=1，从触发器接收主触发器输出端的状态。
主从JK 触发器的状态变化是在CP 从1变为0时发生的。
主从JK 触发器的逻辑功能和前面的时钟JK 触发器相同。
J =0、K =0，时钟脉冲触发后，触发器的状态保持不变，即Q n+1=Q n 。
J =0、K =1，不论触发器原来是何种状态，时钟脉冲触发后，触发器的输出为0态。
J =1、K =0，不论触发器原来是何种状态，时钟脉冲触发后，触发器的输出为1态。
J =1、K =1，时钟脉冲触发后，触发器的新状态总与原来状态相反。
即Q n+1=Q n 。
图8.25 主从JK 触发器例：主从JK 触发器的输入信号如图8.26所示，设触发器的初始状态为0。
试画出触发（b ）J KQ Q CP Q ＆ ＆ G 1 G 2Q＆ G 3 ＆ G 4Q ′Q ′ ＆ ＆ G 5 G 6 ＆ G 7 ＆ G 8JK CP 1 G 9 CP ′ （a ）器输出的波形图。
CPJKQ图8.26 例题主从JK触发器克服了空翻，但却存在依次变化问题，也就是在CP=1时，JK 中有一端引入干扰信号，主触发器接受时其状态只能变化一次，而干扰信号消失后，触发器无法恢复到干扰前的正常状态，导致输出状态错误。
如图4-17所示。
触发器的初始状态为Q′=0、Q′=1，Q=0、Q=1。
在CP=1期间，J信号变为1，使G7的三个输入端都为1，输出为0，而G8门输入端有0，输出为1。
所以主触发器状态翻转为Q′=1、Q′=0。
JK触发器
JK触发器原理JK触发器原理JK触发器是一种功能较完善，应用很广泛的双稳态触发器。
图9-5(a)所示是一种典型结构的JK 触发器——主从型JK触发器。
它由两个可控RS触发器串联组成，分别称为主触发器和从触发器。
J和K是信号输入端。
时钟CP控制主触发器和从触发器的翻转。
(a)逻辑图 (b)逻辑符号图9-5 主从JK触发器当CP=0时，主触发器状态不变，从触发器输出状态与主触发器的输出状态相同。
S当CP=1时，输入J、K影响主触发器，而从触发器状态不变。
当CP从1变成0时，主触发器的状态传送到从触发器，即主从触发器是在CP下降沿到来时才使触发器翻转的。
下面分四种情况来分析主从型JK触发器的逻辑功能。
(1) J= l，K= l设时钟脉冲到来之前(CP=0)触发器的初始状态为0。
这时主触发器的R=K=0，S=J=1，时钟脉冲到来后(CP=l)，主触发器翻转成1态。
当CP从1下跳为0时，主触发器状态不变，从触发器的R=0，S=1，它也翻转成1态。
反之，设触发器的初始状态为1。
可以同样分析，主、从触发器都翻转成0态。
可见，JK触发器在J=1，K=1的情况下，来一个时钟脉冲就翻转一次，即=,具有计数功能。
(2) J=0，K=0设触发器的初始状态为0，当CP=1时，由于主触发器的R=0，S=0，它的状态保持不变。
当CP 下跳时，由于从触发器的R=1，S=0，它的输出为0态，即触发器保持0态不变。
如果初始状态为1，触发器亦保持1态不变。
(3) J=1，K=0设触发器的初始状态为0。
当CP=l时，由于主触发器的R=0，S=1，它翻转成1态。
当CP下跳时，由于从触发器的R=0，S=1。
也翻转成1态。
如果触发器的初始状态为1，当CP=1时，由于主触发器的R=0，S=0，它保持原态不变；在CP从1下跳为0时，由于从触发器的R=0，S=1，也保持1态。
(4) J=0，K=1设触发器的初始状态为1态。
当CP=1时，由于主触发器的R=1，S=0，它翻转成0态。
主从JK触发器ppt课件
&
G2
&
G4
Q'
&
G6 1
G9
&
G8
CP
J
“雪亮工程"是以区（县）、乡（镇） 、村（ 社区） 三级综 治中心 为指挥 平台、 以综治 信息化 为支撑 、以网 格化管 理为基 础、以 公共安 全视频 监控联 网应用 为重点 的“群 众性治 安防控 工程” 。
主从RS触发器的缺点：
使用时有约束条件 RS=0。
解：画出输出波形如图示。
“雪亮工程"是以区（县）、乡（镇） 、村（ 社区） 三级综 治中心 为指挥 平台、 以综治 信息化 为支撑 、以网 格化管 理为基 础、以 公共安 全视频 监控联 网应用 为重点 的“群 众性治 安防控 工程” 。
CP J K =0 Q
由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一 次，这种现象称为一次变化现象。
“雪亮工程"是以区（县）、乡（镇） 、村（ 社区） 三级综 治中心 为指挥 平台、 以综治 信息化 为支撑 、以网 格化管 理为基 础、以 公共安 全视频 监控联 网应用 为重点 的“群 众性治 安防控 工程” 。
1．电路结构
Q
Q
┌
┌
1K C 1 1J
CP
Q
Q
G1 & G3 &
Q' G5 & G7 &
▪ 在画主从触发器的波形图时，应注意以下 两点：
▪ （1）触发器的触发翻转发生在时钟脉冲的 触发沿（这里是下降沿）
▪ （2）判断触发器次态的依据是时钟脉冲下 降沿前一瞬间输入端的状态。
“雪亮工程"是以区（县）、乡（镇） 、村（ 社区） 三级综 治中心 为指挥 平台、 以综治 信息化 为支撑 、以网 格化管 理为基 础、以 公共安 全视频 监控联 网应用 为重点 的“群 众性治 安防控 工程” 。
主从JK触发器的特点(精)
主从JK触发器的特点
学 校：常州高级技工学校 说课人：朱文彬 时 间：2013.12
主从触发器 特点 ①主从JK触发器采用主从控制结构，从根本上 解决了输入信号直接控制的问题，具有 CP＝1 期间接收输入信号，CP下降沿到来时触发翻转 的特点。
主从触发器 特点 ①主从JK触发器采用主从控制结构，从根本上 解决了输入信号直接控制的问题，具有 CP＝1 期间接收输入信号，CP下降沿到来时触发翻转 的特点。 ②输入信号J、K之间没有约束。
主从触发器 特点 ①主从JK触发器采用主从控制结构，从根本上 解决了输入信号直接控制的问题，具有 CP＝1 期间接收输入信号，CP下降沿到来时触发翻转 的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。
主从触发器 特点 ①主从JK触发器采用主从控制结构，从根本上 解决了输入信号直接控制的问题，ห้องสมุดไป่ตู้有 CP＝1 期间接收输入信号，CP下降沿到来时触发翻转 的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。 一次变化：在CP为1期间，主触发器只能翻转 一次，以后不论J、K状态如何改变，也不能再 翻转了，这种现象叫一次变化。
主从JK触发器图文.ppt
公用时钟
USC 4Q 4Q 4D 3D 3Q 3Q 时钟
CLR
CP D
CP D CLR
Q
Q
Q
Q
CLR
D CP
D CP CLR
Q
Q
清零 1Q 1Q 1D 2D 2Q 2Q GND
公用清零
74LS175管脚图
+5V
74LS175
0
D1
Q1
Q1
D2
Q2
D3
Q2 Q3
D4
Q3 Q4
CLR CP Q 4
12.7.3 JK触发器
一、 同步JK触发器 二、 主从JK触发器
二、 主从JK触发器
Q
Q
1. 电路与符号
G1 &
G3 & Q’ G5 &
& G2
从 & G4
Q’ & G6
1 G9
Q
Q
Q
Q
J CP K
G7 &
主 & G8
J
K
CP
J CP K 曾用符号
Q
Q
1J C1 1K
J CP K 国标符号
2. 动作特点
主从T触发器逻辑符号
T触发器的逻辑功能： T 0 保持，T 1 翻转
12.7.４ Ｄ触发器
一、 同步Ｄ触发器 二、 边沿Ｄ触发器
二、 边沿Ｄ触发器
维持—阻塞边沿D触发器
Q
Q
G1 &
& G2
Q
Q3
4
&
G3 L2 G4 &
L3
Q5
Q6
L1 CP
主从jk触发器工作原理
主从jk触发器工作原理
主从JK触发器工作原理是指在数字电路中，使用JK触发器来实现主从工作方式。
这种工作方式可以用来存储、延时和同步数据。
主从JK触发器由两个触发器组成，一个被称为主触发器，另一个被称为从触发器。
主触发器用于接收输入信号，从触发器用于输出信号。
主从JK触发器的工作原理如下：
1. 当时钟输入为高电平时，主触发器的状态开始变化。
主触发器的状态取决于JK输入端的状态。
如果J和K都为低电平，则主触发器的输出保持不变。
如果J 为低电平，而K为高电平，则主触发器的输出为高电平。
如果J为高电平，而K 为低电平，则主触发器的输出为低电平。
如果J和K都为高电平，则主触发器的输出将翻转。
2. 主触发器的输出被连接到从触发器的输入端。
当时钟输入为下降沿时，从触发器的状态开始变化。
从触发器的状态取决于主触发器的输出。
如果主触发器的输出为低电平，则从触发器的输出将保持不变。
如果主触发器的输出为高电平，则从触发器的输出将翻转。
通过这种方式，主从JK触发器可以实现数据的存储和同步。
主触发器接收输入信号，并根据输入信号的状态改变自己的状态。
然后，主触发器的状态通过从触发器传递，从而延时输出信号。
因为主从JK触发器具有存储功能，所以它通常用于时序电路和状态机等应用中。
总结起来，主从JK触发器通过主触发器和从触发器的组合来实现数据存储和同步功能。
它的工作原理是根据触发器输入端的状态和时钟信号的变化来改变触发器的输出状态。
这种触发器在数字电路设计中起着重要的作用。
jk触发器(共34张)
异步触发器
钟控触发器
基本 RS 触发器 同步触发器、主从触发器和边沿触发器
。它的输出
受输入信号直接控制，不能定时控制，常用作集
成触发器的辅助输入端，
。
使用时须注意弄清它的有效电平，并满足约束条件。 32
第32页，共34页。
★ 根据触发方式不同分为
例如
Q
Q
Q
Q
双D触发器74LS74外引脚图和逻辑(luójí)符号
21
第21页，共34页。
双 D 触发器 74LS74 的功能表
触发方式 (fāngshì)为CP
上升沿触 发。
低电平有效的 异步置0端和异
步置1端
22
第22页，共34页。
按逻辑功能来分，触发器共有四种类型：
。在数字装置中往往需要 各种类型的触发器，而市场上出售的触发器多为集成D
转换图：
Q n1 S R Q n S(Qn Qn ) RQn
SQn (S R)Qn SQn SRQn Q Q
与JK触发器特性方程比较：
JK
J=S K=SR
∵ RS 触发器的约束条件 RS = 0
S
R
CP
∴ K = SR = SR + RS = R
(a) JK 型 转 24 为 RS 型
G5 Qn G7 ,
G4 Qn
Q
G6
Qn
G8
Qn1& G1 G3& G5
Q
G1
G3
＆
≥1
G5
＆
Q
≥1
G6
＆
G2
G4
＆
G7 ＆
JK触发器的功能分析
集成触发器中常见的直接置0和置1端
RD ：直接（异步）置0端
S D ：直接（异步）置1端
非号：低电平有效，
直接（异步）：不受CP的影响。
3.3 TTL边沿JK触发器
一、电路结构
Q
Q
加小圆圈： 表示下降沿 有效触发
Q
≥1 ≥1 G1 G2 &C &D &A &B
Q
Q3
G3
Q4 & CP K
G4
1J
注意：
特性方程不存在约束条件
Qn+1=S+ R Qn(CP下降沿到来有效) R、S信号:指CP下降沿到来前的状态
Qn+1:CP下降沿到来后的次态
二、逻辑功能
Qn+1=J
Q n+ K Qn（CP下降沿到来有效）
总结：触发器的两要素
㈠ 逻辑功能 描述方法： 逻辑符号、特性表、驱动表、特性方程 逻辑符号 加小圆圈：表示下降沿有效触发
3．边沿触发 只在CP的↑或↓边沿触发，即只在CP的↑或↓
边沿接收信号RS/JK/D/T、只在CP的↑或↓边沿
状态更新。克服空翻。 4．主从触发有主、从两个触发器，在CP的高/
低电平期间交替工作、封锁。
只在CP的高电平期间（或低电平期间）接收信
号RS/JK/D/T、只在CP的↑或↓边沿总的输出状
态更新。
J
C1
CP
1K
K
逻辑符号 中“ ^ ” 表示边沿 触发输入
& J
不加小圆圈： 表示上升沿有 效触发
二、逻辑功能
Qn1 J Qn KQn
Q n1为CP下降沿到来后的次态
特性方程：
4.5-4.6主从JK触发器
教学过程一、教学内容：4.5 主从JK触发器4.5.1 电路结构主从JK 触发器是在主从RS触发器的基础上组成的，如图7.5.1所示。
在主从RS触发器的R 端和S端分别增加一个两输入端的与门G11和G10，将Q端和输入端经与门输出为原S端，输入端称为J端，将Q端与输入端经与门输出为原R端，输入端称为K端。
图4.5.1 主从JK触发器的逻辑电路图4.5.2 工作原理由上面的电路可得到S=JQ,R=KQ。
代入主从RS触发器的特征方程得到:当J=1，K=0时，Q n+1=1；J=0，K=1时，Q n+1=0；J=K=0时，Q n+1=Q n；J=K=1时，Q n+1=Q n；由以上分析，主从JK触发器没有约束条件。
在J=K=1时,每输入一个时钟脉冲，触发器翻转一次。
触发器的这种工作状态称为计数状态，由触发器翻转的次数可以计算出输入时钟脉冲的个数。
4.5.3 功能描述特征方程：状态转移真值表：表4.5.1 主从JK触发器的状态转移真值表J K Q n Q n+1说明0000Q n输出状态不变001101000输出状态与J端状态相同0110图4.5.3 例4.5.1的波形图图4.5.4 例4.5.2的波形图图4.5.5 主从JK触发器的电路和动态波形4.5.5 脉冲工作特性建立时间：是指输入信号应先于CP信号到达的时间，用t set表示。
由图7.5.5可知,J、K信号只要不迟于CP信号到达即可，因此有t set=0。
保持时间：为保证触发器可靠翻转，输入信号需要保持一定的时间。
保持时间用t表示。
如果H要求CP=1期间J、K的状态保持不变，而CP=1的时间为t WH，则应满足：t H≥t WH。
传输延迟时间：若将从CP下降沿开始到输出端新状态稳定地建立起来的这段时间定义为传输时间，则有：t PLH=3t pd t PHL=4t pd最高时钟频率：因为主从触发器都是由两个同步RS触发器组成的,所以由同步RS触发器的动态特性可知 ,为保证主触发器的可靠翻转，CP高电平的持续时间t WH应大于3t pd。
主从JK触发器
一、 同步JK触发器 二、 主从JK触发器
二、 主从JK触发器
Q
Q
1. 电路与符号
G1 &
G3 & Q’ G5 &
& G2
从 & G4
Q’ & G6
1 G9
Q
Q
Q
Q
J CP K
G7 &
主 & G8
J
K
CP
J CP K 曾用符号
Q
Q
1J C1 1K
J CP K 国标符号
2. 动作特点
* 触发器的翻转分两步动作。第一步，在CP=1的期间主触发器 接受输入端的信号，被置成相应的状态，而从触发器保持；第 二步，CP下降沿到来时从触发器按照主触发器的状态变化，使 Q、 Q相应地改变状态。 * 因为主触发器本身是一个同步RS触发器，所以在CP=1的全 部时间里输入信号都将对主触发器起控制作用。 * 主从JK触发器有一次变化现象，即在CP=1期间， 主触发器 的状态只能变化一次。
电路分析
Q
0
G1 &
SD
1
1
G3 &
0
G5 &
1
G7 &
Q
1
& G2
& G4
1
& G6
0 RD
1 G9
SD
0
Q
1
G1 &
G3 &
1
G5 &
& G8
G7 &
Q
0
& G2
1
& G4
0
JK触发器
信号存储于主触发器。
Q
D
1J
在CP脉冲的高电平到来 时发生状态变化。
CP
C1
1
1K
Q &
CP
J(K) D
L
Q
高电平触发
JK触发器真值表
Q
JK
Qn+1
L
00
Qn
01
0
10
1
11
Qn
L CP Q CP Q
6
(5) 状态转换图
S=x J=X R=0 K=0
1
J=X K=1
0
J=0 S=0 K=X R=x
任何结构的JK触发器都具有 与以上相同的功能表、状态 转换真值表、特性方程、激 励表及状态转换图
J=1 K=X
3
主从JK触发器
3. 主从JK 触发器工作波形
在CP脉冲的高电平期间将输入信号存 储于主触发器。
主从JK触发器
1. 从主从RS触发器到主从JK触发器 （1）主从RS触发器有约束条件：RS=0 （2）利用两个输出端互补的特点，实现自我约束
主从RS触发器
S G8
&
G6
G4
G2
J
&
& Q
&
&
G10
Q
CP
G11
& Q
&
K
&
&
&
Q
R G7
G5
1
G1 G3
G9
主触发器
从触发器
逻辑符号
J
Q
CP
K
Q
1
主从JK触发器
锁存器与触发器各详解.pptx
1
≥1
0
1
≥1
0 0
≥1
1
3
第4页/共69页
3）S=R=0时 Q 和 Q 互锁，保持不变。 这是锁存器的特点：当输入处于某一状态时，输出保持。
两个稳定状态：
S=0，R=0，Q=1： S=0，R=0，Q=0：
0
1
≥1
≥1
锁Q 存=0 器的存储 Q 记=1 忆功能
1
0
≥1
≥1
0
0
2. T 3、状态转换图
Qn1 TQnTQn
TJ ==11
K=×
T=KJ0==×0
0
1
KJT==×0=0
TKJ===×11
当T触发器的输入控制端为T=1时，称为T’触发器。
T’触发器的特性方程为： Qn1 Qn
46
第47页/共69页
四、 RS触发器
1. 状态真值表
S
R
S CP R
(b) 曾用符号
CP
S
R
置为为““？1””状状态态
CP
Q F主 Q
S CP R
1
J .K
CP
第31页/共69页
(4) J=0,K=0
保持原态 保持原态
Q
.
Q.
Q F从 Q
CP
S
R
CP
Q F主 Q S 0 CP R0
0
0
J .K
1
CP 0
0
第32页/共69页
保持原态
1
真 值 表
CP↓
J K Qn 000 001 010 011 100 101 110 111
电子技术(JK触发器、计数器)页PPT文档PPT文档共67页
44、卓越的人一大优点是：在不利与艰 难的遭遇里百折不饶。——贝多芬
45、自己的饭量自己知道。——苏联
电子技术(JK触发器、计数器)页PPT文档
56、死去何所道，托体同山阿。 57、春秋多佳日，登高赋新诗。 58、种豆南山下，草盛豆苗稀。晨兴 理荒秽 ，带月 荷锄归 。道狭 草木长 ，夕露 沾我衣 。衣沾 不足惜 ，但使 愿无违 。 59、相见无杂言，但道桑麻长。 60、迢迢新秋夕，亭亭月将圆。
41、学问是异常珍贵的东西，从任何源泉吸 收都不可耻。——阿卜·日·法拉兹
主从JK触发器讲解
二、 边沿Ｄ触发器
维持—阻塞边沿D触发器
Q Q
G1 & Q3 & G3
L2
&
G2 Q4
G4 & Q6
L3
Q5 & D G5
L1
CP
G6 &
CMOS主从结构的边沿触发器
CP G1 D TG1 CP
1
Q' G2
1
CP Q' TG3 CP
Q G3
1
Q G4
1
CP TG2 主触发器 CP 从触发器
CP TG4
CP
四种结构触发器的符号与动作特点
电路 基本 结构 触发器 符 号 举 例 动作 特点 直接 触发 同步 触发器 主从 触发器 边沿 触发器
CP=1 期间 触发
1、分两步工作； 2、主触发器在 CP=1期间触发； 3、对于主从JK触 发器存在“一次变 化”问题
边沿 触发
四种功能触发器的符号与逻辑功能
国标符号
2. 动作特点
* 触发器的翻转分两步动作。第一步，在CP=1的期间
主触发器接受输入端的信号，被置成相应的状态，而
从触发器保持；第二步，CP下降沿到来时从触发器按 照主触发器的状态变化，使Q、 Q相应地改变状态。 * 因为主触发器本身是一个同步RS触发器，所以在 CP=1的全部时间里输入信号都将对主触发器起控制作
用。
* 主从JK触发器有一次变化现象，即在CP=1期间，
主触发器的状态只能变化一次。
3. 逻辑功能（同前）
4. 带异步置零端和异步置1端的主从JK触发器 * 符号
SD Q Q Q Q
Q SD J CP
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3. 逻辑功能（同前）
4. 带异步置零端和异步置1端的主从JK触发器
* 符号
Q
Q
Q
Q
Q
Q
SD
SD
RD
RD
J CP K
S 1J C1 1K R
* R D 和S D 作用
J CP K 曾用符号
SDJ CP K RD 国标符号
CP
Q'
G1
G2
1
1 Q'
CP
T G2
主触发器 CP
CP T G3
Q
Q
G3
G4
1
1
CP CP
T G4
从触发器 CP
应用举例------四人抢答器
设计要求：四人参加比赛，每人一个 按钮，其中最先按下按钮者，相应的指示 灯亮；其他人再按按钮不起作用。
电路的核心是74LS175四D触发器。其 内部包含了四个D触发器，各输入、输出以 字头相区别，管脚图见下页。
①、当 R D =0，S D =1时，触发器直接（异步）置0； ②、当 R D =1，S D =0时，触发器直接（异步）置1； ③、当 R D = S D =1时，触发器的状态由CP、同步输入 信号J、K和触发器的原态决定。
电路分析
Q
0
G1 &
SD
1
1
G3 &
0
G5 &
1
G7 &
Q
1
& G2
& G4
12.7.3 JK触发器
一、 同步JK触发器 二、 主从JK触发器
二、 主从JK触发器
Q
Q
1. 电路与符号
G1 &
G3 & Q’ G5 &
G7 &
J
& G2
从 & G4
Q’ & G6
1 G9
Q
Q
Q
Q
J CP K
主
& G8
K
CP
J CP K 曾用符号
Q
Q
1J C1 1K
J CP K 国标符号
2. 动作特点
RD
0
1 G9
SD
0
Q
1
G1 &
G3 &
1
G5 &
& G8
G7 &
Q
0
& G2
1
& G4
0
& G6
1
& G8
RD
1
1 G9
J
K
CP
RD=0，直接置0
J
K
CP
SD=0，直接置1
谢谢！
公用时钟
USC 4Q 4 Q 4D 3D 3 Q 3Q 时钟
Q
Q
CLR
CP D
CP D
CLR
Q
Q
CLR D CP
D CP CLR
Q
Q
清零 1Q 1 Q 1D 2D 2 Q 2Q GND
公用清零
74LS175管脚图
+5V
74LS175
0
D1
Q1
Q1
D2
Q2
D3
Q2
Q3
D4
Q3 Q4
CLR CP Q 4
& 2 & 1 输出为零发
清零
& 2 光管不亮
赛前先清零
CP
+5V
CP进入 D触发器
74LS175
D1
Q1
Q1
1
D2
Q2
D3
Q2
Q3
D4
Q3 Q4
CLR CP Q 4
& 2 & 1 反相端都为1
清零
&2
1
CP
+5V
D1 =0 D2
=1
Q1
Q1
Q2
D3
Q2
Q3
D4
Q3 Q4
CLR CP Q 4
0
&2
主从T触发器逻辑符号
T触发器的逻辑功能： T 0 保持，T 1 翻转
12.7.４ Ｄ触发器
一、 同步Ｄ触发器 二、 边沿Ｄ触发器
二、 边沿Ｄ触发器
维持—阻塞边沿D触发器
Q
Q
G1 & Q3
&
G2
Q
4
&
G 3 L2 G 4 &
L3 Q5
L1 CP
Q6
&
G5
G6 &
D
CMOS主从结构的边沿触发器
CP D T G1
* 触发器的翻转分两步动作。第一步，在CP=1的期间 主触发器接受输入端的信号，被置成相应的状态，而 从触发器保持；第二步，CP下降沿到来时从触发器按 照主触发器的状态变化，使Q、 Q相应地改变状态。 * 因为主触发器本身是一个同步RS触发器，所以在 CP=1的全部时间里输入信号都将对主触发器起控制作 用。
1
& G6
RD
0
1 G9
SD
0
Q
1
G1 &
G3 &
1
G5 &
& G8
G7 &
Q
0
& G2
1
& G4
0
& G6
1
& G8
RD
1
1 G9
J
K
CP
RD=0，直接置0
J
K
CP
SD=0，直接置1
主从J-K触发器的工作波形
与输入主从JK触发器的逻辑符号
Q
Q
1J
1K
S
&
C1 & R
SD J1 J2 J3 CP K1 K2 K3 RD
主从JK触发器功能完善，并且输入信号J、 K之间没有约束。但主从JK触发器还存在着一次 变化问题，即主从JK触发器中的主触发器，在 CP＝1期间其状态能且只能变化一次，这种变化 可以是J、K变化引起，也可以是干扰脉冲引起， 因此其抗干扰能力尚需进一步提高。
5. 由主从ＪＫ触发器构成主从Ｔ触发器
由主从JK构成的T触发器
3、对于主从JK触 发器存在“一次变 化”问题
Hale Waihona Puke 边沿 触发四种功能触发器的符号与逻辑功能
功 RS 能 触发器 符 号 举 例
逻辑 功能
保持 置0 置1
JK 触发器
保持 置0 置1 翻转
D
T
触发器 触发器
置0
保持
置1
翻转
电路分析
Q
0
G1 &
SD
1
1
G3 &
0
G5 &
1
G7 &
Q
1
& G2
& G4
1
& G6
&1
被封
清零
& 2 此时其它按钮再
若有一按钮被按下，
比如第一个钮。
CP
0 按下，由于没有
CP 不起作用。
四种结构触发器的符号与动作特点
电路 基本 结构 触发器 符 号 举 例
动作 直接 特点 触发
同步 触发器
主从 触发器
边沿 触发器
CP=1 期间 触发
1、分两步工作；
2、主触发器在 CP=1期间触发；