DDS原理及AD9954应用设计_LLL

• 相位调制：
累加器的输出信号是代表相位值的数字信号，因此 在累加器的后面加一个加法器就可以很容易地实现 相移或相位调制。其相位分辨率由加法器的位数决 定。 例如：14位加法器可提供0.02197度的相位分辨率。
• 幅度调制：
波形存储器ROM的输出为离散的正弦函数的幅度 值，若在ROM和D/A转换器之间加入一个数字乘法 器，那么就可以方便地实现幅度调制，调幅的精度 则由DAC的精度决定。
AD9954介绍
特性： • 400MPS内部时钟速度 • 集成14位DAC • 可编程相位/幅度 • 32bit频率字 • 串行I/0控制 • 超高速模拟比较器 • 自动线性和非线性扫频能力
• • • • •
1.8V电源供应 集成1024字×32bitRAM 可4~20倍倍频； 支持大多数数字输入中的5V输入电平； 可实现多片同步。
• 信号发生器的另一个关键指标是DDS的 无杂散动态比（SFDR）性能要好。 相位截断误差带来的杂散分布和杂散大 小情况与频率控制字、频率控制字字长、 相位截断长度有关。
• 频率分辨率：频率分辨率定义为DDS信号源的 最小频率变化量。由前述原理可知，当频率控 制字为1时，输出信号频率有最小的变化量：
3.DDS信号源的主要指标
• 输出频率范围： 信号发生器关键的指标之一就是输出信号的 频率范围。假设DDS的工作时钟频率是f clk， 由于DDS是一个采样系统，所以由奈奎斯特 定理可知，理论上DDS输出信号频率范围为 0－50% f cLK。考虑到低通滤波器的特性和设 计难度以及对输出信号杂散的抑制，DDS实 际输出频率范围可达0-40% f c。
1 0.8 0.6 0.4 0.2 0 -0.2 -0.4 -0.6 -0.8 -1
0
2
4
6
8
10
12
14
16
18
20
4.DDS信号源的优点
F • 频率分辨率高： ∆f = clk
2N
• 频率切换快：可达到纳秒级。 • 输出相对带宽较宽：0～40％Fclk。 • 频率变化时相位连续。 • 输出信号灵活：可产生任意波形数据，并可产 生FSK、PSK、ASK、MSK等信号。
u (n) = sin(2π f 0 nTc )
(n = 0,1, 2.....)
相应的离散相位序列为：
θ (n) = 2π f 0 nTc = ∆θ • n
(n = 0,1, 2.....)
式中： ∆θ = 2π f T = 2π f 0 0 c fc 是上面的分析，DDS可由下列两次变换来实现:
(1)从不变量K以时钟fc产生量化的相位序列。这 个过程一般由一个以fc作时钟的N位相位累加器来 实现。 (2)从离散量化的相位序列产生对应的正弦信号的 离散幅度序列。这个过程可对波形ROM进行寻址 来完成。 把量化的数字波形经模数((D/A)转换，再通过低 通滤波器LPF就得到频率为f0的余弦信号。 不变量K被称为相位增量，也叫频率控制字。
DDS信号源的硬件实现
• 1.波形查找表中的数据是什么? • 2.如何实现频率可调? • 3.如何实现频率增大时仍能遍历查找表中 的原有数据? • 4.如何实现相位改变?
• 1.波形查找表是一个ROM或RAM,存放的 是一个周期的采样数据,存储器的宽度是 波形的量化级数,深度是采样点的数目. • 2.地址产生器,地址变化快慢,决定了输出 一个波形所需的时间,从而实现频率可调. • 3.N-M≥D,累加器的输出是以1为步进的. • 4.相位字决定初相.
DDS原理及AD9954应用设计
梁立林 2009.7.25
主讲内容
• • • • DDS原理 AD9954简介 AD9954的模块程序 AD9954的PCB设计
DDS简介
• 全称Direct Digital Synthesizer（直接数字合 成），直接数字式频率合成技术原理是根据奈 奎斯特采样定律，从连续信号的相位出发将一 个正弦信号取样、量化、编码，形成一个正弦 函数表，存于EPROM中。 • 合成时，通过改变相位累加器的频率控制字来 改变相位增量。相位增量不同，一个正弦周期 内的采样点数不同。在时钟频率即采样频率不 变的情况下，通过相位增量的改变来实现频率 的改变。
应用领域： • 快速本振合成 • 可编程时钟发生器 • 调频
• Ad9954,DATASHEET讲解
• Ad9954模块程序介绍
• • • •
AD9954PCB板设计经验 1.参看ADI原理图. 2.模拟数字电源分割 3.差分转单端信号输出
转换器DA
• D/A转换器的作用是把己经合成的正弦波的数
字量转换成模拟量。正弦幅度量化序列S(n)经 D/A转换后变成了包络为正弦波的阶梯波S(t) 。
低通滤波器
• 对D/A输出的阶梯波S(t)进行频谱分析可知S(t)
中除主频f0外，还存在分布在fc， 2fc…两边 ±fo处的非谐波分量，幅值包络为辛格函数， 因此为了取出主频f0，必须在D/A转换器的输 出端接入截止频率为fC/2的低通滤波器。
1 fo < fc 2
因此，只要满足该条件，即可从采样的信号中恢 复出原信号的频率。 由前式可知，决定信号频率的是相位的增量Δθ 因此，只要控制这个相位增量，就可以控制合成 信号的频率。现将整个周期的相位2π分成M份， 每一份为 ：
δ = 2π M
若每次的相位增量选择为δ的K倍，即可得到信号 的频率：
kδ K f0 = = fc 2π Tc M
相应的模拟信号为：
K u (t ) = sin(2π fct ) M
式中K和M都是正整数，根据采样定理的要求，K 的最大值应小于M的1/2。
综上所述，在采样频率一定的情况下，可以 通过控制两次采样之间的相位增量（不得大 于π）来控制所得离散序列的频率，经保持、 滤波之后可唯一的恢复出此频率的模拟信号。
6.DDS的调制机理
• 频率调制：
DDS的开关速度非常快，而且输出相位是连续的。 因此，在累加器的输入端增加一个加法器，就可以 实现频移键控(FSK)。若在累加器前面加一个累加器 则后一个累加器的相位输出呈现平方函数特性，即 可实现线性调频功能，如果在累加器前面加一个 ROM(或RAM)，则可由软件来控制完成非线性调频 功能。
DDS参数计算与选择
• 1.输出频率的计算
Fout FW = × F c lk N 2
式中,N为相位累加器位宽,FW为输入频率字。 计算举例： 系统时钟为：50MHz； 相位累加器位宽为：16位； 输入频率控制字为：2048；
Fout =
2048 × 50×106 = 1.5625MHz 216
• 2.参数选择 系统时钟频率Fclk； 相位累加器位宽N； 频率字位宽M 相位字位宽D。 技巧：使Fclk是 2 N 的整数倍的时候，可使输出 频率是频率字的倍数。 举例：Fclk:166.67MHz Fclk:166.67MHz N:24bit M:20bit D:10bit ROM数据位宽：8bit ROM地址位宽：10bit
∆f = f clk
2N
若时钟频率fclk不变，DDS的频率分辨率就由相 位累加器的位数N决定。因为N一般取得很大， 如32位、48位，使得分辨率高，达到微赫兹级。
• 频率稳定度：DDS的频率稳定度很高，可 达到1×10－7量级。 • 输出幅度：输出幅度可在0.5－20V之间可 调。 • 输出频率的类型：现在常用的芯片可输出 正弦波、方波、三角波等波形。
u (t ) = U sin(2π f 0t + θ 0 )
只要它的幅度U和初始相位θ0不变，它的频 谱就是位于f0的一条谱线。 为了分析简化起见，可令U=1， θ0 =0 。 则上式变为：
u (t ) = sin(2π f 0t ) = sin θ (t )
如果对上式的信号进行采样，采样周期为Tc（即采 样频率为fc），则可得到离散的波形序列：
5.DDS信号源的缺点 • 杂散抑制较差。 来源有三个： 相位累加器相位舍位造成的杂散、 幅度量化误差(由存储器有限字长引起)造成的杂 散和DAC非理想特性造成的杂散。 • 输出带宽较窄：无法应用到微波波段。解决办法： DDS＋PLL的方法。
1.DDS信号源的原理 • 一个纯净的单频信号可表示为：