半导体器件物理(刘洋)MOSFET-part1
半导体物理与器件考核试卷
B.硅化
C.硼化
D.镍化
17.在半导体工艺中,以下哪些步骤属于前道工艺?()
A.光刻
B.蚀刻
C.离子注入
D.镀膜
18.以下哪些材料常用于半导体器件的互连?()
A.铝
B.铜导线
C.镓
D.硅
19.在半导体物理中,以下哪些现象与载流子的复合有关?()
A.发射
B.复合
C.陷阱
D.所有上述现象
20.以下哪些因素会影响半导体激光器的阈值电流?()
半导体物理与器件考核试卷
考生姓名:__________答题日期:__________得分:__________判卷人:__________
一、单项选择题(本题共20小题,每小题1分,共20分,在每小题给出的四个选项中,只有一项是符合题目要求的)
1.半导体的导电性能介于导体和绝缘体之间,主要因为其()
C. Nitrogen(氮的)
D. Excess electrons(过剩电子)
5. P-N结在反向偏置时,其内部的电场强度()
A.减小
B.增大
C.消失
D.不变
6.以下哪个不是太阳能电池的工作原理?()
A.光电效应
B.热电效应
C.光生伏特效应
D.量子效应
7.在MOSFET(金属-氧化物-半导体场效应晶体管)中,MOS电容的C-V特性曲线中,积累区对应于()
18. A, B
19. D
20. D
三、填空题
1.禁带
2.电子
3.降低
4.金属-氧化物-半导体
5.温度
6.栅氧化层质量
7.紫外光
8.能级
9.玻尔兹曼分布
10.温度
北大半导体器件物理课件第四章7MOSFET击穿特性
•左图:长沟nMOST截止状 态电场分布图 • 由于栅电极的作用,在漏衬冶金结与Si/SiO2界面相交 处形成了一个电场最强的区 域:转角区 •雪崩击穿首先发生在转角区
半导体器件物理
栅调制击穿
• 截止状态的 nMOSFET,|VGS|增大 BVDS下降
半导体器件物理
半导体器件物理
半导体器件物理
对大量MOSFET进行了广泛的测量,得到保持长沟亚 阈特性的最小沟道长度遵从下面的经验公式:
1
1
Lmin = A1[x jdox (ws + wD )2 ]3 ≈ 0.41γ 3
x
j:源漏结深。d
:栅氧厚度
ox
ws、wD:源结和漏结耗尽区宽度
ws = q2Nε sA(Vbi + VSB),wD = q2Nε sA(Vbi + VSB + VDS)
沟道雪崩倍增流动的路径上,靠近漏-衬pn结冶金结处电场最 强。当VDS增加时,首先会在这里发生碰撞电离,使沟 道电流倍增,发生击穿。引发倍增的电流是源极电流IS
– 转角区由于场强线的畸变,电场强度很大,导致雪崩 倍增。转角区引发倍增的电流是漏衬pn结的反向饱和 电流IDO
相应减小,则MOS管关断特性就不好了。从这个角度说器件
尺寸减小后亚阈值的长沟性质不能保持
半导体器件物理
小结:器件尺寸按CE规则减小后,fT,t pd Pdc,IDS等特性变好了, 只有亚阈值特性和电流密度特性变坏,前者影响电路的开关,后
这影响尺寸可靠性,因大电流密度可使金属发生电迁移
(2)最小沟道长度的按比例缩小
这种方法的思想是在保持器件的长沟性质的条件下努力减小器件
北大半导体物理课件-第4章1-MOSFET器
加一电压。使 Q0的电力线不伸入到半导体。这
个电压就是平带电压的第二个来源VFB2,显然
它也是负的。
VFB 2
=
−
Q0 Cox
Cox
=
ε ox
dox
• MOS结构的总平带电压可表示为
VFB
= ϕms
−
Q0 COX
半导体器件物理
三、表面势和表面载流子浓度
• 规定半导体内中性 区的电势为0,半导 体与氧化物界面处 的电势为表面势
ϕs,如图所示: • ϕs大小为能带弯曲
的变化量。
半导体器件物理
• 表面电子浓度
ns
=
ni
exp(
EF − Ei表 KT
)
=
ni
exp( EF
−(Ei体 KT
−
qϕ
) s)
=
n0
exp(Βιβλιοθήκη ϕs ϕt)• 表面空穴浓度
ϕt
=
KT q
ps
=
ni
exp(
Ei表 − EF KT
)
=
ni
e
x
( p(
Ei体
− qϕ s)−
– 硅栅 CMOS 工艺、最小线宽 1.5µm – 134,000 transistors
• 1983 - 1st CMOS DRAM • 1989 - Intel 80486DXTM
– 硅栅 CMOS 工艺、最小线宽 1.0µm – 1.2 million transistors
半导体器件物理
MOSFET发展历史
n(x) = n0 exp(ϕ (x) φt ) p(x) = p0 exp(−ϕ (x) φt )
半导体器件物理 第1章 图文
微电子学以实现电路和系统的集成为目的, 故实用性极强。 微电子学的渗透性极强,它可以是与其他学 科结合而诞生出一系列新的交叉学科,例如 微机电系统(MEMS)、生物芯片等。
半导体器件物理
电子与信息学院
微电子科学技术的战略地位
半导体器件物理
电子与信息学院
信息技术的领域
半导体器件物理 电子与信息学院
晶体管的发明
第一只晶体管什么时候发明的?
A. 1945 B. 1947 C. 1951 D. 1958
哪家公司发明的?
A. IBM B. Bell Lab C. TI D. Motorola
半导体器件物理
电子与信息学院
晶体管的发明
• 1946年1月,Bell实验室正式成立半导体研 究 小 组 , W. Schokley , J. Bardeen 、 W. H.Brattain。 • Bardeen提出了表面态理论, Schokley给出 了实现放大器的基本设想,Brattain设计了 实验。 • 1947年12月23日,第一次观测到了具有放大 作用的晶体管-transistor。
半导体器件物理 电子与信息学院
Intel 45nm工艺 12英寸晶园
Intel 45nm 微处理器
Intel 45nm 微处理器管芯图
微电子:Microelectronics 微电子技术——微型电子技术 核心——集成电路
微电子学是研究在固体材料上构成微小型化电子线路、 子系统及系统的电子学分支学科。是电子学最重要的组 成部分,是计算机科学、信息科学、固态电子学、医用 电子学等的发展基础。-《固体物理学大词典》
半导体器件物理 电子与信息学院
第一章绪论
半导体器件物理(刘洋)MOSFET-part4
where CD is the depletion-layer capacitance per unit area
CD s / WI
To have a fast turnoff (i.e. small subthreshold voltage swing), shallow implantations should be used.
WD
WDs
2 s s2 s V 2 qN D Cox Cox
Eq.27 of Chapter4
2 s s2 * (VFB VG ) 2 s qN B Cox Cox
* VFB VFB bi
Buried Channel Device
WDs can be obtained from p-n junction depletion width:
Nonuniform doping
High-low profile and Low-high profile
Nonuniform doping
Considering an idealized step-doping profile If xs is larger than Wm
However, If xs is smaller than Wm ?
Buried Channel Device
A limitation for buried channel device
xs
max
2 s N A bi ( 2 B ) qN D ND N A
Otherwise channel won’t be pinched off when the surface depletion layer reaches the maximum
半导体器件物理(第四章)_Part1_238403818
半导体器件物理进展第四章CMOS的等比例缩小、优化设计及性能因子CMOS Scaling, Design Optimization, and Performance FactorsPart 1 MOSFET模型及小尺寸效应内容提要:MOSFET结构及其偏置条件MOSFET的漏极电流模型MOSFET的亚阈区特性与温度特性 MOSFET的小尺寸效应MOSFET的缩比特征长度MOSFET的速度饱和效应1. MOSFET结构及其偏置条件MOSFET在实际集成电路中的剖面结构如下图所示。
横向:源-沟道-漏;纵向:M-O-S;几何参数L:沟道长度;W:沟道宽度;t ox:栅氧化层厚度;x j:源漏结深;MOSFET的发展简史:早期:主要采用铝栅电极,栅介质采用热氧化二氧化硅,扩散形成源、漏区,其与栅电极之间采用非自对准结构,场区采用厚氧化层隔离;中期:栅极采用N型掺杂的多晶硅栅,源、漏区与栅极之间采用自对准离子注入结构,场区采用硅的局部氧化工艺(LOCOS)实现器件隔离;后期:栅极采用互补双掺杂(N型和P型)的多晶硅栅,源漏区与栅极之间采用LDD(轻掺杂漏)结构和金属硅化物结构,场区采用浅沟槽隔离(STI)技术。
近期:栅极采用难熔金属栅极(例如W、Mo等),栅介质采用高K介质材料(例如氧化铪等),源、漏区与栅极之间采用自对准金属硅化物结构,场区采用浅沟槽隔离或其它介质隔离技术。
一个自对准MOSFET的工艺制造过程以NMOS器件为例,包含四个结构化的光刻掩模:(1)场区光刻掩模:利用氮化硅掩蔽的LOCOS局部氧化工艺,在P型掺杂的硅单晶衬底上定义出器件有源区和场氧化层隔离区;(2)栅极光刻掩模:通过多晶硅的淀积、光刻和刻蚀工艺,定义出器件的多晶硅栅电极;(3)接触孔光刻掩模:通过对源漏有源区及多晶硅栅电极上二氧化硅绝缘层的光刻和刻蚀工艺,定义出相应的欧姆接触窗口;(4)铝引线光刻掩模:通过铝布线金属的溅射、光刻和刻蚀工艺,定义出器件各引出端的铝引线电极;对于包含PMOS器件的CMOS工艺,则还需要增加一步N阱区的掩模及其光刻定义。
半导体器件物理(刘洋)MOSFET-part1
N Well
-
P Well Silicon Epi Layer P
Silicon Substrate P+
-
Schematic Diagram of n-MOSFET Device
源极(S) 栅极(G)
N沟MOS晶体管的基本结构
Dynamic Power Dissipation in CMOS
Power dissipated during switching (transient currents). where nav= average number of gate switching at any instant; f = clock frequency; Cnode = average node capacitance; Vswing = voltage swing from logic ‘1’ to ‘0’
f 2 P nav Cnode Vswing 2
Current CMOS Technology
Shallow trench isolation Polysilicon gate Metal silicide for gate and source drain regions Thin gate oxide Source draingate extensions Shallow trench Polysilicon
Physics of Semiconductor Device
School of Microelectronics and Solid-State Electronics
UESTC Professor Liu Yang
(完整)半导体器件物理MOSFET精品PPT资料精品PPT资料
器件预VD 夹 SVD 断 (Ssa),t, IDID(sa)t VD(Ssa)tVGS VT
沟道夹断点X: 反型层电荷密度刚好≈0→VGX=VT,
→ VGS-VXS=VT
→ VXS=VGS-VT=VDS(sat)
2021/8/13
4.1 MOSFET
ID随VDS的变化(4)
饱和区
原沟道区:导电沟道区和夹断区。电流被夹断了吗? 导电沟道区可导电,又有电势差,所以有电流,根据电流连续性原理,
4.1 MOSFET
0栅压是否存在反型沟道分:
MOSFET分类(2)
n沟增强型MOSFET
零栅压时不存在反型沟道, VTN>0, 加栅压VGS>VTN, 沟道开启
n沟耗尽型MOSFET
零栅压时已存在反型沟道, VTN<0 加栅压VGS<VTN, 沟道关闭
思考:不进行专门的N型掺杂,能否形成耗尽型NMOS?
1 MOSFET MOSFET分类(5)
1 MOSFET
跨导:模型
p沟增强型MOSFET
1 MOSFET
I-V特性:基本假设
漂移到夹断点的电子在夹断区大电场的作用下被扫向漏极,形成ID
VDS<0, ID<0
n沟道MOSFET:NMOS
加栅压VGS>VTP, 沟道关闭
单位 S(西门子),一般为几毫西 (mS)
2021/8/13
4.1 MOSFET
MOSFET分类(3)
p沟增强型MOSFET
零栅压时不存在反型沟道 VTP<0 加栅压VGS<VTP, 沟道开启
2021/8/13
p沟耗尽型MOSFET
零栅压时存在反型沟道 VTP>0 加栅压VGS>VTP, 沟道关闭
半导体器件物理
器件仿真的基本原理
• 基于数学模型和计算机算法
• 仿真结果与实际器件性能关系
器件仿真的方法
• 有限元法
• 有限差分法
• 分子动力学法
器件性能的优化策略
器件性能优化策略
器件性能优化的应用
• 材料选择和结构设计优化
• 提高半导体器件的性能
• 制程工艺优化
• 降低半导体器件的成本
D O C S S M A RT C R E AT E
半导体器件物理
CREATE TOGETHER
DOCS
01
半导体器件物理的基本概念
半导体材料的性质和特点
半导体材料的特点
• 介于导体和绝缘体之间
• 能带结构中的能隙较小
• 温度和掺杂浓度影响导电性
半导体材料的分类
• 元素半导体(如硅、锗)
• 化合物半导体(如镓砷化物)
能带结构的基本概念
• 电子的能量状态分布
• 能带之间的能量间隙
载流子的类型和输运
• 电子和空穴作为主要载流子
• 载流子的输运特性与能带结构关系
能带结构和载流子的应用
• 半导体器件性能分析
• 半导体器件设计
p-n结和势垒
p-n结的基本概念
• 半导体中两种载流子浓度的交界处
• 内建电场和空间电荷分布
p-n结的特性
• 光通信和光计算
• 显示和照明技术
• 生物检测和医疗应用
05
半导体器件的数学模型
泊松方程和电流连续性方程
01
泊松方程的基本概念
• 电场分布的描述
• 电荷分布与电场关系
02
电流连续性方程的基本概念
• 电流密度分布的描述
半导体物理ppt课件
硅、锗基本物理参数
晶格常数 硅:0.543089nm 锗:0.565754nm 原子密度 硅:5.00×1022 锗:4.42×1022 共价半径 硅:0.117nm 锗:0.122nm
2.闪锌矿型结构和混合键
Ⅲ-Ⅴ族化合物半导体材料 结晶学原胞结构特点 两类原子各自组成的面心立方晶格,沿
自由电子运动规律
基本方程
p = m0v
E = ½ |p|2/m0
Φ(r,t) = Aei2π(k·r - vt)
(动量方程) (能量方程) (波方程)
其中k 为波矢,大小等于波长倒数1/λ ,
方向与波面法线平行,即波的传播方向。
自由电子能量和动量与平面波频率和波 矢的关系
E = hν
对于边长为L的立方晶体
共价键夹角:109˚28’
金刚石结构结晶学原胞
两个面心立方沿立方体空间对角线互相 位移了四分之一的空间对角线长度套构 而成。
金刚石结构固体物理学原胞
中心有原子的正四面体结构(相同双原 子复式晶格)
金刚石结构原子在晶胞内的排列情况 顶角八个,贡献1个原子; 面心六个,贡献3个原子; 晶胞内部4个; 共计8个原子。
对于一维情况
uk(x) = uk(x+na) 式中n为整数
与自由电子相比,晶体中的电子在周期性的 势场中运动的波函数与自由电子波函数形式 相似,不过这个波的振幅uk(x)随x作周期性 的变化,且变化周期与晶格周期相同。—— 被调幅的平面波
对于自由电子在空间各点找到电子的几率相 同;而晶体中各点找到电子的几率具有周期 性的变化规律。——电子不再完全局限在某 个原子上,而是进行共有化运动。外层电子 共有化运动强,成为准自由电子。
半导体物理
半导体物理刘恩科答案
第一题:摩尔定律:一个芯片上的晶体管数目大约每十八个月增长一倍。
噪声容限:为了使一个门的稳定性较好并且对噪声干扰不敏感,应当使“0”和“1”的区间越大越好。
一个门对噪声的灵敏度是由低电平噪声容限NM L和高电平噪声容限NM H来度量的,它们分别量化了合法的“0”和“1”的范围,并确定了噪声的最大固定阈值:NM L =V IL - V OLNM H =V OH - V IH沟道长度调制:在理想情况下,处于饱和区的晶体管的漏端与源端的电流是恒定的,并且独立于在这两个端口上外加的电压。
但事实上导电沟道的有效长度由所加的V DS调制:增加V DS将使漏结的耗尽区加大,从而缩短了有效沟道的长度。
开关阈值:电压传输特性(VTC)曲线与直线Vout=Vin的交点。
扇入:一个门输入的数目。
传播延时:一个门的传播延时t p定义了它对输入端信号变化的响应有多快。
它表示一个信号通过一个门时所经历的延时,定义为输入和输出波形的50%翻转点之间的时间。
由于一个门对上升和下降输入波形的响应时间不同,所以需定义两个传播延时。
t pLH定义为这个门的输出由低至高翻转的响应时间,而t pHL则为输出由高至低翻转的响应时间。
传播延时t p定义为这两个时间的平均值:t p=(t pLH+t pHL)/2。
设计规则:定义设计规则的目的是为了能够很容易地把一个电路概念转换成硅上的几何图形。
设计规则的作用就是电路设计者和工艺工程师之间的接口,或者说是他们之间的协议。
设计规则是指导版图掩膜设计的对几何尺寸的一组规定。
它们包括图形允许的最小宽度以及在同一层和不同层上图形之间最小间距的限制与要求。
速度饱和效应:对于长沟MOS管,载流子满足公式:υ = -μξ(x)。
公式表明载流子的速度正比于电场,且这一关系与电场强度值的大小无关。
换言之,载流子的迁移率是一个常数。
然而在(水平方向)电场强度很高的情况下,载流子不再符合这一线性模型。
当沿沟道的电场达到某一临界值ξc时,载流子的速度将由于散射效应(即载流子间的碰撞)而趋于饱和。
半导体器件物理(刘洋)MOSFET-part5
Device Scaling
Device Scaling
Device Scaling
Device Scaling
Short-channel effects and reliability problems
Limitations of device scaling
Ψs can not change with k Oxide thickness can not scale down unlimitedly Channel doping limitation
Device Scaling
Device scaling
Channel length scaling Punch through Higher channel doping Increased Vt Thinner gate oxide All related together
Device Scaling
?
Drain induced barrier lowering
Band diagrams of long channel device and short channel device
Long channel device
short channel device
Short channel MOSFETs
Physical Origin of Short Channel Effect
Two dimensional field pattern is due to the proximity of the source and drain. Each forms a p-n junction and has an associated depletion region. For the long channel case, these depletion regions are sufficiently far apart that they do not affect the field pattern in the device. For the short channel case, the separation of the source-drain is comparable to the MOS depletion width The field pattern is thus strongly affected by the source drain voltages.
半导体英文课件 MOSFET
Slide 6-3
Early Patents on the Field-Effect Transistor
Modern Semiconductor Devices for Integrated Circuits (C. Hu)
Slide 6-4
Early Patents on the Field-Effect Transistor
Solution:
(Vgs Vt 0.2) / 6Toxe = 1.5 V /1210-7 cm = 1.25MV/cm
1 MV is a megavolt (106 V). From the mobility figure,
mns=190 cm2/Vs, which is several times smaller than
Chapter 6 MOSFET
The MOSFET (MOS Field-Effect Transistor) is the building block of Gb memory chips, GHz microprocessors, analog, and RF circuits.
Match the following MOSFET characteristics with their applications:
Modern Semiconductor Devices for Integrated Circuits (C. Hu)
Slide 6-7
CMOS (Complementary MOS) Inverter
Vd d
PFET S
Vi n
D
Vo ut
D
S NFET
0V
C:
capacitance (of interconnect,
mosfet工艺相关书籍
mosfet工艺相关书籍MOSFET工艺相关书籍MOSFET(金属氧化物半导体场效应晶体管)是现代电子领域中一种重要的电子器件,广泛应用于集成电路和功率电子领域。
要了解MOSFET的工艺相关知识,可以参考以下几本经典的书籍。
1. 《微电子制造工程》这本书是由美国微电子工程师协会(SEMI)出版的,是MOSFET 工艺领域的权威参考。
该书详细介绍了从硅片加工到封装测试的整个流程,包括工艺设备、工艺流程、工艺控制和质量管理等方面的内容。
2. 《半导体器件物理与设计》这本书由李英华教授编著,是国内首部系统介绍MOSFET器件物理和设计的专业教材。
该书详细解析了MOSFET的物理原理、器件结构和工艺流程,并介绍了MOSFET的参数提取、性能优化和工艺改进等内容。
3. 《集成电路制造工艺》这本书由台湾清华大学的杨国福教授编著,是一本综合介绍半导体制造工艺的教材。
其中包含了MOSFET的工艺流程、工艺设备和工艺控制等内容,结合了实际案例和实验,有助于读者更好地理解和应用MOSFET工艺。
4. 《MOSFET物理与工艺技术》该书由李东教授编写,是国内较早系统介绍MOSFET物理和工艺技术的专著之一。
书中详细解释了MOSFET的物理特性、器件结构和制造工艺,并介绍了新型MOSFET结构和工艺的研究进展。
5. 《CMOS VLSI设计》这本书由美国加州大学伯克利分校的Neil Weste和David Harris 合著,是一本经典的CMOS VLSI设计教材。
书中涵盖了CMOS工艺、MOSFET特性、逻辑门设计和电路布局等内容,对理解和设计MOSFET电路非常有帮助。
通过阅读这些相关书籍,可以全面了解到MOSFET的物理原理、工艺流程和器件设计等方面的知识。
同时,这些书籍也会介绍一些最新的MOSFET工艺技术和研究进展,帮助读者跟上行业的最新发展动态。
无论是从事MOSFET工艺研究还是工程应用的人员,这些书籍都是不可多得的参考资料,可以提升工作的效率和质量。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
N Well
-
P Well Silicon Epi Layer P
Silicon Substrate P+
-
Schematic Diagram of n-MOSFET Device
源极(S) 栅极(G)
N沟MOS晶体管的基本结构
Onset of inversion occurs when surface electron concentration equals the hole concentration in the neutral bulk.
Metal-Isolator-Semiconductor structure
Types of FETs
Classified by channel location
Surface channel FET Buried channel FET
MOSFET: Introduction
Metal Oxide Semiconductor Field Effect Transistor. The principal device of VLSI technology. High volume production. Well suited for scaling.
-Thin film transistor (TFT)
Types of FETs
HFET --MODFET
--Heterostructure Isolated Gate Field Effect Transistor
Types of FETs
Classified by type of carrier in channel n-channel enhancement mode n-channel depletion mode p-channel enhancement mode p-channel depletion mode
Metal-Isolator-Semiconductor structure
Metal-Isolator-Semiconductor structure
Application of deep depletion
A positive BL voltage draws away the electrons, forcing the MOS capacitor into deep depletion and the surface potential to increase towards Vdd.
Consequence: •The cost per bit is decreasing rapidly and continuously. •Widespread use of information technology.
Historical Development of MOSFETs
Field effect phenomenon discovered independently by J.E. Lilienfeld (in US) and O. Heil (in UK) in the late 1920s. Commercialization did not happen until 1960 (D. Kahng and M. Atalla). –Main reason: the poor semiconductor-insulator interface – Development in MOSFET overtaken by the BJT • Since then, it has revolutionalized the electronics industry for 4 decades. • • Very scalable; 90 nm and 65 nm technologies are popular. – 45 nm technology is manufacturable -22 nm technology under development
Part 2: Metal-Isolator-Semiconductor structure
Metal-Isolator-Semiconductor structure
Metal-Isolator-Semiconductor structure
Metal-Isolator-Semiconductor structure
Part 1: Background Infomation Field Effect Transistors
Potential Effect Transistor (PET)–Bipolar transistors. Field Effect Transistor (FET)-MOSFET.
栅极(G)
源极(S)
PMOS
漏极(D
漏极(D) 漏极
n+
n+
P型硅基板
半 导 体 基 板
MOS晶体管的动作
MOS晶体管实质上是一种使 电流时而流过,时而切断的开关
Schematic Diagram of n-MOSFET Device (3D) metal connection to gate
Physics of Semiconductor Device
School of Microelectronics and Solid-State Electronics
UESTC Professor Liu Yang
Self-introduction
Professor Liu Yang Email: yliu1975@
Dynamic Power Dissipation in CMOS
Power dissipated during switching (transient currents). where nav= average number of gate switching at any instant; f = clock frequency; Cnode = average node capacitance; Vswing = voltage swing from logic ‘1’ to ‘0’
Metal-Isolator-Semiconductor structure
MOS capacitance
Metal-Isolator-Semiconductor structure
Metal-Isolator-Semiconductor structure
Historical Development of MOSFETs
Historical Development of MOSFETs
Historical Development of MOSFETs
Wanlass and Sah proposed CMOS in 1963. n-channel and pchannel devices on one chip. Negligible standby power dissipation. Enable scaling of MOS IC
Types of FETs
Junction field effect transistors (JFET)
Metal semiconductor field effect transistors (MESFET)
Types of FETs
Metal insulator semiconductor field effect transistors (MISFET or IGFET) - MOSFET is one of MISFETs.
Historical Development of MOSFETs 1960: First MOSFET by D. Kahng and M. Atalla
*D. Kahng, M.M. Atalla, ‘Silicon-Silicon dioxide field induced surface devices’, IRE-AIEE Solid State Device Res. Conf. (Carnegie Inst. of Tech. Pittsburgh, PA) 1960.
-Four-terminal device. -One plate as conducting channel. -Another plate (gate) controls the charge induced in the channel.
Types of FETs
Junction field effect transistors (JFET) Metal semiconductor field effect transistors (MESFET) Isolated Gate FET -Metal insulator semiconductor field effect transistors (MISFET) -- MOSFET is one of MISFET -- Thin Film Transistor (TFT) -HFET --MODFET --HIGFET
MOSFET
1.Background Information 2.Metal-Insulator-Semiconductor (MIS) structure 3.Long Channel MOSFET 4.Non-uniform Doping 5.Buried Channel Devices 6.Short Channel Effects 7.Other device structures (NVM , SET, etc.)
polysilicon gate doped silicon