高电源抑制比、低温飘带隙基准电压源的设计

合集下载

一种低温漂高电源抑制比带隙基准源的设计

ｃｈｎｏｌｏｇｙｏｎＡｎＭｏｇＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔＬａｂｏｒａｔｏｒｙ，Ｃｈｏｎｇｑｉｎｇ４０００６０，Ｃｈｉｎａ）
ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＴｅｃｈｎｏｌｏｇｙ
一
种低温漂高电源抑制比带隙基准源的设计
青旭东一，钟黎一，王永禄，秦少宏一，陈振中
（１．重庆邮电大学光电工程学院，重庆４０００６５；２．模拟集成电路重点实验室，重庆４０００６０）
Ｄｅｓｉｇｎｏｆａｂａｎｄｇａｐｒｅｆｅｒｅｎｃｅｗｉｔｈｌｏｗｔｅｍｐｅｒａｔｕｒｅｄｒｉｆｔ
ａｎｄｈｉｇｈｐｏｗｅｒｓｕｐｐｌｙｒｅｊｅｃｔｉｏｎｒａｔｉｏ
电源抑制比。对设计的电路采用ＴＳＭＣ６５ｎｍＣＭＯＳ工艺模型进行仿真，在１．５Ｖ的电源电压下，ＰＳＲＲ为一８３．６ｄＢ，
温度系数为２．２７ｐｐｍ／￣Ｃ。
摘
要：在传统的电流模电压基准结构下，基于一阶补偿后的电压基准输出特性，设计了一个简单的高、低温补偿电
路，在宽的温度范围内（一５０ —１５０℃），显著提高了电压基准的精度。同时，对电路进行简单的改进，输出电压获得了高的

毕业设计题目_高电源抑制比带隙基准_电子1001班李光伟

一、课题名称：高电源抑制比带隙基准电路设计
二、课题内容介绍
确的基准电压源在A/D、D/A、比较器、电源管理芯片以及其他模拟电路中是十分重要的。

对于基准电压源,要求其能克服工艺、电源、温度以及负载变化而保持稳定,并能在标准工艺下制造。

能产生基准源的技术很多,如带隙基准源、稳压管、VBE基准源、热电压VT基准源以及利用MOS工艺中增强型MOS管和耗尽型MOS管之间的阈值电压差产生基准电压的技术等。

其中带隙基准电压源因具有低温度系数、高电源抑制比、低基准电压以及长期稳定性并与主流CMOS工艺相兼容等优点而得到广泛采用。

三、设计及论文要求
课题内容：
深入调研高电源抑制比带隙基准电路设计的现状，熟练掌握在Linux系统下的集成电路设计工具Cadence里面的各种电路设计仿真分析工具的使用，并通过Cadence 完成各个模块电路的具体电路设计，最后对相关指标以及性能做出具体分析分析。

具体任务内容有：
1、熟练应用Cadence软件，熟悉Linux系统指令及相关操作，熟练应用Virtuoso 和Spectre工具进行电路仿真，熟悉SMIC 0.35μm工艺设计规则；
2、熟悉集成电路设计流程及其注意事项；
3、完成高电源抑制比带隙基准的电路设计、电路仿真；
4、完成符合学校规定的本科毕业论文；
参数要求：
1、输出值2.5v
2、温飘系数<5ppm
3、电源抑制比90db@1khz
4、工作电源范围3.0-5.0v。

一种高电源抑制比的带隙基准电压源的设计

ｏｆｉｔｓｅｌｆａｎｄｔｏｄｒｉｖｅｔｈｅｎｅｘｔｓｔａｇｅ，ｉｎｔｈｅｓａｍｅｔｉｍｅＰＴＡＴｔｅｍｐｅｒａｔｕｒｅｃｏｍｐｅｎｓａｔｅｉｓｃａｒｒｉｅｄｏｕｔ．Ｉｎｔｈｅｄｅｓｉｇｎｏｆｔｈｅｐａｐｅｒ，ｔｈｅｏｕｔｐｕｔｖｏｌｔａｇｅｉｓ１．２４２Ｖｗｈｉｌｅｔｈｅｔｅｍｐｅｒａｔｕｒｅｉｓ Байду номын сангаас ５℃ ．Ｗｉｈｔｈｅｔｔｅｍｐｅｒａｔｕｒｅｒａｎｇｅｏｆ－４０－１２０℃ ．ｈｅｔｂａｎｄｇａｐｒｅｆｅｒｅｎｃｅｖｏｌｔａｇｅｄｉｆｅｒｅｎｃｅｉｓ１０ｍＶ，ｗｈｉｃｈｄｅｍｏｎｓｔｒａｔｅｓｈｅｔ６０ｘ１０一 ℃ 一ｔｅｍｐｅｒａｔｕｒｅｒａｔｉｏ．
供高精度和高稳定度基准量的电源，这种基准源与电
源、工艺参数和温度的关系很小，但是它的温度稳定
性以及抗噪性能影响着整个电路系统的精度和性能。
本文的目的便是设计一种高精度带隙基准电压源，可以为ＤＣ／ＤＣ电源芯片提供所需的稳压输出。本文首先介绍了基准电压源的基本原理，然后
ＤｅｓｉｇｎｏｆａＨｉｇｈＰＳＲＲＢａｎｄｇａｐＶｏｌｔａｇｅＲｅｆｅｒｅｎｃｅ

一种高精度低电源电压带隙基准源的设计

８Ｘ１．１０～／￣。Ｃ
关键词带隙基准；温度系数；低电源电压中图分类号Ｔ４Ｎ７文献标识码Ａ文章编号１０７２（００ｌ — ４００７— ８０２１）１０１— ４
ＤｅｉｎｏｎａｌａｅＲｅｅｅｅｗｉｈＨｉｈＡｃｕａｙｓｇｆａＢａｄｇｐＶｏｔｇｆｒｎｃｔｇｃｒｃａｗｗｅｌｇｎｄＬｏＰｏｒＶｏｔｅａ
输出不随温度、电源电压变化的基准电压源，在
模拟和混合集成电路中应用广泛，别是在高精度的特场合，基准电压源是整个系统设计的前提。由于带隙基准电压源具有较低的温度系数和高电源电压抑制比，以及能与标准ＣＳ工艺相兼容等优ＭＯ点，因而成为常用的基准电压源实现方式。文献［］１设计了具有温度补偿的传统带隙基准电路，但其电源电压和温度系数过高，且输出电压约在１２．５Ｖ，难以满足低压的要求。文献［］２设计了低电源电压带隙基准电路，但输出基准电压过高。文献［３～４提出］了解决方法，设计了低压带隙基准源，电路结构
ｅｕｐｙｃｎｒｄｃｏ１１Ｖ．ａｄｔｅｔｍｐｒｔｒｏｆｃｅｔｉ．ｒｓｐｌａｅｕｅｔ．ｎｈｅｅａｕｅｃｅｆｉｎｓ８１×１／．ｉ０ ℃
Ｋｅｗｏｄｆｉｉｎ；ｌｗｏｒｖｌｇｙｒａｄａｅｅｅｃｅｅａｕｅｃｅｆｅｔｏｐｗｅｏｔｅｃａ

一款高PSRR低温度系数的带隙基准电压源的设计

电子基础一款高PSRR低温度系数的带隙基准电压源的设计王洁夫(华东师范大学信息学院，上海，200241 )摘要：本文分析了带隙基准电路的基本结构和原理，并采用旧M 0.13 |im的CMOS工艺设计了_款低温度系数高电源抑制比（PS R R)低温度系数的带隙基准电压源。

其电路结构主要包括启动电路、运算放大器、基准源核心电路等。

在10kHz处，PS R R可到达-75dB。

-20~150°C温度范围内，输出电压范围为0.5494V±0.0004V，其平均温度系数约为4.4ppm/°C。

关键词：基准电压源；PSRR;温度系数；噪声在数模转换器、锁相环、模拟基带中，常常会需要一个带隙基准电路来产生一个和温度无关的电压源作为电路的输入参考电压，从而使电路在不同的电源电压、工艺角以及温度下均能满足所需的性能要求。

因此设计一款高电源抑制比、低温度系数的带隙基准电压源有着重要的研究意义。

1带隙基准电路的原理图1给出了基本结构的带隙基准电路图[1]。

由于运算放大器OP的作用，A、B两点的电位相等，从而可得三级管Q1与Q2的发射结电压差为：A V BE=VT\R^--VT\R^-=VT\nn⑴其中，n表示Q1由n个Q2并联构成（也可看成Q1与Q2发射极面积之比），VT=kT/q,I。

为Q1与Q2的集电极电流，ls S Q l与Q2的反向饱和电流。

则输出偏置电流大小为：B M S~ R,~ R,(2)所以，输出参考电压可表示为：^W=^2+^(l+鸯卜⑶其中，v B E是一个与温度成负相关的量，而av be是一个与温度成正相关的量。

它们的近似表达式为：^一L5m V r K，d l v。

（4)■^=^«+0.087m K/ K6T结合式⑶、⑷可知，通过n与R l、R2的合理取值，可获得零温度系数的电压源和与温度成负相关的电流源。

常规设计时，为了保证版图的对称性，通常取n=8。

一种高电源抑制比带隙基准电压源的设计

一种高电源抑制比带隙基准电压源的设计刘军儒，牛萍娟，高铁成（天津工业大学信息与通信工程学院，天津300160）摘要：采用共源共栅运算放大器作为驱动，设计了一种高电源抑制比和低温度系数的带隙基准电压源电路，并在TSMC 0.18μm CMOS 工艺下，采用HSPICE 进行了仿真.仿真结果表明：在-25~115℃温度范围内电路的温漂系数为9.69×10-6/℃，电源抑制比达到-100dB ，电源电压在2.5~4.5V 之间时输出电压V ref 的摆动为0.2mV ，是一种有效的基准电压实现方法.关键词：带隙基准电压源；电源抑制比；温度系数中图分类号：TN710.2曰TN86文献标志码：A文章编号：1671-024X （2010）02-0060-03Design of high PSRR bandgap voltage referenceLIU Jun-ru ，NIU Ping-juan ，GAO Tie-cheng（School of Information and Communication Engineering ，Tianjin Polytechnic University ，Tianjin 300160，China ）Abstract ：A bandgap voltage reference circuit is designed which has high power supply rejection ratio （PSRR ）and lowtemperature coefficient.In the design ，the whole bandgap circuit has high PSRR through using Folded Cas -code Operational Amplifier as the next stage.Based on the TSMC 0.18μm CMOS model ，the simulation re -sults using HSPICE show that the temperature coefficient of the circuit is 9.69×10-6/℃between the tempera -ture range of -25-115℃and the PSRR is -100dB.The bandgap output voltage V ref swing is 0.2mV whenthe supply voltage is 2.5-4.5V.Therefore ，the design is an effective way to implement a bandgap voltage ref -erence.Key words ：bandgap voltage reference ；PSRR ；temperature coefficient收稿日期：2009-10-23基金项目：国家863计划资助项目(2006AA03A154);天津市科技支撑计划项目(07ZCKFGX02100)作者简介：刘军儒（1985—），男，硕士研究生.通讯作者：牛萍娟（1973—），女，教授，硕士生导师.E-mail ：Pjniu@第29卷第2期2010年4月天津工业大学学报JOURNAL OF TIANJIN POLYTECHNIC UNIVERSITYVol.29No.2April 2010模拟集成电路广泛地包含着带隙基准电压源，由于带隙基准电压源的输出电压与电源电压、工艺参数和温度的关系很小，因此带隙基准电压源一直是集成电路中的一个重要的基本模块[1].在模/数转换器、数/模转换器、偏置电路等集成电路设计中，对高电源抑制比、低温度系数的带隙基准电压源的设计十分关键.基于此，本文设计了一种高电源抑制比（PSRR ）的带隙基准电压源.1带隙基准原理双极晶体管的基极-发射极电压V be 具有负温度系数，若两个双极晶体管工作在不相等的电流密度下，则它们的基极-发射极电压的差值ΔV be 就与绝对温度成正比.利用ΔV be 的正温度系数与V be 的负温度系数相互抵消，可以实现低温漂、高精度的基准电压[2].V out =V be +MV T （1）室温下，V be 的温度系数约为-1.5×10-3V/℃.而热电压V T （V T =k T/q ，k 为波耳兹曼常数）的温度系数为+0.087×10-3V/℃.当选择放大倍数M =17.2时，输出零温度系数的基准为：V out ≈1.25V （2）传统带隙电路结构如图1所示[3-4].其中Q 2的发射结面积是Q 1、Q 3的N 倍，A 为运算放大器,由于运算放大器的负反馈作用，a 、b 处的电压近似相等.因此可以得到：第2期V out =V be 3+（V be 1-V be 2）/R 1·R 2=（3）V be 3+（V T ln N /R 1）R 2选择合适的R 1、R 2和N ，理想情况下，输出电压与温度无关.2高电源抑制比带隙基准电压源设计的整体电路结构如图2所示.主要由运算放大器电路、核心电路、启动电路3部分组成.2.1带隙电压源的核心电路图2中的核心电路部分由PTAT 电流产生部分和V ref 输出组成，其特点是采用了共源共栅电流镜和两层pnp 管叠加结构，以提高电源抑制比和减小输入失调电压V os .如果采用一层pnp 管产生的PTAT 电流为：I PTAT =ΔV be /R 1=（V be1-V be2-V os ）/R 1=（V T ln N -V os ）/R 1（4）失调电压V os 将引起误差，如果用两层pnp 叠加结构，则有：I PTAT =ΔV be /R 1=（V be1+V be3-V be2-V be4-V os ）/R 1=（2V T ln N -V os ）/R 1（5）式中：N 为Q 1、Q 3与Q 2、Q 4的发射结面地之比.因此，失调电压的影响通过增大分子第一项的值而得以减小.所以有：V ref =V be5+R 2/R 1（2V T ln N -V os ）（6）若选择R 2/R 1=5，N =8，就能得到零温度系数基准电压为：V ref ≈1.25V （7）2.2运算放大器电路运算放大器的输入级M 1、M 2和M 11采用差分放大器的电路结构.差分放大器只对差分信号进行放大，而对共模信号进行抑制，具有很强的抗干扰能力，并具有温漂小、级与级之间很容易直接耦合等优点[5].为了提高放大器的增益和电源抑制比，需要采用共源共栅结构.CMOS 共源共栅运算放大器通常有套筒和折叠两种结构形式.套筒结构具有频率特性好、功耗低等特点，然而在低电源电压下，其输出摆幅和共模输入范围难以达到预期要求.从应用角度出发，本文设计的运算放大器将在低电源电压下工作，要求尽可能快的速度、较大的输出摆幅和输入共模范围，因此采用了单级放大形式的折叠-共源共栅结构.由于PMOS 晶体管的跨导为NMOS 管的1/2~1/3，从而限制了运算放大电路的次极点频率.PMOS 管作为输入管在获得良好的直流增益的同时，还具有比NMOS 管好的1/f噪声特性，并能提高电源抑制比（PSRR ）[6]，因此采用PMOS 作为输入管.M 3~M 6组成共源共栅电流镜负载结构，以提高电源抑制比.M 12~M 19为电路各部分提供偏置.在任何的运放中都有失调电压V os 的存在，V os 严重影响V ref 的精确性，引入了较大的误差，设计中采用了高的放大倍数和细致的版图设计来减小失调电压带来的影响.为了减小电路的功耗损失，运算放大器选择较小的尾电流.2.3启动电路在与电源无关的偏置电路中，有一个很重要的问题是“简并”偏置点的存在.即当电源上电时，所有的晶体管均传输零电流，环路允许这样的状态存在.因此，必须加入启动电路，该电路在电源上电时能驱使电路摆脱“简并”偏置点[7].电路结构如图2所示，启动电路由M 20~M 24组成.在启动电路加入后，接通电源瞬间M 22~M 24饱和导通，M 20栅压被上拉为高电平而导通，从而将M 38的栅电压迅速拉低，运放电路与带隙基准电路部分进入正常工作状态.当整体电路正常工作后，M 21导通，M 20的栅压被下拉为低电平，M 20由导通变为截止，启动过程完成.3版图设计要求版图布局设计主要解决芯片中各个子模块的位置、芯片焊盘的分布和电源、信号走线的规则.芯片布图1带隙基准电压原理图Fig.1Schematics of band-gap voltage reference图2高电源抑制比电路图Fig.2Schematics of high PSRRM 15M 14M 13M 12M 16M 11M 4M 3M 2M 6M 30M 31M 32M 34M 36M 38M 24M 22M 39M 23M 19M 18M 17M 1M 9M 7M 5M 10M 8v a Q 1Q 2Q 3v b R 1R 2Q 4Q 5M 20NN M 21v refv ref M 37c 1M 33M 35V DD刘军儒,等:一种高电源抑制比带隙基准电压源的设计R 1AaM 1V out Q 2NbbaQ 1Q 3R 2M 2M 3v av b61——第29卷天津工业大学学报局设计首先需要考虑芯片中信号的流向，把具有输入、输出关系的模块尽量安排得相互靠近[8].其次还要考虑噪声和干扰，如对敏感电路的处理一般要做到远离敏感源.对于要求高度匹配的器件来说，在画版图时，一般采用添加冗余器件的方法来解决这个问题.要尽量避免走线穿过管子、电阻、电容等器件表面，否则将引进寄生电容.还要减小衬底和N 阱的寄生电阻，使寄生的三极管处于反向偏置状态，以避免闩锁效应.运放的差分输入管M 1、M 2应采用交叉对称结构，以减小制造过程中因为各种工艺误差而带来的偏差.4电路仿真结果用HSPICE 仿真工具，对所设计的基准电压源电路进行温度特性、电源抑制比性能仿真分析.电路工作在3.3V 的电源电压下，38℃时输出的基准电压V ref 为1.254V.输出的基准电压的温度特性曲线如图3所示.温度从-25℃变化到115℃，输出基准电压的变化为1.7mV ，温漂系数为9.69×10-6/℃.图4为带隙基准电源电压抑制比曲线，仿真时在电源电压V DD 上叠加一个幅度为1V 的交流小信号.从图4可以看出，整个电路在低频工作条件下有高的电源抑制比，在100Hz 内PSRR 小于-100dB.图5为取环境温度为25℃，电源电压V DD 在2.5~4.5V 范围内变化时测输出电压V ref 的变化，从仿真结果可以得到V ref 的摆动仅为0.2mV ，说明电路具有良好的电源电压稳定性.5结束语本文设计了一种采用0.18μm CMOS 工艺、电源电压为3.3V 的带隙基准电压源.常温时输出基准电压为1.25V ，在-25~+115℃的温度范围内，电路温漂系数为9.69×10-6/℃，电路具有高的电源抑制比，在低频下可达-100dB.该带隙基准电压源模块将被应用于DC/DC 转换器的电路设计，为系统提供参考电压.参考文献：[1]吴志明，黄颖，吕坚，等.高电源抑制比的CMOS 带隙基准电压源[J].电子科技大学学报，2008，37（3）：453-456.[2]ALLEN P E ，HOLMBERG D R.CMOS Analog Circuit Design [M].北京：电子工业出版社，2002.[3]必查德·拉扎维.模拟CMOS 集成电路设计[M].陈贵灿，程军，张瑞智，等，译.西安：西安交通大学社，2002.[4]杨俊，卞兴中，王高峰.一种折叠共源共栅运算放大器的设计[J].现代电子技术，2006（18）：28-29.[5]程春来，柴常春，唐重林.一种低压低功耗CMOS 折叠-共源共栅运算放大器的设计[J].中国集成电路，2007，100：40-44.[6]LEUNG K N ，MOK P K T ，LEUNG C Y.A 2-V 23uA 5.3ppm/℃curvature -compensated CMOS bang -gap reference [J].IEEEE Journal of Solid-State Circuits ，2003，38（3）：651-654.[7]WU Jun ，TAN Yue-jin.Study on measure of complex networkinvulnerability[J].Journal of Systems Engineering ，2005，20（2）：128-131.[8]THAM K M ，NAGARAJ K.A low supply voltage high PSRRvoltage reference in CMOS process[J].IEEE Sol Sta Circ ，1995，30（5）：586-590.图3温度特性曲线Fig.3Temperature dependence of bandgap reference-40-20408010012020601.25431.25401.25371.25341.25311.25281.2525t /℃图5带隙基准输出电压随V DD 在2.5耀4.5V 范围内变化时的曲线Fig.5Output bandgap voltage reference in V DD 2.5-4.5V2.53.03.54.54.01.254401.254351.254301.254251.25420V DD /V 图4电源抑制比特性曲线Fig.4PSRR characteristic of band-gap reference0-20-40-60-80-100101k10k1M100kF /Hz10M62——。

一种高电源抑制比全工艺角低温漂CMOS基准电压源

一种高电源抑制比全工艺角低温漂CMOS 基准电压源方圆1，周凤星1，张涛1，张迪2（1.武汉科技大学湖北武汉430080；2.德鑫微电子公司湖北武汉430070）摘要：基于SMIC0.35μm 的CMOS 工艺，设计了一种高电源抑制比，同时可在全工艺角下的得到低温漂的带隙基准电路。

首先采用一个具有高电源抑制比的基准电压，通过电压放大器放大得到稳定的电压，以提供给带隙核心电路作为供电电源，从而提高了电源抑制比。

另外，将电路中的关键电阻设置为可调电阻，从而可以改变正温度电压的系数，以适应不同工艺下负温度系数的变化，最终得到在全工艺角下低温漂的基准电压。

Cadence virtuoso 仿真表明：在27℃下，10Hz 时电源抑制比（PSRR ）-109dB ，10kHz 时（PSRR ）达到-64dB ；在4V 电源电压下，在-40～80℃范围内的不同工艺角下，温度系数均可达到5.6×10-6V/℃以下。

关键词：带隙基准；电源抑制比；全工艺角低温漂；可修调电阻中图分类号：TN432文献标识码：A文章编号：1674－6236（2012）24-0139-04A bandgap voltage reference with high PSRR and low temperature driftat the all process cornersFANG Yuan 1，ZHOU Feng -xing 1，ZHANG Tao 1，ZHANG Di 2（1.Wuhan University of Science and Technology ，Wuhan 430080，China ；2.Techsun Microelectronics ，Wuhan 430070，China ）Abstract:A bandgap voltage reference circuit which has high PSRR and low temperature drift at all Process Corners was presented based on SMIC ’s 0.35μm CMOS process.First ，a high PSRR voltage reference is amplified by a voltage amplifier to get a stabilized voltage ，which then is provided to bandgap core as power supply ，so as to get high PSRR.Besides ，set the key resistor tunable to adjust the positive voltage temperature coefficient ，so as to meeting the negative voltage temperature coefficient change under different processes ，and ultimately getting a bandgap voltage reference with low temperature coefficient at all processes.Cadence virtuoso simulation results showed that the circuit had a PSRR -109dB （10Hz ）and -64dB（10kHz ）at 27℃and a temperature coefficient below 3．2×10-6／℃at all processes under 4V supply voltage from-40～80℃.Key words:bandgap voltage reference ；PSRR ；low temperature coefficient at all processes ；trimming resistors收稿日期：2012-08-22稿件编号：201208118基金项目：湖北省自然科学基金项目（2011CB234）；湖北省教育厅科研项目（D2*******）作者简介：方圆（1988—），男，湖北襄阳人，硕士。

一种高电源抑制比带隙基准电压源的设计

ｓｉｓｎＰＣＥｓｏｔａｈｅｅａｕｅｃｅｆｉｎｆｔｅｃｒｕｔｓ９６ｕｔｕｉｇＨＳＩｈｗｈｔｅｔｍｐｒｔｒｏｆｃｅｔｏｉｉｉ．９× １叫 ℃ ｂｔｅｎｔｅｔｍｐｒ — ｓｔｉｈｃ０ｅｗｅｈｅｅａ
漂系数为９６．９×１ — ｏ电源抑制比达到一０Ｂ，源电压在２～．Ｖ之间时输出电压ｄ的摆动为０６Ｃ，／１０ｄ电．４５５０２ｍ是一种有效的基准电压实现方法系数
于带隙基准电压源的输出电压与电源电压、工艺参数和温度的关系很小，因此带隙基准电压源一直是集成电路中的—个重要的基本模块 … 在模／转换器、模．数数／
下，则它们的基极一发射极电压的差值 △ 就与绝对温度成正比．用ＡＶ利的正温度系数与ｋ的负温度
ｔｅｓｐｌｏｔｇｓ２５４５Ｖ．ｈｒｆｒｈｅｉｎｉａｆｃｉｅｗａｏｉｌｍｅｔａｄａｏｔｇｅ＿ｈｕｐｙｖｌｅｉ． — ．Ｔｅｅｏｅ．ｔｅｄｓｇｓｎｅｅｔｙｔｍｐｅｎｂｎｇｐｖｌｅｒｆａｖａａ
第２９卷
第２期
天津工业大学学报
ＪｏＵＲＮＡＬＩＯＦＴＡＮＪＮｏＬＹＴＥＣＨＮＩＵＮⅣ ＥＲＳＴＹＩＰＣＩ
Ｖｏ．９Ｎｏ２１２．Ａｐｉ２１ｒｌ００
２１００年４月

一种低温漂CMOS带隙基准电压源的设计

当今集成电极为重要的组成部分，路中尤其是在数模转换S (DAC)以及模数转换f (ADC)等电路中，就更需要设计出一种输出与温度无关
的基准Байду номын сангаас压源。
的基本思想。设计
将Vbel =Vbe2, Vbe3=Vbe4代人(7)式
可以得到 :
本文主要论一种采用讨一阶温度补偿技术设计的低温漂CMOS 带隙基准电压并用源， Chartered 0.25 u m工艺实该设计。路现了电
图 1
相同的P MOS 管并联完成的图中用 41和 81
d)桥台与路面间的接缝处理: 连接处易产生横向裂缝为防止雨水渗入前路堤导致路堤
越低，硷修补越薄，表示通车时间越紧则HD
掺量越高。
c ) 收桨、抹平及拉毛: 由于修补厚度薄，拉毛只宜用硬塑料刷。
破坏，一定要注意填缝材料的选用。可用坡璃钎维类物质，然后再灌较稀的沥青实现板
底由半刚性向桥台刚性过渡的设计要求，避免因薄弱而产生病害.
(2)施工工艺 a ) 封闭或半封闭交通控制车辆通行。
b)测量放样处置跳修补后的线形要车，
求顺适，同时在沉降较严重处，要根据沉降观
d ) 养护及开放交通时间: 只要掺胶量在 20% 以上即无需洒水养护，实际处置中，开放时间(养护期)在气温高，惨量较大的情况 HD
4 (5)式代人(6)式可以得到
Vxee Vec3 +4V}n16R3 R, / (7) 我可看输电 e 是由v二和们以出出压VR V 过性加生两对T求得 T通 q 叠产的。边导，到。 eee/ 6 T= 8 V ,/ 8 T+(4lnl6R,/ V m i R,J 8 VT/ 8 T) (8) 显通选合然过取适的R厂的可 R，值就以

一种高电源抑制比的CMOS带隙基准电压源设计

一种高电源抑制比的CMOS带隙基准电压源设计程刚;白忠臣;王超;秦水介【摘要】A novel Banba bandgap reference circuit was presented based on CSMC0.5 Process . In this paper, on the basis of the original circuit, by using cascade current mirror structure, and introduce a negative feedback loop method. Greatly improves the overall circuit power supply rejection ratio, the Spectre simulation results showed that in the -40-100 ℃ temperature range,output voltage swing is only 1.7 mV .at low frequency is more than 100 dB power supply rejection ratio (PSRR) ,the entire circuit power only 30 μA.%介绍一种基于CSMC0.5 μm工艺的低温漂高电源抑制比带隙基准电路.本文在原有Banba带隙基准电路的基础上,通过采用其源共栅电流镜结构和引入负反馈环路的方法,大大提高了整体电路的电源抑制比.Spectre仿真分析结果表明:在-40～100℃的温度范围内,输出电压摆动仅为1.7 mV,在低频时达到100 dB以上的电源抑制比(PSRR),整个电路功耗仅仅只有30 μA.可以很好地应用在低功耗高电源抑制比的LDO芯片设计中.【期刊名称】《电子设计工程》【年(卷),期】2013(021)008【总页数】3页(P135-137)【关键词】带隙基准源;电源抑制比;PSRR;反馈【作者】程刚;白忠臣;王超;秦水介【作者单位】贵州大学贵州省光电子技术与应用重点实验室,贵州贵阳550025【正文语种】中文【中图分类】TN432基准电压源的设计是模拟集成电路设计中的核心内容，基准电压源有很多的实现方式，比如：齐纳基准电压源、E/D NMOS基准电压源、XFET基准源和带隙基准源。

一种高电源抑制比的带隙基准电压源的设计

一种高电源抑制比的带隙基准电压源的设计屠莉敏;何颖;易峰【摘要】提出一种采用BiCMOS工艺的低功耗、高电源抑制比、低温度系数的带隙基准电压源（BGR）设计。

该模块基本原理是利用具有正温度系数的热电压VT和具有负温度系数的双极型晶体管VBE叠加产生与温度和电源电压无关的基准电压VREF。

该设计中带隙基准电压在25℃时，为1.242 V左右。

温度从-40~120℃变化时，带隙基准电压变化10 mV，可以计算出温度系数为60×10-6℃-1。

%A high PSRR and low temperature coefifcient BiCMOS bandgap reference was presented. In the design, the cascade current mirror is used in the circuit, and the output of the OPAMP is used for the bias of itself and to drive the next stage, in the same time PTAT temperature compensate is carried out. In the design of the paper, the output voltage is 1.242 V, while the temperature is 25℃. With the temperature range of-40~120℃, the bandgap reference voltage difference is 10 mV, which demonstrates the60×10-6℃-1 temperature ratio.【期刊名称】《电子与封装》【年(卷),期】2014(000)011【总页数】3页(P31-33)【关键词】带隙基准源;与绝对温度成正比;电源抑制比;低温度系数【作者】屠莉敏;何颖;易峰【作者单位】中国电子科技集团公司第58研究所，江苏无锡 214035;中国电子科技集团公司第58研究所，江苏无锡214035;中国电子科技集团公司第58研究所，江苏无锡 214035【正文语种】中文【中图分类】TN402基准电压源是模拟电路（混合信号电路）设计中广泛采用的一个关键模块。

低温度系数高电源抑制比宽频带带隙基准电压源的设计

低温度系数高电源抑制比宽频带带隙基准电压源的设计连天培;蒋品群;宋树祥;蔡超波;庞中秋【摘要】本文设计了一款低温度系数高电源抑制比的带隙基准电压源.设计采用动态阈值MOS管(DTMOS)产生温度补偿电流,以降低温漂;输出部分采用一个简单的低通滤波器,以降低高频噪声,在较宽频带内提高电源抑制比.电路采用SMIC0.18μm标准CMOS工艺实现,供电电源为1.8 V,仿真结果表明:电路在-40～130℃温度范围内,温度系数为1.54×10-6℃-1,输出基准电压为1.154 V,电源抑制比在10 Hz处为-76 dB,在100 kHz处为-85 dB,在15 MHz处为-63 dB.本基准源具有较好的综合性能,可为数模转换电路、模数转换电路、电源管理芯片等提供高精度的基准电压,具有较大的应用价值.【期刊名称】《广西师范大学学报（自然科学版）》【年(卷),期】2019(037)001【总页数】8页(P125-132)【关键词】带隙基准电压源;电源抑制比;温度系数;动态阈值MOS管【作者】连天培;蒋品群;宋树祥;蔡超波;庞中秋【作者单位】广西师范大学电子工程学院,广西桂林 541004;广西师范大学电子工程学院,广西桂林 541004;广西师范大学电子工程学院,广西桂林 541004;广西师范大学电子工程学院,广西桂林 541004;广西师范大学电子工程学院,广西桂林541004【正文语种】中文【中图分类】TN432基准电压源是模拟电路中一个不可或缺的基本单元，具有低温度系数、高电源抑制比的高性能基准源，是许多电路与系统的重要组成部分，如高分辨率数据采集系统、精密稳压器、高精度的测量仪器和实验设备等。

带隙基准电压源因为具有较低的温度系数和较高的电源抑制比等优点，得到了广泛的研究及应用[1-4]。

传统的基准电压源采用三极管来实现。

传统的一阶补偿电压基准源，在温度为-40～125 ℃内，温度系数通常为20×10-6～40×10-6 ℃-1，这样高的温度系数难以满足高精度的应用场合。

一种高电源抑制比的CMOS带隙基准电压源设计

一种高电源抑制比的CMOS带隙基准电压源设计【摘要】提出了一种用于温度传感器的高电源抑制比（PSRR）、低温度系数、低功耗的CMOS带隙基准电压源。

在传统CMOS带隙基准电压电路的基础上，增加了优化的电源抑制比增强电路，在带隙基准反馈环路中引入电源噪声，使上面电流镜的栅源电压保持恒定值，从而提高电源抑制比。

采用自偏置共源共栅电流镜，来实现匹配更好的与绝对温度成正比（PTAT）电流镜像。

采用华虹宏力0.13um FS13QPR CMOS工艺实现，使用HSPICE仿真。

仿真结果表明电路输出基准电压为1.2V,电源抑制比在1K Hz时达至U 90dB,在-40〜100℃的温度范围内温度系数是10ppm/℃,在1.8〜3.6V工作电压范围内的线调整率为0.5mV/V, 工作电流43uA。

【关键词】带隙基准电压;电源抑制比;自偏置共源共栅电流镜;温度传感器引言带隙基准电压源（Bandgap Voltage Reference）具有与温度、电源电压和工艺变化几乎无关的突出优点，能够提供稳定的参考电压或参考电流，被广泛应用与集成温度传感器、比较器、A/D和D/A转换器、存储器以及其他模数混合系统集成芯片中，并且高性能基准电压源直接影响着电路的性能。

研究用CMOS 工艺实现的可集成于片上系统（SOC）的高精度带隙基准源显得尤为重要［1］。

对于高精度的温度传感器，从电源注入到带隙基准输出的噪声是各种噪声中最重要的噪声，会严重影响参考电压和温度传感器的与绝对温度成正比（PTAT）电压。

因此，设计高电源抑制比（PSRR）的带隙基准源满足其要求显得十分必要［2］。

本文先介绍了带隙基准源的基本原理，再基于等效小信号模型，对带隙基准源的电源抑制比做了详细的分析，进而提出了一个具有高电源抑制比、低温度系数、低功耗可用于温度传感器的带隙基准电压源。

1.带隙基准源电源抑制比分析利用与CMOS兼容工艺的纵向PNP晶体管和采用放大器负反馈实现的传统CMOS 带隙基准电压如图1所示。

高电源电压抑制比基准电压源的设计

言
压源电压抑制比的影响因数，对核心电路进行了改进并
基准电压源模块因其输出稳定，与电源电压、温度
等变化无关，广泛应用于模拟和数模混合电路中，例如
A/D，D/A 转换器，逆变器等。应用于高压逆变器中的
设计了一个高开环放大倍数，高电源抑制比的放大器，
以减小温度系数并提高基准电压源的电压抑制比。此
基准电压源，为其他模块提供偏置电流和作为比较器等
流源来保持每个支路的电流有相同的温度系数，并且利
用共源共栅的电压屏蔽特性来解决因 MOS 管沟道长度
Copyright©博看网 . All Rights Reserved.
第6期
133
李承蓬，等：高电源电压抑制比基准电压源的设计
调制所产生的对电源电压的依赖性 [2⁃3]。
source with high power supply rejection ratio and low temperature coefficient was designed for high⁃voltage low⁃frequency inverter
circuit. CMOS process of 1 μm and 700 V high⁃voltage is used in this circuit，which adopts first⁃order temperature compensa⁃
压抑制比均可达到-112 dB。
关键词：高电源电压抑制比；带隙基准；基准电压源；低温度系数；一阶补偿
中图分类号：TN432⁃34
文章编号：1004⁃373X（2014）06⁃0132⁃04
文献标识码：A
Design of reference voltage source with high power supply rejection ratio

高电源抑制比、低温飘带隙基准电压源的设计

一种低温漂高电源抑制比带隙基准源的设计

毕业设计题目_高电源抑制比带隙基准_电子1001班 李光伟

一种高电源抑制比的带隙基准电压源的设计

一种高精度低电源电压带隙基准源的设计

一款高PSRR低温度系数的带隙基准电压源的设计

一种高电源抑制比带隙基准电压源的设计

一种高电源抑制比全工艺角低温漂CMOS基准电压源

一种高电源抑制比带隙基准电压源的设计

一种低温漂CMOS带隙基准电压源的设计

一种高电源抑制比的CMOS带隙基准电压源设计

一种高电源抑制比的带隙基准电压源的设计

低温度系数高电源抑制比宽频带带隙基准电压源的设计

一种高电源抑制比的CMOS带隙基准电压源设计

高电源电压抑制比基准电压源的设计

毕业设计题目_高电源抑制比带隙基准_电子1001班李光伟