基于VHDL的通信编码波形的设计与仿真
FPGA基于vhdl的3b4b线路编码解码实现
现代电子综合课程设计课题名称：基于VHDL的3B4B线路编码/解码实现*名：**学号：**********组员：付成志（2008142120）专业：电子信息科学与技术指导教师：***2011年6月27日基于VHDL的3B4B线路编码/解码实现——《编码部分（Encode3B4B）》摘要:mBnB 码是光纤通信系统中常用的码型之一, 本次设计了一种简单实用的3B4B 编码方法, 并提出了用Altera开发系统的硬件描述语言VHDL 实现全数字3B4B 编译码电路的设计思想和方法, 最后给出了波形仿真结果。
本文给出了针对该编码方法的除数字锁相环之外的一种简单方便的VHDL 语言设计方法。
关键词：3B4B 码；FPGA；VHDL 语言；波形仿真一、设计原理：数字光纤通信系统对线路码型的要求主要是保证传输的透明性，如下图，在电调制光源之前，通常需要对解码或扰码后的二进制码进行线路编码，减小功率谱中的高低频分量，为光接收机提供足够的定时信息，保证定时信息丰富，或能提供一定的冗余码，用于平衡码流、误码监测和公务通信。
而接收端进行光电转换后，提取位时钟信号进行判决得到线路编码信号，还需要进行解码还原出原始数字信号。
光发送机的线路编码电路二、3B4B 编码规则：大多数mBnB 码都采用两种模式编码, 两种模式交替使码字中的不均值为零。
这种编码电路多采用可编程只读存储器PROM 查找表的方法实现。
下面介绍一种3B4B码, 可用更为简单的电路实现, 其编码规则具体说明如下:先将输入的数字信号每3 b 为一码字, 在同样长的时间间隔内变换成4 b 一组的输出码字。
①变换后4 b 的一个码字中, 第1 与第4 比特位分别由变换前3 b 码字中的第1 与第3 比特位取反而得到；②变换前的第1 与第2 比特位分别作为变换后的第2与第3 比特位。
其编码情况如表所示：3B 000 001 010 011 100 101 110 111 4B 1000 1000 1011 1010 0101 0100 0111 0110从编码表可以看出, 这种编码规则不仅简单, 且具有以下2 个突出的特点：①编码后每组码字的前两位都有极性翻转, 定时信息丰富, 有利于译码电路中分组信号的提取；②连“0”和连“1”的分组经变换后都成为“0”,“1”均等的码字, 对抑制光接收机中的基线浮动有利。
波形发生器课程设计vhdl
波形发生器课程设计vhdl一、教学目标本课程旨在通过学习VHDL（硬件描述语言），让学生掌握波形发生器的设计与仿真。
通过本课程的学习，学生应能理解VHDL的基本语法和编程技巧，能够运用VHDL设计简单的数字电路，特别是波形发生器。
此外，通过课程实践，培养学生分析问题、解决问题的能力，以及团队合作和沟通交流的能力。
具体来说，知识目标包括：1.掌握VHDL的基本语法和编程技巧。
2.理解波形发生器的工作原理和设计方法。
技能目标包括：1.能够运用VHDL设计简单的数字电路。
2.能够独立完成波形发生器的设计与仿真。
情感态度价值观目标包括：1.培养学生的创新意识和实践能力。
2.培养学生团队合作和沟通交流的能力。
二、教学内容本课程的教学内容主要包括VHDL基本语法、数字电路设计方法和波形发生器的设计与仿真。
1.VHDL基本语法：包括数据类型、信号声明、实体和架构、过程和函数、线网和赋值语句等。
2.数字电路设计方法：包括组合逻辑电路、时序逻辑电路和触发器的设计方法。
3.波形发生器的设计与仿真：包括正弦波、方波、三角波等波形发生器的设计方法，以及相应的仿真测试。
三、教学方法为了提高学生的学习兴趣和主动性，本课程将采用多种教学方法，包括讲授法、案例分析法、实验法和讨论法等。
1.讲授法：用于讲解VHDL基本语法和数字电路设计方法。
2.案例分析法：通过分析实际案例，让学生学会波形发生器的设计与仿真。
3.实验法：让学生动手实践，独立完成波形发生器的设计与仿真。
4.讨论法：在课堂上引导学生进行思考和讨论，培养团队合作和沟通交流的能力。
四、教学资源为了支持教学内容和教学方法的实施，丰富学生的学习体验，我们将选择和准备以下教学资源：1.教材：《数字电路设计与VHDL编程》等。
2.参考书：《VHDL完全学习手册》、《数字电路与逻辑设计》等。
3.多媒体资料：包括PPT课件、教学视频、在线课程等。
4.实验设备：计算机、VHDL仿真软件（如ModelSim）、示波器等。
#基于VHDL的波形发生器的设计与仿真
上图就是DDS的原理框图。需要注意的是,在实际使用中,应该把减去的S个脉冲均匀的分布在单位时间上,否则最后得到的fd可能有较大的相位抖动"如果对fo信号,在单位时间内,每C=int(fo÷S)个脉冲减去一个脉冲,就可以使输出频率fd的相位抖动最小。
3.2 DDS的特点
DDS具有相对带宽很宽，频率转换时间极短（可小于20ns），频率分辨率可以做到很高。当DDS的频率分辨率在相位累加器的位数N足够大时，理论上是可以获得相应的分辨精度，这是传统方法难以实现的。但由于DDS中不需要行为反馈控制，不仅频率建立及频率切换快，而且和频率分辨率、频谱纯度相互独立，这一点明显的优于PPL。
本文共分5大部分，第1部分介绍波形发生器的研究现状、研究波形发生器的目的和意义以及研究的主要内容，并且就研究现状指出了其中存在的问题。
接着第2部分则是介绍了DDS技术的基本原理，并分析DDS技术的特点。直接频率合成（DDS）技术因有突出的特点，如输出波形灵活且相位连续（这是其最大优势）、频率稳定度高、输出频率分辨率高、频率转换速度快、输出相位噪声低、集成度高、功耗低、体积小等，使其在频率合成源技术中被广泛使用，但DDS合成频率比较低且输出频谱杂散较大，又限制了其使用。本段将介绍直接频率合成(DDS)的一些基础知识及常见问答。
当我们要得到某一目标频率fd时,一般情况下是需要有一个基准频率源fo,一个分频系数为m的分频器，它们之间有如下关系:
m=fo÷fd(1)
由于分频器的分频系数m只能是整数,因此实际分频系数m1，并不等于需要的分频器分频系数m,他们有如下关系:
m1=int(m)≤m(2)
因此,为了得到准确的目标频率fd,我们希望分频器的输入频率不是基准频率源fo,而是另外的一个频率f1=fd×m1.这样我们通过分频系数为m1的分频器就可以得到准确的目标频率fd。由于m1≤m,也就是f1≤fo。假设fo和f11的差值为d=fo-f1,因此只要在基准频率fo上减去d,然后送入分频系数为m1的分频器,就可以得到我们需要的目标频率了。
10 VHDL综合设计实验(大作业)
综合设计：基于VHDL的线路编解码实现数字光纤通信系统对线路码型的要求主要是保证传输的透明性，如下图，在电调制光源之前，通常需要对解码或扰码后的二进制码进行线路编码，减小功率谱中的高低频分量，为光接收机提供足够的定时信息，保证定时信息丰富，或能提供一定的冗余码，用于平衡码流、误码监测和公务通信。
而接收端进行光电转换后，提取位时钟信号进行判决得到线路编码信号，还需要进行解码还原出原始数字信号。
图1-1 光发送机的线路编码电路FPGA在通信领域应用非常广泛,即将成为硬件设计的主流技术，编解码系统是其最基本的应用之一。
希望同学们能珍惜这次历练的机会，独立自主完成该作业，提升自己FPGA分析问题、解决问题的能力，为就业和将来的深造打好基础！一、线路编解码的相关知识mBnB、mB1C、mB1P、mB1H等都是常用的光线路编码，下面分别对其原理和实现方法进行介绍：1）、mBnB线路编解码及其实现方法mBnB码是把输入的二进制原始码流进行分组，每组有m个二进制码，记为mB，称为一个码字，然后把一个码字变换为n个二进制码，记为nB，并在同一个时隙内输出。
这种码型是把mB变换为nB，所以称为mBnB码。
其中，m和n都是正整数，n>m，一般选取n=m+1。
mBnB码有1B2B、3B4B、5B6B、 8B9B等等。
最简单的mBnB码是1B2B码，即曼彻斯特码，这就是把原码的“０”变换为“01”，把“1”变换为“10”。
因此最大的连“０”和连“１”的数目不会超过两个，例如1001和0110。
但是在相同时隙内，传输1比特变为传输2比特，码速提高了1倍（以太网中应用）。
设计者应根据最佳线路码特性的原则来选择码表。
作为普遍规则，引入“码字数字和”(WDS)来描述码字的均匀性，并以WDS 的最佳选择来保证线路码的传输特性。
所谓“码字数字和”，是在nB码的码字中，用“-1”代表“0”码，用“+1”代表“１”码，整个码字的代数和即为WDS。
VHDL的编码器和译码器的设计 (2)
1引言随着社会的发展，科学技术也在不断的进步。
计算机从先前的采用半导体技术实现的计算器到现在广泛应用的采用高集成度芯片实现的多功能计算器。
计算机电路[1]是计算机的重要组成部分，了解计算机电路的知识是促进计算机的发展的先决条件。
而编码器和译码器是计算机电路中的基本器件，对它们的了解可以为以后的进一步深化研究打下一个良好的基础。
在硬件电子电路设计领域中，VHDL语言[2]则是EDA的关键技术之一。
VHDL语言具有强大的语言结构，可用明确的代码描述复杂的控制逻辑设计，并且具有多层次的设计描述功能，支持设计库和可重复使用的元件的生成。
近十几年来，EDA技术获得飞速发展。
它以计算机为平台，根据硬件描述语言VHDL，自动地完成逻辑编辑、化简分割、综合及优化，布局布线，仿真直至对特定目标芯片的适配编译，逻辑映射和编程下载等工作。
在本设计主要介绍的是一个基于超高速硬件描述语言VHDL对计算机电路中编码器和译码器进行编程实现。
本设计主要介绍的是一个基于超高速硬件描述语言VHDL对计算机电路中编码器和译码器进行编程实现。
1.1 课程设计的目的本次设计的目的就是通过实践掌握计算机组成原理的分析方法和设计方法，了解EDA技术并掌握VHDL硬件描述语言的设计方法和思想。
以计算机组成原理为指导，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。
通过对基于VHDL的编码器和译码器的设计，巩固和综合运用所学知识，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。
1.2 课程设计的基本内容根据计算机组成原理[3]中组合逻辑电路设计的原理，利用VHDL设计计算机电路中编码器和译码器的各个模块，并使用EDA 工具对各模块进行仿真验证和分析。
（1）熟悉编码器、译码器的工作原理，合理利用各种软硬件资源。
本设计编码器由八-三优先编码器作为实例代表，而译码器则包含三-八译码器和二-四译码器两个实例模块组成。
VHDL仿真报告
VHDL仿真报告VHDL 仿真报告⼀、⼩组成员：徐瑞邯 04083052 张琨 04083063 李勋 04083023⼆、所选题⽬：（程序见压缩包，某些波形cp 周期较长，缩⼩尺度后仍可看到整个周期）徐瑞邯：74LS169和4选1MUX 组成的模四加减计数器(6-40b)：clk ld pt uddata[3..0]q[3..0]d[3..0]s[1..0]y11q[3..0]clkcount169:count169_n2' h0 --mux4_1:mux4_1_n2' h3 --x波形如下：张琨：波形发⽣器（波形如下）（6-38(1)）：李勋：0100111序列检测器(6-41)：（两种⽅法）波形如下：三、所提问题及部分解答：徐瑞邯的问题：1、如何在RTL Viewer中显⽰每个端⼝，⽽不是以⽮量位型显⽰？（效果如图所⽰）答：把⽮量型数据转化为位型数据，例如可以把q换成q0 q1 q2 q3，但是会增加程序的复杂度，特别是在count_mux中例化元件时，会增加很多端⼝的例化，个⼈认为如果为了看清具体线路连接，可以做此修改（⼯程见压缩包），如果只是为了实现功能，则没有必要修改。
2、时钟信号⽤程序能否⾃动产⽣？答：在ModelSim 中可以⽤wait for产⽣时钟信号程序如下clock:processbeginwait for 10 ns;clk<=not clk;end process clock;⽽在Quartus II中wait for 只能⽤于仿真，不能出现在实体的进程中。
⽬前是在波形输⼊中⼿动加⼊时钟信号，如果把波形输⼊⽂件导出为vht⽂件（T est Bench）时，可以看出其中有上述语句。
3、若端⼝未赋初始值，该如何使系统正常运⾏？答：ModelSim 中对于没有赋初始值的端⼝⾃动赋’U’,所以在有反馈的电路中不能直接给反馈接收端⼝赋值，否则反馈接收端⼝（⼀般有初始值）也会变成’U’，从⽽影响加⼊CP后的功能。
基于VHDL多波形发生器的设计与实现
平 , 张沛朋 : 基于 VHDL 多波形发生器的 设计与实现
基于 VHDL 多波形发生器的设计与实现
陈 平, 张沛朋
( 济源职业技术学院 计算机系 , 河南 济源 459000)
摘 要。
要: 利用 EDA 开发平台 , 采用 VH DL 语言编程和 Quartus 软件编译仿真, 设计了正弦波 、 三角
波、 方波和用户所编辑的各种混合波形发生器。 该波形发生器可以满足各种机电控制和工程仿真的需 关键词: EDA; VHDL; Quartus ; 波形 DOI : 10 . 3969 / .j issn . 1672- 0342 . 2010 . 02. 006 中图分类号: TP346 文献标识码: A 文章编号: 1672- 0342( 2010) 02- 0017- 04 发手段, 采用复杂的可编程逻辑器件作为控制核 心实现的多波形发生器。总体设计原理图如图 1 所示。其 中控 制电 路是 设计 的主 要电 路, 采用 VH DL 语言 描述 。控制电 路共 分为六 个小模 块。分别为 : 初值模块 CHUZH I 、 分频器 FANA、 方 波发生器 SQUARE、 三角波发生 器 DELTA、 正弦 波发生器 SI N、 单一或混合波形控制器 CH PRO31 。 最后利用元件例化语句生成顶层电路并将其各功 能模块连接起来, 用 Quartus 软件进行仿真。设 计的难点在于协调各模块工作, 严格遵守各信号 间时序关系。
统编程实现, 用硬件描述语言以及图形输入完成 了整个功能模块的全部设计工作, 尽可能的减少 了硬件开销。根 据实际需要 , 可产生正弦 波, 方 波, 三角波三种周期性波形 , 可产生三种基本波形 的线性组合以及其谐波线性组合的波形信号 , 可 以用键盘或其他输入装置产生任意波形等多种波 形参数。该任意波形发生器利用可仿真任意波形 原理 , 只要数字示波器或其它记录仪捕捉到的波 形, 任意发生器都可复制出 , 特别有用的是仿真单 次偶发的信号, 例如地震波形、 汽车碰撞波形等等。 参考文献 :
EDA课程设计_基于VHDL的HDB3编译码器的设计(1)
EDA课程设计---基于VHDL的HDB3编译码器的设计课题：基于VHDL的HDB3编译码器的设计指导老师：姓名：学号:目录1 绪论 (1)1.1可编程逻辑器件概述 (1)1.1.1 可编程逻辑器件的发展历程 (1)1.1.2 可编程逻辑器件的特点 (2)1.1.3 可编程逻辑器件的一般设计流程 (4)1.1.4 现代数字系统的设计方法 (6)1.2 VHDL语言概述 (7)1.2.1 VHDL语言介绍 (7)1.2.2语言特性、功能与特点 (7)1.2.3 TOP-DOWN的设计思想简介 (8)2 HDB3码介绍 (10)2.1 数字基带信号 (10)2.2 NRZ，AMI，HDB3码之间的对应关系 (10)2.3 HDB3码的编/译码规则 (11)3 用VHDL语言设计HDB3编码器 (13)3.1 HDB3编码器实现的基本原理 (13)3.2 HDB3编码器的设计过程 (13)3.3 HDB3编码器仿真波形 (22)4 用VHDL语言设计HDB3译码器 (23)4.1 HDB3解码器实现的基本原理 (23)4.2 HDB3解码器仿真波形 (24)5. 单/双极性变换的硬件实现 (25)5.1单/双极性变换的硬件实现 (25)6 总结 (27)6.1 系统设计思路小结 (27)6.2 课程设计存在的问题及不足 (28)参考文献 (28)1 绪论1.1可编程逻辑器件概述1.1.1 可编程逻辑器件的发展历程从20世纪60年代开始，数字集成电路经历了小规模集成电路(SSI-SmallScale Interation，几十到几百门)，中规模集成电路(MSI-Medium ScaleIntegration，几百到几千门)，大规模集成电路(LSI-Large Scale Integration，几千到几万门)，超大规模集成电路(VLSI-Very Large Scale Integration，几百万门以上)等几个发展阶段。
基于VHDL的简易波形发生器设计
1 引言信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。
它能够产生多种波形，如三角波、锯齿波、矩形波（含方波）、正弦波等，在电路实验和设备检测中具有十分广泛的用途。
例如在通信、广播、电视系统中，都需要射频（高频）发射，这里的射频波就是载波，把音频（低频）、视频信号或脉冲信号运载出去，就需要能够产生高频的振荡器。
在工业、农业、生物医学等领域内，如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等，都需要功率或大或小、频率或高或低的信号发生器[4]。
此次设计的简易波形发生器应实现的功能有，根据按键选择不同的波形（实现正弦波、方波、三角波）；正弦波和三角波频率可调（实现三种频率变换即可）；方波的占空比和幅值可调（实现四种占空比变换和两个幅值选择）。
波形发生器的设计方案多种多样，本设计中采用基于VHDL的方案来设计，使用VHDL语言的主要原因之一是通过代码综合，可以采用可编程器件（PLD或FPGA）或ASIC来实现所需的电路。
设计的第一个阶段是编写VHDL代码，编写后的代码保存为一个后缀名为.vhd的文件（注意，文件名和代码中的实体名应保持一致）。
代码编写完毕后进入综合阶段。
综合阶段的第一步是进行代码编译。
代码编译过程把寄存器传输级（RTL：Register Transfer Level）的VHDL代码转换成门级网表。
综合阶段的第二步是优化，主要是根据对电路工作速度和占用硬件资源大小等的要求，对门级网表进行优化。
在综合阶段，可以对设计进行仿真。
仿真通过后，布局布线工具可以在具体的PLD/FPGA器件上对各种电路单元进行布局布线工作，或者生成ASIC掩膜文件，用于ASIC的生产[2]。
本设计利用Quartus II来进行设计与仿真，用它来实现代码输入，编译仿真，以及引脚锁定，并将代码下载到实验箱上调试。
2 波形发生器的设计2.1 总体设计思路波形发生器利用DAC0832实现数模转换，所以对于DAC0832要有8引脚输入，对应于EDA 模块要有8引脚输出；输出波形有3中选择，要有2输入引脚来选择波形；另外对输出波形要能调频或调幅，又要有2输入引脚来选择频率或幅值；最后要有一输入脉冲来实现顺序代码的运行，要有1输入引脚来输入脉冲。
第三章VHDL程序的编译与仿真
第三章VHDL程序的编译与仿真本章导读通过本章学习，应当了解常见的VHDL编译、仿真EDA工具，认识Active-HDL 工具；学会运用Active-HDL进行简单VHDL程序的编写、编译和仿真；并在后续章节的学习过程中养成理论学习与上机实践相结合的学习习惯。
在VHDL程序设计过程中，上机编程实践是非常重要的。
通过边实践边学习的模式，能够达到事半功倍的学习效果。
因此，本书在较早的章节就引入基于Active-HDL工具的VHDL程序的编译与仿真的内容，以帮助读者更快入门。
而基于Active-HDL工具的VHDL设计录入与仿真等进阶内容将在本书的第十章详细介绍。
3.1EDA仿真工具简介常见的EDA仿真工具有Modelsim、V erilog-XL、NC-V erilog、Active-HDL、Maxplus-II等。
Active-HDL是由ALDEC公司出品的一个开放型的仿真工具。
Active-HDL 软件的开放性、可上网下载、用户界面友好和强大功能是我们选用该软件作为教学软件的原因。
Active-H DL可支持硬件描述语言、原理框图和有限状态机等多层设计输入方式，同时支持VHDL、V erilog-HDL、SystemC、SystemVerilog和EDIF网表等格式。
Active-HDL提供了HDL设计从设计输入到器件实现一系列流程集中化管理的集成系统环境，易学易用。
Active-HDL支持Verilog、VHDL以及SystemC语言混合仿真。
Active-HDL 拥有丰富的调试、纠错手段和仿真结果观察工具，设计体系探测工具大大简化了设计之中各个元素之间关系的分析与观察，设计之中的内部节点、信号、变量的值都可以在诸如波形编辑器、Watch窗口、存储器观察器以及Call Stack之中进行观察分析，代码跟踪工具以及可选择的高级断点管理工具可以很好地控制代码的执行。
Active-HDL的主界面如图3.1所示。
基于VHDL的汉明码编译设计与仿真(1)
通信原理课程设计报告题目基于VHDL的汉明码编译设计与仿真学院(部) 电子信息工程学院专业通信工程（本）学生姓名罗亮学号 200810315136 年级 2008 指导教师杨洪军职称讲师二O一0年十二月目录第一章引言 (3)第二章正文 (4)2.1 差错控制编码 (4)2.2 汉明码 (5)2.3 (7,4)汉明码的编码原理 (6)2.4 (7,4)汉明码编译的设计和仿真 (9)2.4.1 (7,4)汉明码的编码程序设计 (10)2.4.2 (7,4)汉明码的编码程序的编译 (11)2.4.3 (7,4)汉明码的编码程序的仿真 (13)2.4.4 (7,4)汉明码的编码程序的仿真错误分析 (15)2.4.5 (7,4)汉明码的译码程序的编程与仿真 (16)2.4.6 结论与心得 (17)2.4.7 参考文献 (18)基于VHDL的汉明码编译设计与仿真第一章引言学习一门课程，学的不仅是理论知识，还要结合实际的应用。
课程设计就给同学们一个发散自己思维，对所学知识进行综合应用的平台与机会。
加深学生对所学的通信原理知识理解，能比较扎实地掌握本专业的基础知识和基本理论，增强分析和解决问题的能力，掌握通信系统及有关设备的分析、开发等基本技能，这就是此次课程设计的目的所在。
汉明码是一种能够纠正一位错码或检测两位错码的一种效率较高的线形分组码。
在当今社会中，能够检错甚至纠错的码对通信行业有很大的作用。
而EDA技术是随着集成电路和计算机技术飞速发展应运而生的一种高级、快速、有效的电子设计自动化工具。
目前，VHDL语言已经成为EDA的关键技术之一，VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计，支持结构、数据流、行为三种描述形式的混合描述，覆盖面广，抽象能力，因此在实际中应用越来越广泛。
VHDL语言具有强大的语言结构，可用明确的代码描述复杂的控制逻辑设计，并且具有多层次的设计描述功能，支持设计库和可重复使用的元件的生成，近几十年来，EDA技术获得了飞速的发展，它以计算机为平台，根据硬件描述语言VHDL，自动地完成逻辑编译，化简分割、综合及优化，布局布线，仿真直至对特定目标芯片的适配编译，逻辑映射和编程下载等工作，以自顶向下的设计方法，使硬件设计软件化，摆脱了传统手工设计的众多缺点，随着EDA技术的深入发展，基于硬件描述语言的方法将有取代传统手工设计方法的趋势。
基于vhdl语言的5b6b编译系统设计说明书
西安工程大学光纤通信大作业基于VHDL语言的5B6B编译系统设计班级：09级通信02班姓名：杨友波学号：40903030219基于VHDL语言的5B6B编译系统设计摘要:mBnB 码是光纤通信系统中常用的码型之一, 本次设计了一种简单实用的5B6B 编码方法, 并提出了用A ltera开发系统的硬件描述语言VHDL 实现全数字5B6B 编译码电路的设计思想和方法, 最后给出了波形仿真结果。
本文给出了针对该编码方法的除数字锁相环之外的一种简单方便的VHDL 语言设计方法。
关键词: 5B6B 码; FPGA; VHDL 语言; 波形仿真编码部分（Encode5B6B）：一、 5B6B 编码原理mBnB码又叫分组码，是一类冗余二进制码，常见到的有1B2B、2B3B、4B5B、5B6B、8B10B等码型。
它将输入的原始码流分成mB为一组的码字，然后在同样的时间内将其变换成n(n>m)比特（nB)为一组的较长码字，最后以不归零或归零格式传输这些新码流。
m和n均为正整数，一般是n=m+1。
通过变换，线路码数率比原二进制码率提高了n/m倍。
5B6B码为字母型平衡码中mBnB码的一种，其编码复杂性和比特冗余度之间是最合理的折中，因此使用较为普遍。
在5B6B码中，5伟二进制码共有25=32种不同的码字，而6位二进制码共有64种不同的码字，必须从64种码字中选出适宜的码字去对应5B码的32种码字。
首先引入不平衡度D（Dispartty)的概念，它表示一个码字中“0”元数目减去“1”元数目的差值，差值为零的码字为零不平衡度码字。
由于6B码码长为偶数，所以D必为偶数，即D为{0,2，-2,4，-4,6，-6}。
在6B码的64个码字中，有20个零平衡度码字，可以代表20个5B码字。
通常情况下，根据尽量选择低不平衡度码字的原则，找出D=2，-2的码字各有12种，为了使“0”码和“1”码出现的机会相同，可以把这些码字相对应的交替使用，用以代表5B码中另外的12个码字。
波形发生器(VHDL)
华南理工大学广州学院数字系统设计（VHDL）课程报告题目：波形发生器姓名：学号：序号：学院：班级：指导老师：完成时间： 2014-1-1 __题目:波形发生器一、 功能及原理介绍1、功能介绍此波形发生器，通过选择“00”、“01”、“10”、“11”，这四种模式来选择相应的波形输出，除此之外，它还可以产生一些其它的波形，利用MIF 文件生成器产生波形的MIF 文件，由此产生各种波形。
这个波形发生器可以用作信号发生器，产生一些自己所需要的信号。
2、原理介绍正弦信号发生器的结构由 3 部分组成：数据计数器或地址发生器、数据 ROM 和 D/A 。
性能良好的正弦信 号发生器的设计要求此 3 部分具有高速性能，且数据 ROM 在高速条件下，占用最少的逻辑资源，设计流程最便捷，波 形数据获最方便。
顶层文件any_bo.VHD 在FPGA 中实现，包含2 个部分：ROM 的地址 信号发生器由7 位计数器担任，和正弦数据ROM ，拒此，ROM 由LPM_ROM 模块构成能达到最优设计，LPM_ROM 底层是FPGA 中的EAB 或ESB 等。
地址发生器的时钟CLK 的输入频率 f0 与每周期的波形数据点数（在此选择 128 点）。
2.1.MIF 文件生成器的使用方法mif 文件就是存储器初始化文件，即memory initialization file ，用来配置RAM 或ROM 中的数据。
而产生MIF 文件的在这里有三种方法：（1）利用Quartus 自带的mif 编辑器、（2）利用mif 软件来生成、（3）用C 语言或者matlab 语言等来生成，而我就利用MIF 文件生成器MIF_Maker 2010来产生MIF 文件。
① 双击打开MIF_Maker 2010，如图选择模式00 0110 117位计数器（地址发生器）7位计数器（地址发生器）7位计数器（地址发生器）7位计数器（地址发生器）正弦波数据 存储ROM三角波数据 存储ROM方波数据 存储ROM锯齿波数据 存储ROM正弦波输出 三角波输出 方波输出 锯齿波输出首先我们对所需要的MIF文件对应的波形参数进行设置，如上图，在“查看”，并于此下拉菜单中选择“全局参数设置”，如选择波形参数：数据长度128，输出数据位宽8，数据格式十六进制（有的情况下需要选择符号类型），初始相位0度，按“确定”后，将会出现一波形编辑窗。