《数字电路》第04章在线测试

合集下载

数电第四章参考答案

第四章组合逻辑电路作业参考答案【题4-1】分析图示组合逻辑电路，列出真值表，写出输出Y 1、Y 2与输入的逻辑函数式，说明整个电路所实现的逻辑功能（不是单个输出与输入的关系，而是把2个输出与3个输入综合起来看）。

解：该电路的逻辑功能为全加器，Y 1是和，Y 2是进位。

【题4-2】某汽车驾驶员培训班进行结业考试，有三名评判员，其中A 为主评判员，B 和C 为副评判员。

在评判时，按照少数服从多数的原则通过，但主评判员认为合格，方可通过。

请填写真值表，写出逻辑表达式，并用一片74LS00（内含四个2输入端与非门）或一片74LS02（内含四个2输入端或非门）这2种方法实现此评判规定。

解：设评判员评判合格为“1”，反之为“0”；考试通过，F 为“1”，反之为“0”。

根据题意，列真值表如下。

据此可得：ABC12ABCC B A C B A C B A AC BC AB C B A ABC Y +++=+++++=)()(1AC BC AB Y ++=2ACAB AC AB F =+=CB AC B A F ++=+=)(FB CA FB CA【题4-3】设计一个“4输入1输出”的组合逻辑电路，实现“五舍六入”的功能：即当输入的四位8421BCD 码不大于5时，输出0；否则输出1。

要求： (1) 画出卡诺图、化简逻辑函数；(2) 用1片CD4001（内含四个2输入端或非门）实现该逻辑功能（标出管脚号）。

【题4-4】设计一个代码转换电路，输入为3位二进制代码、输出为3位格雷码（见下表），要求从CD4011、CD4001、CD4030中选用1个最合适的芯片实现逻辑功能。

解：CDAB Y 00X X 0X 011001X XXCA B A C A B A BC A Y +++=++=+=))((FB CA21313546121101000111XABC00011011YABC0010111ZABCAX =BA B A B A Y ⊕=+=CB C B C B Z ⊕=+=B CAYZX【题4-5】用一片74HC138（3-8译码器）辅以“4输入与非门”实现“1位全减”。

《数字电子技术基础》第四章习题答案

第四章集成触发器 4.1R d S d Q Q不定4.2 （1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器（时钟型D 触发器）。

CP=0时，不接收D 的数据；CP=1时，把数据锁存。

(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路；C=1时是时序电路。

(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。

A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图； 2、Z 对CP 三分频。

DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图；而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源，则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。

1、工作原理（略）；2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF)；3、u c 和u o 的波形如下图：u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图； 2、u o 的波形如右下图；3、为使电路能识别出u i 中的第二个尖峰，应降低555定时器5脚的电压至3V 左右。

数字电路第四章习题答案

第四章习题4.4 由两个与非门构成的基本RS 触发器的输入如图P4.4所示，画出Q 和Q 端的波形。

图 P4.44.5 由两个或非门构成的基本RS 触发器的输入波形如图P4.5所示，画出输出Q 和Q 的波形。

图 P4.54.6 图P4.6是一个防抖动输出的开关电路。

当拨动开关S 时，由于开关触点接通瞬间发生振颤。

D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。

图P4.64.7 在同步RS触发器中，若CP、S、R的电压波形如图P4.7所示。

画出Q和Q端的波形。

设触发器的初始状态为Q=0。

图 P4.74.10 主从型JK触发器输入波形如图P4.10所示，画出输出端Q和Q的波形。

设触发器初始状态Q=0。

4.11 主从型JK 触发器组成图P4.11（a ）所示电路，输入波形如图P4.11（b ）所示，画出各触发器Q 端的波形。

（a ）解：AB J 1 ，先画出J 的波形，然后画Q.。

4.12 主从型RS 触发器的CP 、S 、R 、DR各输入的电压波形如图P4.12所示，画出端Q 和Q 端对应的电压波形。

图 P4.124.14 维持阻塞D触发器构成图P4.14所示的电路，输入波形如图P4.14（b）所示。

画出各触发器Q段的波形。

触发器的初态均为0。

（b）图 P4.144.16 上升沿触发的维持阻塞型D触发器74LS74组成图（a）所示电路，输入波形如图（b）所示，画出Q1和Q2的波形，设Q初态为0。

4.20 画出图P4.20电路在图中所示CP、R信号作用下Q1、Q2、Q3的输出电压波形，并说明DQ1、Q2、Q3输出信号的频率与CP信号频率之间的关系。

CP1/21/4QQQ频率的、1/8。

、和的频率分别是、132。

数字电路课堂练习题——第4章

第 1 页/共 3 页1. 按照电路图，画Q 的波形。

2. 上图当D S =D R =0时，1n Q +=？1n Q +=？当D S 和D R 同时恢复到“1”时，保持的是什么状态？A ：当D S =D R =0时，1n Q +=1，1n Q +=1；当D S 和D R 同时恢复到“1”时，保持状态不决定。

3. 上图想要1n Q +=0，D S 和D R 加什么触发？经过几个t pd 后1n Q +=0？A ：想要1n Q +=0，D S 和D R 加“置0”触发，D S =1，D R =0；经过2个t pd 后1n Q +=0。

4. 上图想要1n Q +=1，D S 和D R 加什么触发？要经过几个t pd 后1n Q +=1？A ：想要1n Q +=1，D S 和D R 加“置1”触发，D S =0，D R =1；经过1个t pd 后1n Q +=1。

5. 当D S =D R =0时，1n Q +=1，1n Q +=？随后D S =0、D R =1时，1n Q +=？。

A ：当D S =D R =0时，1n Q +=1，1n Q +=1；随后D S =01n Q +=1。

R D S D & &Q Q R D S D Q1. 有两个触发器如下，当CP 和D 有如下波形时，画Q 1、Q 2波形。

2. 用边沿D 触发器实现将CP 频率下降1/2和1/4的电路。

A ：触发器特征方程为 1n n Q D Q +==每来一个时钟升高沿，Q 翻转一次，Q 1输出为2分频，Q 2输出为4分频。

T 1和T 2。

A ： T 2≥T su4. 当同步RS 触发器要想Q n+1=1时，RS 应加什么触发信号？写出特征方程。

求CP QQ T →=？A ：应加R=0、S=1时，Q n+1=1特征方程约束条件：0S R ⋅=CP QQ T →=3t pd 5. 当同步RS 触发器R=S=1时，1n Q +=？1n Q +=？随后R=S=0，问1n Q +=？倘若R=S=1之后R=1、S=0，1n Q +=？A ： R=S=1时，1n Q +=1，1n Q +=1随后R=S=0， 1n Q +=为不定状态倘若R=S=1之后R=1、S=0，1n Q +=0D 1 Q 1 D 2 Q 2Q 2D Q 1 CP第3页/共3页。

数字电路《数字电路》第04章在线测试

《数字电路》第04章在线测试答题须知：1、本卷满分20分。

2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。

3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。

第一题、单项选择题（每题1分，5道题共5分）1、一位8421BCD码译码器的数据输入线与译码输出线组合是：A、4：16B、1:10C、4：10D、2:042、组合逻辑电路通常由________组合而成。

A、门电路B、触发器C、计数器D、寄存器3、采用四位比较器(74LS85)对两个四位数比较时，先比较：A、最低位B、次高位C、次低位D、最高位4、3：8线译码器(74LSl38)的唯一输出有效电平是____电平。

A、高B、低C、三态D、任意5、四位比较器(74LS85)的三个输出信号A>B、A=B、AA、高B、低C、高阻D、任意第二题、多项选择题（每题2分，5道题共10分）1、a1、a2、a3、a4、a5是五个开关，设它们闭合时为逻辑1，断开时为逻辑0，电灯F=1时表示灯亮，F=O时表示灯灭。

若在五个不同的地方控制同一个电灯的灭亮，逻辑函数F的表达式是：________。

不对A、a1a2a3a4a5B、a1+a2+a3+a4+a5C、a1⊕a2⊕a3⊕a4⊕a5D、a1⊙a2⊙a3⊙a4⊙a52、下列器件属于组合电路的有：________。

A、计数器B、寄存器C、全加器D、数字比较器3、在下列逻辑电路中，属于组合逻辑电路的有：________。

A、译码器B、编码器C、全加器D、寄存器4、组合逻辑电路的特点有：________。

A、电路某时刻的输出只决定于该时刻的输入B、含有记忆元件C、输出、输入间无反馈通路D、全部由门电路构成5、（本题空白。

您可以直接获得本题的2分）第三题、判断题（每题1分，5道题共5分）1、数据选择器又称多路转换器，是一种多路输入，单路输出的逻辑部件。

正确错误2、数字电路按逻辑功能的不同，分成两大类即：组合电路和时序电路。

数字电路_第四章答案

4 时序逻辑电路习题解答
13
Q2 Q1 Q0
（6）逻辑功能同步六进制加法计数器
（7）自启动校验可以自启动［P4.18］同步时序电路如图 P4.18 所示。（1）试分析图中虚线框电路，画出 Q0、Q1、Q2 波形，并说明虚线框内电路的逻辑功
能。
（2）若把电路中的 Y 输出和置零端 RD 连接在一起，试说明当 X0X1X2 为 110 时，整个
4 时序逻辑电路习题解答
3
图 T4.15
习题
［P4.1］写出 D、T、T＇三种触发器的特性方程，然后将 D 触发器分别转化成 T＇和 T 触发器，画出连线图。
解：D、T、T＇三种触发器的特性方程分别为：
Q n+1 = D
Q n+1 = T Q n + TQ n
Q n+1 = Q n
D 触发器转换为 T＇触发器和 T 触发器的连线图分别为：
4 时序逻辑电路习题解答
10
图 P4.14
解：（1）波形图： CP
X
Q0
Q1 （2）功能：右移寄存器
［P4.15］一逻辑电路如图 P4.15 所示，试画出时序电路部分的状态图，并画出在 CP 作用下 2—4 译码器 74LS139 输出Y 0 、Y 1 、Y 2 、Y 3 的波形，设 Q1、Q0 的初态为 0。 2 线—4 线译码器的逻辑功能为：当 EN = 0 时，电路处于工作状态， Y0 = A1 A0 ， Y1 = A1A0 ， Y2 = A1 A0 ， Y3 = A1 A0 。
CP
Y0
Y0
Y1
Y1
Q0
Q1 EN
Y2
Y3
Y2
Y3
解：（1）状态转换图

数字电路逻辑设计课后习题答案第四章

Q4
4-10
解：由右图写出各触发器的特征方程，有：
Q1
n +1
= [ D ] ⋅ CP ↑= ⎡ Q1n + Q 2n ⎤ ⋅ CP ↑＝⎡ Q1n Q 2n ⎤ ⋅ CP ↑ ⎣ ⎦ ⎣ ⎦
⎡ ⎤ Q 2 = [ D ] ⋅ CP ↓= ⎣ Q1n ⎦ ⋅ CP ↓
n +1
根据特征方程，可以画出在下列所示CP波形作用下 Q1和Q2的工作波形：
n +1
4-16（续） Q1 = ⎡ Q 2 ⎤ ⋅ A ↑ ⎢ ⎥ ⎣ ⎦
n +1 n
Q2
n +1
⎡Q n ⎤ ⋅ B ↑ = 1 ⎢ ⎥ ⎣ ⎦
Q1
Q2
4-17
解：由上图写出各触发器的特征方程，有：
⎧Qn+1 = ⎡JQn + KQn ⎤ ⋅ CP ↓⎫ 1⎥ ⎪ 1 ⎢ 1 ⎪ ⎣ ⎦ ⎪ ⎪ n n+1 ⎪ ⎪ ⎡(A⊕Qn )Qn + BQn ⎤ ⋅ CP ↓= ⎡ AQn + BQn ⎤ ⋅ CP ↓ ⎨J = A⊕Q ⎬ ⇒Q = ⎢ 1 1 1 1 1⎥ 1⎥ ⎢ 1 ⎣ ⎦ ⎣ ⎦ ⎪ ⎪ ⎪K = B ⎪ ⎪ ⎪ ⎩ ⎭
4-3 解：边沿触发器在CP下跳时接收输入信号并可能改变状态。主从触发器CP下降沿从触发器接收主触发器状态，并在CP＝0期间保持不变，而主触发器被封锁，状态保持不变。
4-4
解：由两个或非门组成的基本触发器可以看出：当RD=SD=0时，触发器状态保持不变，即Qn+1=Qn；当RD=0、SD=1时，Qn+1=1，Q n+1 = 0 ，触发器置1；当RD=1、SD=0时，Qn+1=0，Q n+1 = 1 ，触发器置0；当RD=SD=1时，Qn+1=Qn=0，若同时跳变为0，则出现状态不定的情况。将以上分析结果用表格的形式列出，得到该基本触发器的状态转移真值表如下 RD 0 0 1 1 SD 0 1 0 1 Qn+1 Qn 1 0 不允许

数字电子技术基础第四章习题及参考答案

第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。

CPY图4-12．由D 触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP 脉冲及D 作用下，画出Q 0、Q 1的波形。

设触发器的初始状态为Q 0 =0，Q 1=0。

D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。

CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。

（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP 作用下Q 0、Q 1、Q 2的波形图；（4）说明电路的逻辑功能。

1图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。

CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。

Y图4-67．分析图4-7所示电路的逻辑功能。

（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。

CP图4-78．时序逻辑电路分析。

电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。

并说明电路的功能。

1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q 1Q 0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。

1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。

（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP 频率等于700Hz ，从Q 2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。

《数电》教材习题答案第4章习题答案.docx

思考题与习题4-1 触发器的主要性能是什么？它有哪几种结构形式？其触发方式有什么不同？触发器是一种存储电路，具有记忆功能。

在数字电路系统中起着重要作用。

依据不同的标准，触发器可以划分为多种不同类型。

从结构上来分，触发器分为基本触发器，时钟触发器，主从触发器以及边沿触发器。

基本触发器为异步（或直接）触发，时钟触发器为 CP电平触发，主从和边沿触发器为边沿触发。

4-2 试分别写出 RS触发器、 JK 触发器、 D触发器、 T 触发器和 T′触发器的状态转换表和特性方程。

（略）4-3 已知同步 RS触发器的 R、S、CP端的电压波形如图T4-3 所示。

试画出 Q、Q端的电压波形。

假定触发器的初始状态为 0。

图 T4-34-4 设边沿 JK 触发器的初始状态为0，CP、J 、K 信号如图 T4-4 所示，试画出触发器输出端 Q、Q的波形。

图 T4-414-5 电路如图 T4-5(a) 所示，输入波形如图 T4-5(b) 所示，试画出该电路输出端G 的波形，设触发器的初始状态为0。

图 T5-24-6 试画出图 T4-6 所示波形加在以下两种触发器上时，触发器输出Q的波形：(1)下降沿触发的触发器(2)上升沿触发的触发器图 T4-64-7 已知 A、B 为输入信号，试写出图T4-7 所示各触发器的次态逻辑表达式。

2图 T4-7Q n 1D A B( a )n 1Q( b )J Q n KQ nAQ n BQ n Q nAQ n BQ n Q nB Q n B Q n4-8 设图 T4-8 所示中各 TTL 触发器的初始状态皆为0，试画出在 CP信号作用下各触发的输出端 Q1- Q6的波形。

图 T4-84-9 试对应画出图T4-9 所示电路中 Q1、 Q2波形。

（初始状态均为0）3图 T4-94-10一逻辑电路如图T4-10 所示，试画出在CP作用下 Y0、Y1、Y 2、Y 3的波形。

（CT74LS139为 2 线— 4 线译码器。

《数字电路-分析与设计》第四章习题及解答3(部分) 北京理工大学出版社

4-42设计一个具有多输出函数的组合网络。

该网络有两个输入信号X 1和X 0，两个控制信号C 1和C 0，以及两个输出函数F 1和F 0。

控制信号对输出函数的影响由下表所示：例如：当C 1=1且C 0=0时，F 1(X 1，X 0，C 1，C 0)=0而F 0(X 1，X 0，C 1，C 0)=X 0。

请选择合适的SSI 或者MSI 实现此组合逻辑网络。

解：01101011010101100),,,(C C X C C C C X C C C C X X F ⋅+⋅+⋅+⋅=011011C C X C C X ⋅+⋅= 01C X =01001001010101000),,,(C C X C C X C C C C C C X X F ⋅+⋅+⋅+⋅=10C X =用SSI 实现组合网络：用MSI 实现组合网络：4-43试分析图题4-43所示电路的竞争冒险现象。

画出在A =B =0的情况下，C由“0”变为“1”、再由“1”变为“0”时的各级波形。

设门电路的传输延迟时间为t pd 。

说明在什么情况下会产生毛刺，应如何消除。

X 1C 0F 1(X 1,X 0,C 1,C 0) X 0 C 1F 0(X 1,X 0,C 1,C 0)1 X 0“0“0X 1(X 1,X 0,C 1,C 0)1 X 0“0“0X 0(X 1,X 0,C 1,C 0)解：函数的逻辑表达式如下：C B C A F +++= )C B )(C A (++=当A =B =0时，0=⋅=C C F 。

所以C 变化时，输出将产生正尖峰脉冲（“1”型）冒险。

A =B =0时的电路图如下：A =B =0且C 变化时的波形图如下：加“选通”信号可消除冒险（“毛刺”）现象，如下图所示：图题 4-43C “0”C “0”CF CEC。

数字电路第4章习题参考答案

逻辑函数表达式为Y= A⊕B⊕C
A
B
=1 =1
C
Y
4.5 用异或门产生8421BCD码的奇、偶校验码。（提示：4个信息位A、B、C、D加上校验P形成的5位代码须保证1的个数是奇数（奇校验码）或偶数（偶校验码））。参考答案：偶校验码的卡诺图 AB (C D) A =1 AB B CD 00 01 11 10 =1 Y C 1 0 X 0 =1 z 00 D 01 11 10
Ai 0 Bi 1 C-1 i
0 1 1 1
1
Y 0 Y 1 Y 2 Y CT54LS138 3 Y4 S1 Y 5 S2 Y 6 S3 Y 7
A2 A1 A0
&
Si
&
Ci
不要忽略了对使能端的设置
（2）同相输出的8路数据分配器。
Ai 地址输入 Bi Ci -1 1
数据输入
A02 A11 A20
D
0
0 1
（2）F(A,B,C,D)=(0,2,5,8,10,11,13,15)(选A,B,C为地址) D0 00
D2 D6 D4
AB CD 00 01
01
11
10
1 0 0
0 1 0
0 1 1
1 0 1
11
10
1
D1
0
D3
0
D7
1
D5 1 0 D
（3）三变量多数表决电路。 D0 D2 D6 D4 AB 11 10 C 00 01 0 1 0 0 0 1
( A A B)(B A B) ( A AB)(B AB)
AB AB
=A⊙ B（同或电路）
AB AB

数电第四章练习册答案

数电第四章练习册答案问题1：解释什么是逻辑门，并给出常见的逻辑门类型。

答案：逻辑门是数字电路中的基本组件，用于实现基本的逻辑运算，如与（AND）、或（OR）、非（NOT）、异或（XOR）等。

常见的逻辑门类型包括：与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）、与非门（NAND）、或非门（NOR）、同或门（XNOR）等。

问题2：描述二进制数和十进制数之间的转换方法。

答案：二进制数转换为十进制数的方法是将每个二进制位的值乘以其权重（2的幂），然后将结果相加。

十进制数转换为二进制数的方法是将十进制数除以2，取余数，然后继续除以2，直到结果为0。

问题3：什么是布尔代数？答案：布尔代数是一种数学系统，用于描述和操作逻辑运算。

它是数字电路设计中的基础，由布尔代数的基本原理和规则组成，如布尔代数的五个基本规则：交换律、结合律、分配律、德摩根定律和幂等律。

问题4：解释什么是组合逻辑电路，并给出一个例子。

答案：组合逻辑电路是一种数字电路，其输出仅依赖于当前的输入值，不包含存储元件。

一个常见的组合逻辑电路例子是加法器，它接受两个二进制数作为输入，并产生它们的和以及进位。

问题5：什么是时序逻辑电路？答案：时序逻辑电路是一种包含存储元件（如触发器）的数字电路，其输出不仅依赖于当前的输入值，还依赖于电路的历史状态。

一个常见的时序逻辑电路例子是寄存器，它可以存储一定数量的位，并在时钟信号的控制下更新其内容。

问题6：解释什么是触发器，并说明其功能。

答案：触发器是一种具有两个稳定状态的存储元件，它可以存储一位二进制信息。

触发器的功能是存储和转换信息，它们是构成更复杂时序逻辑电路的基本组件。

结束语：通过本章的练习，希望同学们能够加深对数字电子技术的理解，掌握逻辑门、二进制与十进制转换、布尔代数、组合逻辑电路和时序逻辑电路等基本概念和原理。

这些知识是数字电子技术领域的基石，对于未来深入学习和应用数字电路至关重要。

希望同学们能够不断练习，提高自己的理解和应用能力。

数字电路第01-04章在线测试答案

数字电路第01-04章在线测试答案(共14页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--《数字电路》第01章在线测试《数字电路》第01章在线测试剩余时间：59:54答题须知：1、本卷满分20分。

2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。

3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。

第一题、单项选择题（每题1分，5道题共5分）1、将下面的二进制数转换为等值的十进制数：（01101）2A、10B、13C、15D、172、逻辑函数的基本运算有与、或和A、与或B、非C、同或D、异或3、在一个函数中，将其中的与“·”换成或“+”，所有的或“+”换成与“·”；“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成原变量。

这个规则称为A、反演规则B、代入规则C、摩根规则D、取消规则4、逻辑函数式通常指的是把逻辑函数的输入、输出关系写成()等的组合式。

A、异或B、最大项C、与、或、非D、同或5、将最小项各用一个小方格表示，并按一定规则(几何相邻的也逻辑相邻)排列，这样的图形称为A、逻辑图B、最小项C、最大项D、卡诺图第二题、多项选择题（每题2分，5道题共10分）1、数字逻辑中常用的数制有A、二进制B、八进制C、十进制D、十六进制E、五十进制F、一百进制2、逻辑函数的基本规则（定理）包括A、代入规则B、反演规则C、最小规则D、对偶规则E、最大规则3、卡诺图具有下面哪些特点A、每个方格内至少包含两个最小项B、几何相邻的最小项，逻辑上也相邻C、几何相邻的情况包括相接(紧挨着)D、是上下、左右均闭合的图形E、几何相邻的情况包括相对(任一行或任一列的两头)4、画卡诺图时遵循的原则包括A、圈内的1格数必须是2的k次方(2，4，8，16等)B、相邻1格包括：上下底、左右边、四角C、圈越大越好（圈尽可能少）D、同一个1格可被不同圈包围，但新增圈中要包含新的1格E、必须要把1格圈完5、数字电路中，逻辑函数常用的两种化简方法有A、加减消去法B、公式法化简C、乘除消去法D、卡诺图法化简E、微变等效电路法第三题、判断题（每题1分，5道题共5分）1、16进制的基数为16正确错误2、在数字电路中，主要研究的是电路的输入与输出之间的逻辑关系，因此数字电路又称逻辑电路，其研究工具是逻辑代数。

郑州大学远程教育学院《数字电子》第04章在线测试

郑州大学远程教育学院《数字电子》第04章在线测试《数字电子》第04章在线测试《数字电子》第04章在线测试剩余时间：58:58答题须知：1、本卷满分20分。

2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。

3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。

第一题、单项选择题（每题1分，5道题共5分）1、组合逻辑电路输出、输入之间：A、没有反馈延迟通路B、有反馈延迟通路C、含记忆单元D、2、2线—4线译码器有：A、2条输入线，4条输出线。

B、4条输入线，2条输出线。

C、4条输入线，8条输出线。

D、3、二进制译码器，输入4位二进制代码，输出有（）个相互独立的信号。

A、4B、16C、2D、4、多位数码比较器有串联和并联两种位数比较扩展方式。

用（）方式，可提高工作速度。

A、串联比较扩展B、并联比较扩展C、不确定D、5、串行进位加法器：A、电路简单、速度较快B、电路复杂、但速度较慢C、电路简单、但速度较慢D、第二题、多项选择题（每题2分，5道题共10分）1、二进制译码也叫：A、地址译码B、变量译码C、全译码D、显示译码2、2线—4线二进制译码：A、输入有4位二进制代码B、输入有2位二进制代码C、输出有2个信号D、输出有4个信号3、二—十进制译码器：A、输入具有四位二进制代码B、输出有十个信号C、输入具有十位二进制代码D、输出有2个信号4、数据选择器是：A、能够从多路输入数据中选出多路作为输出的组合电路。

B、数据选择器的输出具有最简与或表达式的形式。

C、能够从多路输入数据中选出一路作为输出的组合电路。

D、数据选择器的输出具有标准与或表达式的形式，提供了地址变量的全部最小项。

5、74LS151集成芯片：A、是一个8选1数据选择器。

B、属于组合逻辑电路。

C、属于时序逻辑电路。

D、是一个3/8译码器。

第三题、判断题（每题1分，5道题共5分）1、组合逻辑电路的输出只取决于输入信号的现态。

数字电子技术第4章自测练习解答

第四章节4.1组合逻辑电路的分析自测练习1.组合逻辑电路的输出仅仅只与该时刻的（输入）有关，而与（电路原来所处的状态）无关。

2．下图中的两个电路中，图（ a ）电路是组合逻辑电路。

题2图3．如果与门的输入是A 、B ，与门的输出逻辑表达式是（ AB ）。

4．下表所示真值表表示的逻辑功能是（ 1位加法器）（1位加法器、1位减法器）。

题4真值表5．一组合逻辑电路如用两级或非门构成，则其逻辑表达式应写成（c ）：（a ）与-或式（b ）非-与式（c ）或-非式（d ）或-与式6．下图所示的输出逻辑函数表达式F 1=( AB+C )，F 2=（ BC AB ）。

题6图 4.2组合逻辑电路的设计自测练习1．若用74LS00实现函数Ｆ＝AB，A 、B 分别接74LS00的4、5脚，则输出F 应接到74LS00的（ 6 ）脚。

2．74HC54芯片处于工作状态，如果其1、2、12、13脚分别接逻辑变量A 、B 、C 、D ，当 F 2 A B F 1 （a ）（b ）3~5脚，9~11脚都接逻辑0时，输出为（ CD AB + ）；而当3~5脚，9~11脚都接逻辑1时，输出又为（ 0 ）。

3．若要实现函数Ｆ＝（Ａ＋Ｅ）（Ｂ＋Ｄ），则用哪种芯片的数量最少（ b ）(a) 74LS00 (b) 74LS02 (c) 74HC58 (d) 74HC544．实现逻辑函数AC AB F +=可以用一个( 与或 )门；或者用( 三 )个与非门；或者用( 三 )个或非门。

5．下面真值表所对应的输出逻辑函数表达式为F=（∑)7,5,3,2(m ）。

题5真值表6．如果用74LS00实现图4-5所示的逻辑电路图，则相应的接线图为（ A 、B 接1、2脚 , 3、4脚短接，C 接5脚，A 、B 接9、10脚，8脚接12脚，6脚接13脚，F 接11脚）。

7．如果用74LS02实现图4-10所示的逻辑电路图，则相应的接线图为（A 、B 接2、3脚 , 1、5脚短接，C 接6脚，D 接8、9脚，10脚接12脚，4脚接11脚，F 接13脚）。

数字电路第四章习题

C I 7 4 2 8 3S 2 B B B B
0 1 2 3
S3 CO
0 0
8421BCD码转换为5421BCD码电路图二
4.21 设A=A3 A2 A1 A0 ， B=B3 B2 B1 B0 是两个4位
二进制数。试用7485和74157（四二选一 MUX）构成一个比较电路并能将其中大数输出。试画出逻辑图。
A0 A1 A2 A3
0 1 0
A 0 A 1 A 2
A 3
7 48 5 F A>B
B0 B1 B2 B3
(A>B) i (A=B) i (A<B) i B 0 B 1 B 2 B 3
F A=B
F A<B
B0 A0 B1 A1 B2 A2 B3 A3
1D0 1Y 1D1 2D0 2Y 2D1 3D0 74157 3Y 3D1 4D0 4Y 4D1 A0 EN
ABCD 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
B3B2B1B0 0 0 1 1 0 0 1 1 ØØØØ ØØØØ ØØØØ ØØØØ ØØØØ ØØØØ
S3S2S1S0 1 0 1 1 1 1 0 0 ØØØØ ØØØØ ØØØØ ØØØØ ØØØØ ØØØØ
4.1 分析图4.1电路的逻辑功能
解：（1）推导输出表达式
Y2=X2；Y1=X1X2；Y0=(MY1+X1M)X0 (2) 列真值表
4.17试用74283设计一个A、B(均为4位BCD码)求和电路。（可用附加器件）
4.20 用74283将8421BCD码转换为5421BCD码。
ABCD 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1

郑州大学远程教育学院《数字电子》第04章在线测试

《数字电子》第04章在线测试A BC DRS触发器在触发输入信号A BC DJK触发器的A BC D触发器的输入端子有（A BC D触发器的触发输入信号之间：A BC DD、D触发器2、4、RS触发器在CP脉冲的作用下，根据输入信号RS，可以：A、保持B、置0C、置1D、翻转3、6、触发器的逻辑功能可以用（）来描述。

A、时序图B、特性表C、特性方程D、状态图4、8、T触发器具有的功能有：A、置0B、保持C、置1D、翻转5、10、当（），则构成翻转型触发器。

A、JK触发器的J＝K＝1时B、JK触发器的J＝K＝0时C、T触发器的T＝1时D、T触发器的T＝0时第三题、判断题（每题1分，5道题共5分）1、1、触发器具有一个稳态和一个暂稳态。

正确错误2、2、RS触发器可存储一位二进指数。

正确错误触发器的输出与输入有关，和电路原状态无关。

正确错误触发器具有翻转的功能。

正确错误触发器的正确错误小草急急忙忙的返青依旧；细雨迷迷濛濛的飘洒依旧。

盈盈月下来，照亮你的山歌依旧；灿灿星升起，白杨树绿影婆娑依旧。

好风似水，不惊你安眠依旧；鸟儿呢哝，爱的春天依旧。

可我，望尽了我的花季，望尽了长长的一路落英缤纷呵！岑凯伦的绵绵春雨依旧，戴望舒的深深雨巷依旧！漂泊的船，寻找一个温馨港口；孤寂的心，渴望一声温暖问候。

是你在我最落寞的时候，把亲切放在我左右；是你在我最失意的时候，把慰藉放在我心头。

红酥手，黄藤酒；春如旧，人空瘦。

蝴蝶双飞影孤单，泪痕红浥鲛绡透！那一叶小舟，那一双眼眸，望穿了几层山水几层楼？那一缕相思，那一缕离愁，孤独了多少暮风晨雨后？春风依旧，桃花依旧；春水依旧，明月依旧；渡口依旧，时光依旧。

前世的情缘，今生的守候，多少次梦里相逢，追忆难收，点点相思堆成无言的愁。

红尘多少爱，化作春水流。

时光悠悠，岁月悠悠；韶华易逝真情难留。

忘情川上谁因离恨泪流？三生石前谁为痴情消廋？纵然我望断天涯孤独依旧，在桃花飘落的渡口，我依然会为你采撷相思的红豆；在海鸥飞翔的码头，我依然会为你升起祝福的星斗。

数电-触发器练习题

D 翻转
单项选择题 ( )。
× √
分析提示
由JK触发器的特性方程 Qn1JQnKQn
J = 0，K = 0 时，Qn1 Qn ─ 保持功能
J = 0，K = 1 时，Qn1 0 ─ 置 0 功能
J = 1，K = 0 时，Qn1 1 ─ 置 1 功能
J
=
1，K
=
1
时，Qn1
n
Q
─ 翻转功能
第 11 页
第4页
精选2021版课件
数字电子技术
第 4 章触发器
单项选择题
4、用与非门构成的基本RS触发器，当输入信号 S = 0、R = 1
时，其逻辑功能为
( )。
A 置1
√
B 置0
×
C 保持
×
D 不定
×
分析提示
_
Q
Q
&
&
_
_
S
R
与非门构成的基本RS触发器
0 输入有效； R 为置 0 输入端，R0、 S1时，使 Qn1 0； S 为置 1 输入端，S0、 R1时，使 Qn1 1。
第 14 页
精选2021版课件
数字电子技术
第 4 章触发器
2、双稳态触发器有两个基本性质，一是。
填空题，二是
参考答案
有两个稳定状态根据不同的输入信号置1或置0状态
分析提示
触发器用正反馈维持 2个稳定的输出状态0和1；在外部输入信号作用下可置于1状态或 0状态。
第 15 页
精选2021版课件
第5页
精选2021版课件
数字电子技术
第 4 章触发器
5、下列触发器中，输入信号直接控制输出状态的是