基于5221BCD码的十进制同步递增计数器
二进制十进制同步加法计数器 逻辑ic芯片
二进制十进制同步加法计数器逻辑ic芯片二进制十进制同步加法计数器是一种逻辑集成电路（IC）芯片，可用于进行二进制的加法和计数操作。
它主要由逻辑门和触发器构成，能够实现数字计数与加法运算的功能。
在本文中，我将详细介绍二进制十进制同步加法计数器的工作原理、设计流程以及应用场景。
首先，让我们了解一下二进制和十进制的概念。
二进制是一种由0和1组成的数制，用来表示数字和进行计算。
而十进制是指以10为基数的数制，由0至9的数字组成。
二进制数字的加法和十进制数字的加法有着类似的原理，但操作方法稍有不同。
二进制十进制同步加法计数器的主要功能是进行加法和计数操作。
它能够将输入的二进制数值与当前内部存储的数值相加，并将结果输出。
在进行计数操作时，只需要连续输入0、1的脉冲信号即可完成对二进制数值的计数。
二进制十进制同步加法计数器的实现主要依赖于逻辑门和触发器。
逻辑门用来实现不同输入信号的逻辑运算，而触发器则用于存储并传递逻辑运算的结果。
常见的逻辑门有AND门、OR门、NOT门等，触发器常用的有RS触发器、D触发器等。
在设计二进制十进制同步加法计数器时，需要根据具体的需求来选择适当的逻辑门和触发器，并将它们按照一定的电路连接方式进行组合，以实现所需的功能。
以下是一个简单的设计流程供参考：1.确定计数器的位数：根据需求确定计数器需要的位数，决定计数范围和精度。
2.选择逻辑门和触发器：根据计数器的位数和功能需求选择适当的逻辑门和触发器。
3.连接逻辑门和触发器：按照设计需求将选择好的逻辑门和触发器进行连接，形成计数器的核心电路。
4.确定输入和输出信号：确定计数器的输入信号和输出信号，并设计合适的接口电路进行连接。
5.进行测试和调试：将设计好的电路进行实物搭建，并通过信号发生器等设备产生输入信号进行测试和调试。
二进制十进制同步加法计数器的应用场景非常广泛。
例如，在数字电路和计算机体系结构中，计数器被广泛用于时序控制、频率分频等功能的实现。
同步和异步十进制加法计数器的设计
同步和异步十进制加法计数器的设计1. 引言1.1 引言在计算机科学领域，同步和异步十进制加法计数器是常见的设计。
它们可用于对数字进行加法运算，是数字逻辑电路中的重要组成部分。
同步计数器和异步计数器的设计原理和工作方式有所不同，各有优劣势。
同步十进制加法计数器是一种通过时钟信号同步运行的计数器，采用同步电路设计。
它的设计目的是确保每一位数字在同一时刻进行加法运算，以保证正确性和稳定性。
同步计数器具有较高的精确度和可靠性，但需要更多的电路元件和较复杂的控制逻辑。
与之相反，异步十进制加法计数器采用异步电路设计，每一位数字都根据前一位数字的状态自主运行。
这种设计方式减少了电路复杂度和功耗，但可能会造成计算不稳定或出错的情况。
在选择计数器设计时需要根据实际需求和应用场景进行权衡。
通过对同步和异步十进制加法计数器的设计进行比较分析，可以更好地理解它们的优劣势和适用范围。
结合实际的应用案例，可以更好地理解它们在数字逻辑电路中的作用和价值。
2. 正文2.1 设计目的在设计同步和异步十进制加法计数器时，我们的主要目的是实现一个能够对十进制数字进行加法运算的电路。
具体来说，我们希望设计一个可以接受两个十进制数字作为输入，并输出它们的和的计数器。
设计的目的是为了实现数字的加法计算，并且保证计数器的正确性、稳定性和效率。
在设计过程中，我们需要考虑到各种可能的输入情况，例如进位、溢出等，并确保计数器能够正确处理这些情况。
我们也希望设计出一个简洁、高效的电路，以确保在实际应用中能够满足性能要求。
我们也需要考虑到电路的功耗和面积，以确保设计的成本和资源利用是否合理。
设计同步和异步十进制加法计数器的目的是为了实现对十进制数字的加法运算，保证计数器的正确性和性能，并在满足需求的前提下尽可能地降低成本和资源消耗。
2.2 同步十进制加法计数器的设计同步十进制加法计数器是一种利用时钟脉冲同步输入和输出的数字电路，用于实现十进制加法运算。
十进制同步计数器
01 0010 11 0100 10 0011
0110
××××
1000
××××
0111
××××
次态卡诺图
状态方程
0000 ×××× ××××
QQ3n3nQQ2n2n
Q11nnQQ0n0n
0000 0101 1111 1010
0000 010 010 ×× 1 10
0011 001 001 ×× 0 0
Q3n
Q0n
Q3n
Q0n1 1 Q0n 1 Q0n Q1n1 Q3nQ2nQ0n Q1n Q0n Q1n Q2n1 Q3nQ0n Q2n Q1nQ0n Q2n Q3n1 Q2nQ1nQ0n Q3n Q0n Q3n
Qn1 JQ n KQn
比较，得驱动方程：
J0 K0 1
十进制同步可逆计数器
把前面介绍的十进制加法计数器和十进制减法计数器用与或门组合起来，并用 U/D作为加减控制信号，即可获得十进制同步可逆计数器。
集成十进制同步计数器
集 成 十 进 制 同 步 加 法 计 数 器 74160 、 74162 的 引 脚 排 列 图 、 逻 辑 功 能 示 意 图 与 74161 、 74163 相 同 ， 不 同 的 是 ， 74160 和 74162 是 十 进 制 同 步 加 法 计 数 器 ， 而 74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的 区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。 74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与 74191相同。 74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与 74193相同。
双BCD同步加法计数器
双BCD 同步加法计数器计数器是由触发器和逻辑控制电路构成的时序电路，其输出状态与时钟脉冲有关。
计数器分同步计数器、异步计数器两大类。
CMOS计数器的分类如下：异步计数器：CD4020，CD4024，CD4060加计数：CD4518，CD4520 减计数（可预置）：MC14522，CD4526同步计数器 加计数（可预置）：CD40160，CD40161加／减计数（可预置）：CD4510，CD40192计数／分配器：CD4017，CD4022CD4518是常用的计数器电路，内部包含两个二-十进制同步加法计数器，每个计数器由4个T 触发器（T 1～T 4）构成。
一、CD4518的工作原理CD4518设计了两个时钟输入端：CP 、EN 。
CP 端靠上升沿触发，此时EN ＝1；EN 端靠下降沿触发，要求CP ＝0。
巧妙地利用CP 端和EN 端，还可作为数字频率计的计数门。
R 为复位端，R ＝1（接高电平或正脉冲）时计数器复零，正常计数时R ＝0。
Q 4～Q 1为BCD 码输出端，可输出8、4、2、1编码的数据。
二、CD4518的应用1. 多级串行计数CD4518未设置进位端，但可利用Q 4做输出端。
有人误将第一级的Q 4端接到第二级的CP 端，结果发现计数变成“逢八进一”了。
原因在于Q 4是在CP 8作用下产生正跳变的，其上升沿不能作进位脉冲，只有其下降沿才是“逢十进一”的进位信号。
正确接法应是将低位的Q 4端接高位的EN 端，高位计数器的CP 端接U SS 。
串行级联电路如图3-2-2所示。
仅对最低位计数器而言，用CP 或EN 作时钟输入端均可。
图3-2-2 串行级联电路2. 与指轮开关组成译码电路CD4518配以BCD 码指轮开关，构成的译码电路如图3-2-3所示。
图3-2-3 由计数器与指轮开关构成的译码电路电路特点：（1）支轮开关与计数器输出端发生关系；（2）隔离二极管的负极分别接CD4518输出端；（3）该电路等效于一个四端与门；（4）仅当计数状态与指轮开关的设定值完全相符时，指轮开关才输出一个符合信号U A。
项目二一位十进制加法计算器的逻辑电路设计与制作课件.ppt
任务二 译码器逻辑电路设计与制 作
【知识链接2：LED数码管及其驱动电路】
LED数码管（也称发光二极管数码管）是用显示数字、文字 和符号的常用器件。如图2-8所示。
LED数码管根据管内PN结的连接方式不同，可分为共阴数码 管和共阳数码管两种。共阴数码管就是管内所有PN结的阴极 都连在一起，如图2-9（a）所示。使用时应将共阴端接低电 平，阳极接显示译码器的哥哥输出端。共阳数码管就是管内 所有PN结的阳极都连在一起，如图2-9（b）所示。使用时应 将共阳端接高电平，阴极接显示译码器的各个输出端。
Li Ai Bi
Gi Ai Bi AiBi Ai Bi AiBi Mi AiBi
根据上面的表达式可画出如图2-21所示的逻辑电路图。
上一页 返 回
仿真演练一 七段数码管显示电路
【技能目标】 （1）学会用字信号发生器。 （2）学会编码七段数码管。 （3）进一步会用逻辑分析仪。 【知识目标】 （1）掌握数码管的编码方法。 （2）掌握字信号发生器的使用方法。
4.活动提示
（1）为保证课堂效率，建议学生将前两次任务中制作的电路 保留并在此次任务中直接使用。
（2）此设计为组合逻辑，用集成逻辑门实现，设计方法可见 后面的知识链接。
上一页 下一页
任务三 一位十进制加法器的逻辑 电路设计与制作
【知识链接1：半加器与全加器的基本知识 】
1.一位加法器 （1）半加器。 半加器的真值表如表2-7所示。表中的A和B分别表示两个相
3.实践活动要求
要求每人用逻辑门设计BCD编码器的控制电路，并在焊接板（ 或面包板）上将设计的电路搭建起来，然后调试并实现所要求 的功能。
4.实践仪器与元件
万用表、电烙铁、按钮开关10只，红色LED4只，集成逻辑门 若干，电阻、电容若干，导线，焊接板（或面包板），焊锡丝
10位计数器的设计原理
10位计数器的设计原理
10位计数器是一种数字电路，可以用来计数从0到9的十个数字。
它通过使用10个触发器和适当的逻辑门电路来实现。
设计原理如下：
1. 使用10个D触发器，每个触发器有一个输入端D和一个时钟端CLK。
触发器的输出端连在下一个触发器的D输入端上，形成级联结构。
第一个触发器的D输入端连接到一个时钟信号，作为计数器的时钟输入。
2. 设置一个异步清零信号，并连接到所有触发器的清零输入端。
该信号用于将计数器重置为0。
3. 为了实现加法运算，还需要为每个触发器设计逻辑电路，将其输出与当前计数值相加。
这样，当每个触发器的输出从1变为0时，下一个触发器将加1。
4. 设计一个比较器电路，将计数器的输出与9进行比较。
当计数器的输出等于9时，比较器输出一个高电平信号，用于停止计数。
通过以上设计原理，可以实现一个十位计数器。
当时钟信号输入时，计数器开始计数，每次加1，直到计数器达到9，然后停止计数。
可以通过异步清零信号将计数器重置为0，从而重新开始计数。
同步十进制计数器-优质课件
CT74LS160 CT74LS162
CO
CP CR LD D0 D1 D2 D3
CTT CTP
CT74LS161 CT74LS163
CO
CP CR LD D0 D1 D2 D3
CR LD
CR LD
◆ 逻辑符号形式一样。 ◆ 输入端用法一样。 ◆ “160(162)”输出 1 组 8421BCD 码；
2
0010
0
3
0011
0
4
0100
0
5
0101
0
6
0110
0LD = Q3 Q0或CO
7
0111
0
8
1000
0
9
1001
1
10 0 0 0 0
0
方案 2：用 “160” 的后七个状态 0011 ~ 1001实现七进制计数。 取 D3 D2 D1 D0 = 0011 ，LD = CO
1 CTT Q0 Q1 Q2 Q3
CTP CT74LS160 CO CP
CR LD D0 D1 D2 D3 1
1
1100
二、利用计数器的级联构成大容量 N 进制计数器
反馈置 0 法和反馈置数只能实现模 N 小于集成计 数器模 M 的 N 进制计数器；将模 M1、M2、…、Mm 的 计数器串接起来 (称为计数器的级联) ，可获得模 N小 于 M1 ·M2 ·… ·Mm 的大容量 N 进制计数器。
该电路构成 100 进制异步加法计数器。
[例 3] 两片CT74LS290 构成二十三进制计数器。 &1
Q0 Q1 Q2 Q3
Q0' Q1' Q2' Q3'
项目二一位十进制加法计算器的逻辑电路设计及制作
根据以上逻辑表达式可以绘制出8421BCD码编码器的逻辑电 路，如图2-3所示。 返 回 上一页
任务二 译码器逻辑电路设计与制 作
【技能目标】 能设计并使用译码器。
【知识目标】 （1）掌握编码技术。 （2）掌握集成LED译码器的使用方法。
下一页
任务二 译码器逻辑电路设计与制 作
【实践活动】 1.实践活动任务描述
【实践活动】 5.活动提示
（1）LED正、负板间加正向电压时导通，一般电压大于2V 时发光，不加电压或加反向电压时不导通，LED不亮，应与 LED串联一100~1000 Ω的电阻保护LED不致因过流而损坏。 （2）10个按钮开关代表0~9这10个十进制数，输出4个信号 控制4个LED的显示。 （3）此设计为组合逻辑，用集成逻辑门实现，设计方法可见 后面的知识链接。
【技能目标】 能设计并制作BCD码编码器。 【知识目标】 掌握编码技术。 【实践活动】 1.实践活动内容
BCD编码器实验。
下一页
任务一 BCD编码器的逻辑电路设 计与制作
【实践活动】 2.实践活动任务描述
在电路输入端按下代表0~9的任何一个按钮开关，在输出端， LED就会显示与该十进制数对应的二进制数值。任何时刻只允 许输入一个有效信号。
上一页
下一页
任务三 一位十进制加法器的逻辑 电路设计与制作
【知识链接2：数据选择器、数据分配器及 数值比较器】
3.数值比较器 数据比较器是用来判断输入数据大小的逻辑器件，数值比较 器可以按位数分为一位数值比较器和多位数值比较器，首先 简要介绍一位数值比较器的功能和特点。 其真值表如表2-11所示。由真值表可以得到下列逻辑表达 式： Li Ai Bi
同步十进制加法计数器
4位二进制同步减法计数器 实现二进制减法计算，即每 输入一个脉冲计数器状态减 一
5
6 7 8 9 10 11 12 13
1
1 1 1 0 0 0 0 0
0
0 0 0 1 1 1 1 0
1
1 0 0 1 1 0 0 1
1
0 1 0 1 0 1 0 1
11
10 9 8 7 6 5 4 3
14
15 16
0
1-4十进制计数器-同步十进制加法计数器
计数脉冲 序号 现 态 次 态 进位输出 CO
0
1 2
0
0 0
0
0 0
0
0 1
0
1 0
0
0 0
0
0 0
0
1 1
1
0 1
0
0 0
3
4 5
0
0 0
0
1 1
1
0 0
1
0 1
0
0 0
1
1 1
0
0 1
0
1 0
0
0 0
6
7 800 1Fra bibliotek11 0
1
1 0
0
1 0
0
1 1
1
0 0
数字电子技术应用 项目5 六十进制计数器的制作
昆明冶金高等专科学校-精品课程-数字电子技术
项目5 六十进制计数器的设计 项目目标
◇ 掌握常见计数器的工作原理及分析方法。 ◇ 会对简单时序逻辑电路进行分析和设计。
◇ 掌握集成计数器引脚排列、功能及使用方法。
◇ 熟悉用现有集成计数器实现任意进制计数器的方法。 ◇ 了解寄存器移位寄存器的逻辑功能及常见集成芯片。
5221u 转换成十进制数 -回复
5221u 转换成十进制数-回复主题：十进制数的转换方法——从5221u到十进制数的转换过程解析[5221u 转换成十进制数] 是一个有关数制转换的问题。
本文将通过解析一步一步回答该问题，详细介绍了十进制数的转换方法。
1. 十进制数制简介：十进制数制是我们日常使用的数制系统，它是一种基数为10的数制系统。
在十进制数制中，每一位的权值都是10的幂次方递增，例如：个位的权值是10^0，十位的权值是10^1，百位的权值是10^2，以此类推。
2. 5221u的含义：根据问题中的表达方式，u可能是使用的另一种数制的标记，因此我们需要确定是哪种数制。
在数学和计算机科学中，常见的数制有二进制、八进制和十六进制。
若u是二进制的标记，则可能的取值只有0和1，因此5221u不是二进制数。
若u是八进制的标记，则可能的取值为0到7，因此我们需要验证5221u是否符合八进制数的定义。
若u是十六进制的标记，则可能的取值为0到9以及字母A到F，因此我们需要验证5221u是否符合十六进制数的定义。
3. 验证5221u是否符合八进制数的定义：八进制数的定义是每一位的数值必须小于等于7，且不存在数字8及以上。
5221中的2大于八进制数的定义，因此5221u不是八进制数。
4. 验证5221u是否符合十六进制数的定义：十六进制数的定义是每一位的数值必须小于等于F，其中A表示10，B表示11，以此类推，F表示15。
5221中的5大于十六进制数的定义，因此5221u不是十六进制数。
5. 结论：经过验证，我们可以得出结论：5221u不是八进制数也不是十六进制数。
因此，我们可以推断出u是一种新的数制标记。
6. 解析5221u的数制标记：在数制转换中，我们可以将u看作为未知数制的标记，例如：若u表示13进制数，则其取值范围为0到12，我们需要验证5221是否符合13进制数的定义。
若u表示14进制数，则其取值范围为0到13，我们需要验证5221是否符合14进制数的定义。
基于5221BCD码的十进制同步递增计数器
《基于5221BCD码的十进制同步递增计数器》课程设计报告专业：电子信息工程班级：电信0803班（自动化）姓名：刘云武指导教师：彭琼二010 年 6 月28 日目录1课程课程设计目的 (1)2课程设计题目描述和要求 (1)3课程课程设计内容 (1)4总结 (6)参考书目 (7)1.课程设计目的1.熟悉计数器工作原理和不同的码制的计数器原理；2.掌握计数器的设计方法。
3.培养学生综合分析问题、发现问题和解决问题的能力2.课程设计题目描述和要求题目描述采用小规模数字集成电路，设计一个基于5221BCD码的十进制同步递增计数器。
系统图如下:LED指示设计要求1.电路设计要简单，译码显示器不需要做出实物，只要理论设计。
2.必须按指定触发器设计，不能由其它触发器转换。
3.必须采用指定的元器件设计电路。
4.计数器与译码显示器之间必须用4个LED指示计数的二进制编码值。
5.理论设计中要将其扩展成4位十进制。
3.课程设计内容3.1根据要求列真值表和状态图基于2421BCD码的十进制同步递增计数器有十个有效状态，其真值表如表1所示，采用时钟脉冲下降沿触发，所以在第9个时钟脉冲到来时，进位为1，当第10个时钟脉冲到来时，进位为0，出现下降沿，从而产生进位。
表1 真值表状态图：/C O图13.2根据真值表画进位卡诺图，求进位方程。
图1是根据真值表得出的进位卡诺图，其中编码“0101”、“0111”、“0110”、“1000”、“1001”、和“1010”是无效状态，定为任意态。
当状态为“1110”时，进位为“1”，其它为“0”。
图1 进位卡诺图由进位卡诺图可得到最简的进位方程。
图2中所画的包围圈得到式（1—1）C 0 = Q 3 Q 1 （1—1）3.3根据状态图画次态卡诺图，求次态方程。
先根据状态图填写次态卡诺图，如图2所示。
图2 次态卡诺图当现态00000123=nn n n Q Q Q Q 时，由状态图可知其次态000110111213=++++n n n n Q Q Q Q ，所以在次态卡诺图的左上角方格填“0001”。
5221十进制计数器课程设计报告(苏思)
《5221BCD码十进制计数器》课程设计报告专业电气与信息工程学院班级电信0904姓名苏思指导老师陈敏佳2011年6月20日一、课程设计题目：稳压电源与计数器的设计二、设计要求：1.电路设计要简单，译码显示器不需要做出实物，只要理论设计。
2.必须按指定触发器设计，不能由其它触发器转换。
3.必须采用指定的元器件设计电路。
4.计数器与译码显示器之间必须用4个LED指示计数的二进制编码值。
5.理论设计中要将其扩展成4位十进制。
5221码制的编码表如下：三、设计报告要求：1、说明设计过程，画出计数器的系统框图，说明各个部分的作用。
2、说明各部分电路的设计过程，并画出各部分的电路图。
3、分析安装调试过程中出现的各种现象，总结经验和体会。
四、课程设计应完成的工作：1、设计出可以工作的计数器电路；2、在试验箱上测试设计出的电路是否能达到目的；3、电路板上按照设计的电路图焊接各种元器件，并测试，使之能工作目录1、课程设计目的 (4)2、设计任务与要求 (4)3、课程设计报告内容 (5)3.1直流稳压电源 (5)3.1.1 直流稳压电源部分电路图 (5)3.1.2 直流稳压电源设计思路 (5)3.1.3．直流稳压电源原理 (6)3.2计数器 (7)3.2.1 真值表和状态图 (7)3.2.2 根据真值表画进位卡诺图，求进位方程 (9)3.2.3 检查自启动 (13)3.2.4 5221计数器电路图 (13)3.3可提供的电子元器件 (15)4、实践步骤 (15)5、实践标准 (15)6、调试及测试结果与分析 (15)6.1原理设计过程中的问题 (15)6.2调试过程中的问题 (15)6.3调试注意事项 (16)6.4查找故障的方法 (17)7、课程设计心得体会 (17)8、致谢 (18)一、课程设计的目的1、熟悉计数器工作原理和不同的码制的计数器原理；2、掌握计数器的设计方法。
3、培养学生综合分析问题、发现问题和解决问题的能力。
同步十进制加法计数器优化设计
物理科学与技术学院课程设计同步十进制加法计数器设计班级：指导老师：学生：集成电路设计愈发成为现代高科技的基石，尤其是芯片设计，几乎所有的电子系统都需要芯片，而在芯片逻辑功能中，计数器就显得非常重要。
市场上多数同步十进制计数器多数采用JK触发器设计，而本设计采用D型主从触发器构成的同步十进制加法计数器。
本设计采用8421BCD码的编码方式来表示一位十进制数。
设计中采用D型主从触发器构成T触发器来设计基本逻辑电路单元。
本设计使用Microwind和Dsch软件完成原理图和版图设计。
采用D型主从触发器，优化了同或门电路，大大减少MOS管数量，节省了版图面积，提高芯片性能。
关键词：同步十进制加法计数器Microwind Dsch D触发器T触发器The integrated circuit design increasingly becomes the modern high tech the cornerstone, particularly the chip design, the nearly all electronic system needs the chip, but in the chip logical function, the counter appears very important. In the market the most synchronization decade counter uses the JK trigger design most, but this design uses D main the synchronized decimal base addition counter which constitutes from the trigger to compare the JK trigger to be possible to omit 80 MOS tubes.This design uses 8421BCD the code the encoding method to express a decimal digit. In the design uses D main to constitute the T trigger from the trigger to design the basic logic circuit unit. This design uses Microwind and the Dsch software completes the schematic diagram and the domain design. Uses D main from the trigger, optimized the same or gate electric circuit, reduces the MOS tube quantity greatly, has saved the domain area, enhances the chip performance.Keywords: Synchronized decimal base addition counter Microwind DschD trigger T trigger目录摘要 (1)Abstract (2)第一章绪论 (5)一、集成电路的概念 (5)二、集成电路发展历史 (5)三、集成电路分类 (5)（一）按器件结构类型分类 (5)（二）按集成度分类 (5)（三）按使用的基片材料分类 (6)（四）按电路的功能分类 (6)（五）按应用领域分类 (6)四、集成电路的设计 (6)（一）什么是集成电路设计 (6)（二）设计流程 (6)（三）设计方法 (8)第二章软件使用 (9)一、Microwind3.1与Dsch 2.0简介 (9)二、Microwind版图设计软件使用 (9)（一）进入Microwind (9)（二）实例：设计CMOS反相器 (10)三、Dsch 原理图软件使用 (14)第三章同步十进制加法计数器设计 (18)一、同步十进制加法计数器设计思路 (18)（一）CMOS电路的特点 (18)（二）设计分析 (18)（三）真值表 (19)（四）驱动方程 (19)二、同步十进制加法计数器设计及仿真 (20)（一）传输门设计仿真 (20)（二）反相器设计仿真 (22)（三）D触发器的设计仿真 (24)（四）同或门设计仿真 (25)（五）由D触发器、同或门构成T触发器及其仿真 (27)（六）二输入与门设计及其仿真 (28)（七）AOA211设计仿真 (30)三、同步十进制加法计数器模块设计优化 (32)（一）同或门设计优化仿真 (32)（二）T触发器设计优化仿真 (34)四、同步十进制加法计数器原理图构成及仿真 (35)（一）同步十进制加法计数器原理图： (35)（二）同步十进制加法计数器原理图仿真 (37)（三）同步十进制加法计数器原理图仿真波形 (39)五、生成版图以及版图仿真 (39)（一）生成版图 (39)（二）版图仿真 (41)第四章总结 (42)致谢 (43)参考文献 (44)附录Ⅰ Microwind一些重要功能 (45)附录Ⅱ同步十进制加法计数器Verilog文件 (49)第一章绪论如今，集成电路已经成为现代信息社会的基石，其应用已深入到科学，工业，农业的各个领域，遍布人们生活的每一个角落集成电路设计和制造水平已经成为一个国家技术发展水平的重要标志，其重要性已为人所共知。
时序逻辑电路习题解答解读
自我测验题1．图T4.1所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是。
A．SR=0B．SR=1C．S+R=0D．S+R=1QG22QRS图T4.1图T4.22．图T4.2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态，其RS⋅应为。
A．RS⋅=．RS⋅=10D．RS⋅=113．SR锁存器电路如图T4.3所示，已知X、Y波形，判断Q的波形应为A、B、C、D 中的。
假定锁存器的初始状态为0。
XYXYABCD不定不定（a）(b)图T4.34．有一T触发器，在T=1时，加上时钟脉冲，则触发器。
A．保持原态B．置0C．置1D．翻转5．假设JK触发器的现态Q n=0，要求Q n+1=0，则应使。
A．J=×，K=0B．J=0，K=×C．J=1，K=×D．J=K=16．电路如图T4.6所示。
实现AQQ nn+=+1的电路是。
A AA AA ．B ．C ．D ．图T4.67．电路如图T4.7所示。
实现n n Q Q =+1的电路是 。
CPCPCPA ．B ．C ．D ．图T4.78．电路如图T4.8所示。
输出端Q 所得波形的频率为CP 信号二分频的电路为。
1A ．B ．C ．D ．图T4.89．将D 触发器改造成TTQ图T4.9A ．或非门B ．与非门C ．异或门D ．同或门 10．触发器异步输入端的作用是。
A ．清0B ．置1C ．接收时钟脉冲D ．清0或置1 11．米里型时序逻辑电路的输出是。
A ．只与输入有关B．只与电路当前状态有关C．与输入和电路当前状态均有关D．与输入和电路当前状态均无关12．摩尔型时序逻辑电路的输出是。
A．只与输入有关B．只与电路当前状态有关C．与输入和电路当前状态均有关D．与输入和电路当前状态均无关13．用n只触发器组成计数器，其最大计数模为。
A．n B．2n C．n2D．2 n14．一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为：A．01011B．01100C．01010D．00111图T4.1516．电路如图T4.16所示，假设电路中各触发器的当前状态Q2Q1Q0为100，请问在时钟作用下，触发器下一状态Q2 Q1 Q0为。
同步十进制计数器
同步十进制加法计数器一实验目的（1）学会Pspice软件的使用，会用Pspice软件对电路进行仿真。
（2）掌握时序电路的设计方法。
（3）提高分析、动手解决实际问题的能力。
二实验环境（1）软件环境：WindowsXP操作系统，Pspice软件。
（2）硬件环境：Pentium 以上的计算机。
（3）JK触发器4片、双输入单输出与门芯片4片、三输入单输出芯片1片、时钟信号源2个、高电平信号1个。
三实验原理同步时序电路的设计过程可由图1-1描述。
首先将实际逻辑问题进行抽象——确定输入、输出变量及电路的状态数，对变量逻辑赋值，对状态编号，从而得到一个反应时序问题的状态装换图。
去掉重复状态（若有重复的话），且对状态编码，则得到状态转换图的最简形式。
对图化简得到电路的状态方程与输出方程，选定触发器类型后，则有状态方程求出驱动方程。
最后根据驱动与输出方程画出逻辑原理图、实验电路图。
根据实验电路图连线、调试并验证电路功能。
检查电路能否自启动，若不能则应修改设计或预置初值解决。
确定触发器类型检查自启动图1-1 时序电路的设计过程四实验内容与步骤1、根据时间问题当数字每满十置零一次，根据BCD码原则需要用四位二进制来表示，因此，需要选择4个触发器，其状态表如表1-2所表示：表1-2同步十进制加法器状态表2、根据状态表画出的该计数器的状态图如下：图1-3 同步十进制计数器状态图3、确定状态方程：本实验中选择使用JK触发器，其特性方才为Q n+1=J Q n+K Q n ,由于所设计电路为同步时序电路，故其时钟方程为：CP0=CP1=CP2=CP3=CP由于电路的进位输出和次态Q3n+1Q2n+1Q1n+1Q0n+1唯一取决于电路的现态Q3n Q2n Q1n Q0n 的取值，故可以根据表1-2画出表示进位输出函数和次态函数的卡诺图，如图1-4所示。
由于计数器工作时不会出现1010、1011、1100、1101、1110和1111这六个状态，所以可以将Q3n Q2n Q1n Q0n、Q3n Q2n Q1n Q0n、Q3n Q Q n Q1n Q0n、Q3n Q2n Q1n Q0n 、Q3n Q2n Q1n Q0n 和Q3n Q2n Q1n Q0n这六个最小项作为随意项处理，在卡诺图中用“×”表示。
进制计数器
十进制计数器1二进制计数器具有电路结构简单、运算方便等特点，但是日常生活中我们所接触的大部分都是十进制数，特别是当二进制数的位数较多时，阅读非常困难，还有必要讨论十进制计数器。
在十进制计数体制中，每位数都可能是0，1，2，…，9十个数码中的任意一个，且“逢十进一”。
根据计数器的构成原理，必须由四个触发器的状态来表示一位十进制数的四位二进制编码。
而四位编码总共有十六个状态。
所以必须去掉其中的六个状态，至于去掉哪六个状态，可有不同的选择。
这里考虑去掉1010～1111六个状态，即采用8421BCD码的编码方式来表示一位十进制数。
8421BCD码异步十进制加计数器: 用JK主从触发器组成的一位异步十进制加计数器如图8.5.1当第十个脉冲作用后，产生进位输出信号C0=Q3Q0。
(2)状态方程分析法: 首先列出各触发器驱动方程：?触发器在异步工作时，若有CP触发沿输入，其状态由特征方程确定，否则维持原态不变。
这时触发器的特征方程可变为Qn+1=(JQn+KQn)CP↓+QnCP↓，其中CP↓＝1表示有CP触发沿加入，CP＝0表示没有CP触发沿加入。
所以可以写出以下状态方程：?根据以上状态方程，即可列出计数器的状态转移表，如表8.5.1所示。
表异步十进制加计数器的状态转移表?以上两种方法均表明该逻辑电路具有8421码异步十进制递增计数的功能。
8421码同步十进制加计数器: 1.电路结构如图8.5.2所示，由四个主从JK触发器组成，各触发器共用同一个计数脉冲，是同步时序逻辑电路。
2.工作原理: 各触发器方程：由于各触发器共用同一个时钟脉冲，故上式中的CP↓可忽略不写。
(3)列状态转移表设计数器状态为Q3Q2Q1Q0＝0000，根据状态方程可列出状态转移真值表，该表与表8.5.1相同（不包括CP部分）。
所以该电路是8421码十进制递增计数器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《基于5221BCD码的十进制同步递增计数器》课程设计报告
专业：电子信息工程
班级：电信0803班（自动化）
姓名：刘云武
指导教师：彭琼
二010 年 6 月28 日
目录
1课程课程设计目的 (1)
2课程设计题目描述和要求 (1)
3课程课程设计内容 (1)
4总结 (6)
参考书目 (7)
1.课程设计目的
1.熟悉计数器工作原理和不同的码制的计数器原理；
2.掌握计数器的设计方法。
3.培养学生综合分析问题、发现问题和解决问题的能力
2.课程设计题目描述和要求
题目描述
采用小规模数字集成电路，设计一个基于5221BCD码的十进制同步递增计数器。
系统图如下:
LED指示
设计要求
1.电路设计要简单，译码显示器不需要做出实物，只要理论设计。
2.必须按指定触发器设计，不能由其它触发器转换。
3.必须采用指定的元器件设计电路。
4.计数器与译码显示器之间必须用4个LED指示计数的二进制编码值。
5.理论设计中要将其扩展成4位十进制。
3.课程设计内容
3.1根据要求列真值表和状态图
基于2421BCD码的十进制同步递增计数器有十个有效状态，其真值表如表1所示，采用时钟脉冲下降沿触发，所以在第9个时钟脉冲到来时，进位为1，当第10个时钟脉冲到来时，进位为0，出现下降沿，从而产生进位。
表1 真值表
状态图：
/C O
图1
3.2根据真值表画进位卡诺图，求进位方程。
图1是根据真值表得出的进位卡诺图，其中编码“0101”、“0111”、“0110”、“1000”、“1001”、和“1010”是无效状态，定为任意态。
当状态为“1110”时，进位为“1”，其它为“0”。
图1 进位卡诺图
由进位卡诺图可得到最简的进位方程。
图2中所画的包围圈得到式（1—1）
C 0 = Q 3 Q 1 （1—1）
3.3根据状态图画次态卡诺图，求次态方程。
先根据状态图填写次态卡诺图，如图2所示。
图2 次态卡诺图
当现态00000123=n
n n n Q Q Q Q 时，由状态图可知其次态000110111213
=++++n n n n Q Q Q Q ，所以在次态卡诺图的左上角方格填“0001”。
为了能由次态卡诺图直观的得到次态方程，将次态卡诺图分成四个小的卡诺图
图3 1
3+n Q 的次态卡诺图 图4 12+n Q 的次态卡诺图
图5 11+n Q 的次态卡诺图 图6 1
0+n Q 的次态卡诺图
由3Q 的次态卡诺图4.10，可得3Q 的次态方程（1—2）：
n n n n
n Q Q Q Q Q 133213+=+ （1—2）
由2Q 的次态卡诺图4.11，可得2Q 的次态方程（1—3）：
n
n n n n n n Q Q Q Q Q Q Q 0
3120112++=+ （1—3） 由1Q 的次态卡诺图4.12，可得1Q 的次态方程（1—4）：
n
n n n n n n Q Q Q Q Q Q Q 2
1032011++=+ （1—4） 由0Q 的次态卡诺图4.13，可得0Q 的次态方程（1—5）：
n
n n n n Q Q Q Q Q 0
20110+=+ （1—5）
3.4检验系统能否自启动。
由次态方程，可直接画出包括无效状态的完整状态图
图7-完整状态图
由上图可知，各个无效状态在经过一次或几次转换都能进入有效循环，基于5221BCD 码的十进制同步递增计数器具有自启动的特性。
3.5确定触发器类型和数目
根据要求的进制数N （10=N ）来选择触发器的数目k ，由N k >2可知，至少要求4=k ，所以确定选用4个D 触发器。
表2是D 触发器的激励表。
表2-D 触发器的激励表
由表2可知，当需要D 触发器从0翻转到0状态时，在有效的时钟脉冲触发下，要求D=0；当需要D 触发器从0翻转到1状态时，在有效的时钟脉冲触发下，要求D=1；当需要D 触发器从1翻转到0状态时，在有效的时钟脉冲触发下，要求D=0；当需要D 触发器从1翻转到1状态时，在有效的时钟脉冲触
发下，要求D=1。
3.6根据次态卡诺图和D 触发器的激励表填激励卡诺图，求激励方程。
根据D 触发器的逻辑功能，可得D 触发器的特性方程
1+n Q =D （1—6）
因此，得各D 触发器的激励方程
n n n n
Q Q Q Q 13323D += （1—7） n
n n n n n Q Q Q Q Q Q 0312012D ++= （1—8） n
n n n n n Q Q Q Q Q Q 2103201D ++= （1—9） n
n n n Q Q Q Q 0
2010D += （1—10）
3.7根据激励方程和输出方程画出逻辑电路图
图8-逻辑电路图
4.总结
一周的课程设计实践，让我们感触颇多，这是我们自身动手能力的一次历练，也让我们明白努力才有收获，尤其培养了我们的团队合作精神，这也是我们在以
后的学习和工作中不可或缺的能力。
从开始设计到最终完成过程中，不可避免地遇到了不少问题，在开始的理论分析设计阶段，我们组员分块负责，各自完成相应任务，再共同整合核查，完成了初步的设计，接下来就是比较麻烦的电路板排版和接线焊接问题，初次使用电烙铁，紧张又兴奋，握着电烙铁的手也直发抖。
焊接是个细致活，焊多了不美观，少了线路没连通。
当将焊好的电路板摆在面前时，才感觉到学到的东西有实际的应用，也了解到只有书本知识在现实生活中是远远不够的，只有将实践与理论相结合才能算是真正的掌握知识，一次动手远胜于十次理论。
我也从中体会到，做事达到目标固然重要，同样的尝试着解决过程中遇到的各种问题也会让我们获益匪浅，每一次实践其实都可以让人学到很多知识。
适时地去总结，就会积累成宝贵的经验。
此次的课程设计，也让我对本专业有了一个更深的了解，在平时的生活中将更多的理论应用于实践，我想，只要我们持之以恒，戒骄戒躁，一定能学到更多的知识。
参考书目：
［1］陈明义，电工电子实验教程，长沙，中南大学出版社，2007年
［2］彭介华，电子技术课程设计指导.北京，高等教育出版社，1997年
［3］邱关源，电路，北京，高等教育出版社，2007年
［4］康华光，电子技术基础，北京，高等教育出版社，2007年。