改进的多路基-2 4 FFT处理器设计
快速傅里叶变换FFT的FPGA设计与实现--电科1704 郭衡
快速傅里叶变换FFT的FPGA设计与实现学生姓名郭衡班级电科1704学号17419002064指导教师谭会生成绩2020年5 月20 日快速傅里叶变换FFT 的设计与实现一、研究项目概述非周期性连续时间信号x(t)的傅里叶变换可以表示为：=)(ϖX dt tj et x ⎰∞∞--1)(ϖ，式中计算出来的是信号x(t)的连续频谱。
但是，在实际的控制系统中能够式中计算出来的是信号x(t)的连续频谱。
但是，在实际的控制系统中能够算信号x(t)的频谱。
有限长离散信号x(n)，n=0，1，…，N-1的DFT 定义为：∑-=-=-==102,1.....10)()(N n Nj N knNeW N k W n x K X π、、。
可以看出，DFT 需要计算大约N2次乘法和N2次加法。
当N 较大时，这个计算量是很大的。
利用WN 的对称性和周期性，将N 点DFT 分解为两个N ／2点的DFT ，这样两个N ／2点DFT 总的计算量只是原来的一半，即(N ／2)2+(N ／2)2=N2／2，这样可以继续分解下去，将N ／2再分解为N ／4点DFT 等。
对于N=2m 点的DFT 都可以分解为2点的DFT ，这样其计算量可以减少为(N ／2)log2N 次乘法和Nlog2N 次加法。
图1为FFT 与DFT-所需运算量与计算点数的关系曲线。
由图可以明显看出FFT 算法的优越性。
图1 FFT 与DFT 所需乘法次数比较X[1]将x(n)分解为偶数与奇数的两个序列之和，即x(n)=x1(n)+x2(n)。
x1(n)和x2(n)的长度都是N ／2，x1(n)是偶数序列，x2(n)是奇数序列，则∑∑=--=-=+2)12(1202)1.....,0()(2)(1)(N n kn N N n km N N k W n x W n x K X所以)1...,0()(2)(1)(1222120-=+=∑∑-=-=N k W n x W W n x K X N n km N k N km N Nn由于kmN N jkm Njkm NW eeW2/2/2222===--ππ，则)1.....,0)((2)(1)(2)(1)(122/1202/-=+=+=∑∑-=-=N k k X W k X W n x W W n x K X kN N n km N k N Nn kn N其中X1(k)和X2(k)分别为x1(n)和x2(n)的N ／2点DFT 。
基于FPGA架构的可变点FFT处理器设计与实现
基于FPGA架构的可变点FFT处理器设计与实现才华;陈广秋;刘广文;耿振野;杜兆圣【摘要】通过对传统的基-4快速Fourier变换(FFT)算法进行优化,降低基-4算法的复杂度,使其具有基-2算法的蝶形结构.采用优化后的基-4/2混合基算法及流水线基-22单路延时反馈(R22 SDF)结构设计可变点FFT处理器,并对输出结果进行功能和信号仿真验证.结果表明,该处理器的有效性和执行效率均表现良好.%The complexity of radix-4 algorithm was reduced by optimizing the traditional radix-4 fast Fourier transform (FFT) algorithm ,which retained the butterfly structure of radix-2 algorithm .The optimized mixed radix-4/2 and pipeline radix-22 single-path delay feedback (R22 SDF) structure were adopted to design the variable points FFT processor ,and the output results were verified by the function and signal simulation .The results show that the FFT processor is excellent in validity and efficiency .【期刊名称】《吉林大学学报（理学版）》【年(卷),期】2018(056)001【总页数】8页(P151-158)【关键词】正交频分多址技术;快速Fourier变换;蝶形运算;流水线;基-22单路延时反馈【作者】才华;陈广秋;刘广文;耿振野;杜兆圣【作者单位】长春理工大学电子信息工程学院 ,长春130022;长春理工大学电子信息工程学院 ,长春130022;长春理工大学电子信息工程学院 ,长春130022;长春理工大学电子信息工程学院 ,长春130022;长春理工大学电子信息工程学院 ,长春130022【正文语种】中文【中图分类】TN47快速Fourier变换(FFT)作为一种有效计算离散Fourier变换(DFT)的方法, 在通信、滤波及数字谱分析等领域应用广泛. 利用现场可编程门阵列(FPGA)可设计FFT处理器的硬件架构[1].随着FFT算法的不断完善, 在基-2FFT算法[2]的基础上, 文献[3-6]又提出了基-4、基-8和基-16固定基以及分裂基等算法. 随着基数r的增加, 算法分解级数逐渐减少, 所需运算量(乘法和加法)也逐渐减少, 但其算法控制的复杂度增大. 由于可实现的点数受到限制, 因此需引进混合基算法兼顾FFT的运算量和复杂度[7].常用的FFT处理器硬件结构有4种[8]：顺序结构、流水线结构、并行结构和阵列结构. 其中顺序结构运算速度慢, 实时性差；流水线结构比顺序结构的运算速度提高了logrN倍(其中： N为序列点数； r为基数), 所需的硬件资源有所增加；阵列结构的运算速度最快, 但所需硬件资源和功耗也最大. 由于流水线结构包含多个独立的蝶形运算单元, 每个单元负责一级蝶形运算, 各级蝶形运算单元间采用流水线方式进行工作, 通过增减结构中蝶形运算单元可实现不同点数序列的FFT, 此外流水线结构还具有芯片面积小、功耗低以及高数据吞吐量等优点, 因此可采用流水线结构处理硬件资源与处理速度间的关系.正交频分多址技术(OFDMA)是基于正交频分复用技术(OFDM)的新一代无线接入技术, 在IEEE802.16e物理层标准中, 不同带宽的OFDMA系统采用的FFT点数不同, 如3 M带宽采用256点, 10 M带宽采用1 024点, 20 M带宽采用2 048点等[9-10]. 本文利用FPGA硬件架构, 采用优化的基-4/2混合基分解算法及流水线硬件结构实现可变点FFT处理器的设计, 并将其应用于OFMDA系统中.1 按频率抽取基-2/4混合基算法原理1.1 按频率抽取基-2FFT算法原理设序列点数N=2L(L为整数), 按频率抽取(DIF)基-2FFT算法将输入x(n)按n的顺序分为前后两部分, 将结果X(k)按k的奇偶进行分组[11-12]. 其中(1)按k的奇偶性, 将X(k)划分为(2)图1 DIF基-2蝶形运算单元Fig.1 Radix-2 DIF butterfly operation unit由式(2)可得DIF基-2蝶形运算单元, 如图1所示.1.2 按频率抽取基-4FFT算法原理设序列点数N=4L(L为整数), DIF基-4FFT算法将输入x(n)按n的顺序分为前后4组, 将运算结果X(k)按k=4r, k=4r+1, k=4r+2和进行分组. 其中(3)对X(k)进行分组(4)由式(4)可得DIF基-4蝶形运算单元, 如图2所示. 由图2可见, 基-4比基-2蝶形运算复杂, 结构差别较大, 规律性较差, 不适合硬件实现混合基运算, 因此需对上述算法进行优化. 将式(4)中的序列重新分组, 可得优化的DIF基-4FFT算法为(5)由式(5)可得优化后的DIF基-4蝶形计算单元, 如图3所示.图2 传统DIF基-4蝶形运算单元Fig.2 Traditional radix-4 DIF butterfly operation unit图3 优化后的DIF基-4蝶形运算单元Fig.3 Optimized radix-4 DIF butterfly operation unit通过计算可知, 优化后的DIF基-4蝶形运算比传统的DIF基-4蝶形运算可减少4个复数加法运算, 其结构与DIF基-2蝶形结构相同, 信号流图具有较强的规律性, 适合硬件实现混合基运算. 图4为优化后N=16的DIF基-4FFT流图.图4 优化后的DIF基-4FFT流图(N=16)Fig.4 Flow graph of optimized radix-4 DIF FFT (N=16)由图4可见, 优化后DIF基-4FFT与DIF基-2FFT的各级流图在结构形式上一致, 仅旋转因子不同.2 混合基FFT算法原理N点DFT的计算表达式为(6)其中N=r1r2…rL为复合数, 按整数的多基多进制表示形式, 式(6)中的n和k可分别表示为(7)其中: ni=0,1,…,rL-i-1; ki=0,1,…,ri+1-1, i=0,1,…,L-1. 将式(7)中n和k的值代入式(6)可得(8)由式(8)可知, 当满足r1=r2=…=rL-1=rc时, 可将N点DFT分解为(L-1)个基-rcFFT及一个基-rLFFT级联的形式, 从而缩短完成DFT运算所需时间, 并解决基-rcFFT算法无法实现rc非整数次幂DFT算法的问题, 因此本文提出的可变点FFT 算法可将DIF基-4和基-2进行级联计算, 且优化后的DIF基-4与基-2算法具有相同蝶形单元结构, 更适合硬件实现混合基运算[13-14].3 可变点FFT处理器的硬件架构设计及仿真和验证3.1 FFT处理器流水线结构基-2或基-4FFT处理器主要有4种流水线结构[15-16], 分别为基-2多路延时转换(R2MDC)结构、基-2单路延时反馈(R2SDF)结构、基-4单路延时反馈(R4SDF)结构与基4多路延时转换(R4MDC)结构. R2SDF和R4SDF比R2MDC和R4MDC 能更有效利用存储器, R4SDF比R2SDF能更有效利用乘法器, 但R2SDF比R4SDF具有更简单的蝶形结构及更低的控制复杂度. 在混合基算法中, 基-2FFT流水线结构采用R2SDF结构, 优化后的基-4FFT流水线结构采用改进的R2SDF结构, 称为基-22单路延时反馈(R22SDF)结构. 以16点FFT为例, R2SDF结构如图5所示.图5 R2SDF结构(N=16)Fig.5 Structure of R2SDF (N=16)首先将输入数据分成上下两部分, 上半部分数据串行输入第一级延时缓存器中, 下半部分第一个数据与缓存单元中的第一个数据送入第一级基-2蝶形单元(数据点间距为N/2)进行运算, 将二者之和送到下一级运算单元, 二者之差送到本级的延时缓存器中, 覆盖第一个数据, 对所有数据依次进行上述处理, 可得第一级蝶形运算的全部结果, 结果的上半部分依次送入下一级继续计算, 下半部分依次存入本级的延时缓存单元；对进入第二级基-2蝶形运算单元的数据也分为上下两部分, 上半部分数据串行输入第二级延时缓存器中, 下半部分第一个数据与缓存单元中的第一个数据送入第二级基-2蝶形单元进行运算(数据点间距为N/4), 各级基-2蝶形运算单元均采用相同的处理机制, 从而保证各级数据流的连续性, 最后得到计算结果.由图1和图2可知, 优化后的基-4蝶形单元与基-2蝶形单元具有相同结构, 仅在BF2Ⅰ阶段需乘以一个-j, 对R2SDF结构进行改进得到优化后的基-4FFT流水线单路延时反馈结构, 其数据流的计算过程与R2SDF结构相同, 如图6所示.图6 R22SDF结构(N=256)Fig.6 Structure of R22SDF (N=256)在图6的BF2Ⅰ单元中, t为控制输出与-j相乘的时钟, 可实现实部与虚部位置互换. 不同流水线结构所需硬件资源及控制复杂性的比较列于表1. 由表1可见, R22SDF 流水线结构在乘法器和存储器所需数量均最少, 因此本文采用R22SDF结构.表1 不同流水线结构所需硬件资源及控制复杂性的比较Table 1 Comparisons of hardware requirement and control complexity in different pipeline structures结构乘法器加法器存储器控制复杂性R2MDC2(log4N-1)4log4N3N/2-2简单R2SDF2(log4N-1)4log4NN-1简单R4SDFlog4N-18log4NN-1中等R4MDC3(log4N-1)8log4N5N/2-4简单R22SDClog4N-14log4NN-1简单3.2 可变点FFT处理器的硬件架构设计采用基-4/2混合基算法和流水线R22SDF结构设计可变点FFT处理器的硬件架构, 如图7所示. 由图7可见, 可通过增减蝶形单元实现不同点数的FFT, 从而实现OFDMA系统的核心功能. 各级运算模块结构类似, 均包括控制单元、蝶形运算数据存储单元、旋转因子存储单元、复数乘法运算单元和蝶形运算单元五部分. 其中蝶形运算单元为核心部分, 该单元完成BF2,BF2Ⅰ和BF2Ⅱ的复数加法运算, 其运算单元结构如图8所示.3.3 功能仿真验证采用Matlab软件产生一个64=43点的序列, 作为仿真软件Modelsim和FFT处理器的输入, Modelsim仿真结果如图9(A)所示, 通过Quartus中的Signaltap逻辑分析仪采样得到FFT处理器运行结果, 如图9(B)所示. 由图9可见, (A)和(B)的结果一致, 表明设计的FFT处理器各功能模块及整个系统满足设计要求, 功能与时序正确.图7 可变点FFT处理器的硬件架构Fig.7 Hardware architecture of variable points FFT processor图8 BF2Ⅰ(A)和BF2/BF2Ⅱ(B)的运算单元结构Fig.8 Operation unit structure of BF2Ⅰ (A) and BF2/BF2Ⅱ (B)图9 Modelsim仿真结果(A)与FFT处理器运行结果(B)Fig.9 Simulation results of modelsim (A) and operation results of FFT processor (B)3.4 信号仿真验证利用Matlab软件对正弦波和锯齿波进行采样, 得到输入序列, 将FFT处理器运算结果通过Matlab做ifft和生成频谱, 并与Matlab中fft( )函数产生的频谱进行比较.3.4.1 正弦波信号仿真利用Matlab函数产生一组1 024=45点正弦波序列点, 信号的采样频率为500 Hz, 为显示方便, 幅值放大104倍.x(t)=sin(2π×10×t).(10)通过Matlab中fft( )函数产生的频谱和FFT处理器运行结果如图10所示. 由图10可见, FFT处理器输出的结果通过函数ifft( )得到的时域信号与输入正弦波信号相同, 输出的频谱与Matlab所得频谱一致, 时域误差与频域误差极小.(A) 正弦信号时域信号(N=1 024); (B) 利用IFFT得到的时域信号; (C) 时域信号误差;(D) Matlab FFT运算结果; (E) 本文FFT运算结果; (F) 频域信号误差.图10 1024点正弦波运算结果Fig.10 Operation results for 1 024 points sine wave 3.4.2 锯齿波信号仿真与验证利用Matlab软件产生一组2 048=2×45点锯齿波序列点, 作为输入信号, 信号的采样频率为50 Hz, 为显示方便, 幅值放大104倍, 通过Matlab中fft( )函数产生的频谱和FFT处理器运行结果如图11所示. 由图11可见, FFT处理器输出的结果通过函数ifft( )得到的时域信号与输入三角波信号相同, 输出的频谱数据与Matlab所得频谱一致, 时域误差与频域误差较小.(A) 锯齿波信号时域信号(N=2 048); (B) 通过IFFT得到的时域信号; (C) 时域信号误差;(D) Matlab FFT运算结果; (E) 本文FFT运算结果; (F) 频域信号误差.图11 2 048点锯齿波信号运算结果Fig.11 Operation results for 2 048 points sawtooth wave综上, 本文设计了一种基于FPGA的可变点FFT处理器, 采用DIF基-4/2混合基算法, 通过优化使得基-4算法流图中具有基-2蝶形结构, 有效减少了蝶形迭代的次数, 降低了运算的复杂度, 采用流水线R22SDF结构, 可减少所需存储器和乘法器的数量, 提高各级间的运算速度, 每级蝶形运算可在部分数据完成计算和存储后即开始新一级运算, 实现多级运算交叉进行, 进一步提高了FFT运算速度, 降低控制难度. 最后通过实验对FFT处理器进行功能和信号的仿真验证, 实验结果表明, FFT处理器的有效性和执行效率均满足OFDMA系统应用的需求.参考文献【相关文献】[1] CHEN Jiyang, LEI Yuanwu, PENG Yuanxi, et al. Configurable Floating-Point FFT Accelerator on FPGA Based Multiple-Rotation CORDIC [J]. Chinese Journal of Electronics, 2016, 25(6): 1063-1070.[2] 刘宝军, 王中训, 钟强, 等. 基于FPGA的FFT算法设计与实现 [J]. 光电技术应用, 2016, 31(3): 46-49. (LIU Baojun, WANG Zhongxun, ZHONG Qiang, et al. Design and Implementation of FFT Algorithm Based on FPGA [J]. Electro-Optic Technology Application, 2016, 31(3): 46-49.)[3] Prabhu E, Mangalam H, Karthick S. Design of Area and Power Efficient Radix-4 DIT FFT Butterfly Unit Using Floating Point Fused Arithmetic [J]. Journal of Central South University, 2016, 23(7): 1669-1681.[4] 樊恩辰, 姚馨, 何书专, 等. 基于SystemC的可配置FFT周期精确模型 [J]. 微电子学与计算机, 2014, 31(11): 83-87. (FAN Enchen, YAO Xin, HE Shuzhuan, et al. Cycle-Accurate Configurable FFT Modeling with System C [J]. Microelectronics & Computer, 2014, 31(11): 83-87.)[5] Huang S J, Chen S G. A High-Throughput Radix-16 FFT Processor with Parallel and Normal Input/Output Ordering for IEEE 802.15.3c Systems [J]. IEEE Transactions on Circuits & Systems Ⅰ: Regular Papers, 2012, 59(8): 1752-1765.[6] Joshi S P, Paily R. Distributed Arithmetic Based Split-Radix FFT [J]. Journal of Signal Processing Systems, 2014, 75(1): 85-92.[7] Kim E J, Lee J H, Sunwoo M H. Novel Shared Multiplier Scheduling Scheme for Area-Efficient FFT/IFFT Processors [J]. IEEE Transactions on Very Large Scale Integration Systems, 2015, 23(9): 1689-1699.[8] 王英喆, 杜蓉. 基于FPGA流水线结构并行FFT的设计与实现 [J]. 电子设计工程, 2015, 23(4): 47-50. (WANG Yingzhe, DU Rong. A Pipelining Architecture Design of Parallel FFT Based on FPGA [J]. Electronic Design Engineering, 2015, 23(4): 47-50.)[9] Harikrishna K, Rama R T, Labay V A. FPGA Implementation of FFT Algorithm for IEEE 802.16e (Mobile WiMAX) [J]. International Journal of Computer Theory and Engineering, 2011, 3(2): 197-203.[10] Yang K J, Tsai S H, Chuang G C H. MDC FFT/IFFT Processor with Variable Length for MIMO-OFDM Systems [J]. IEEE Transactions on Very Large Scale Integration Systems, 2013, 21(4): 720-731.[11] 许朋, 周立青, 刘宇航, 等. 基于FPGA的高性能浮点型FFT处理器设计 [J]. 武汉大学学报(工学版), 2015, 48(1): 120-124. (XU Peng, ZHOU Liqing, LIU Yuhang, et al. Design of a High-Performance Floating-Point Fast Fourier Transform Processor Based on FPGA [J]. Engineering Journal of Wuhan University, 2015, 48(1): 120-124.)[12] 苏斌, 刘畅, 潘志刚. 基于FPGA的高速浮点FFT/IFFT处理器设计与实现 [J]. 中国科学院大学学报, 2015, 32(2): 259-263. (SU Bin, LIU Chang, PAN Zhigang. Design and Implementation of High-Speed Floating Points FFT Processor Based on FPGA [J]. Journal of University of Chinese Academy of Sciences, 2015, 32(2): 259-263.)[13] 周景龙. 基于高速FFT结构的频域抗干扰算法的FPGA实现 [J]. 微电子学与计算机, 2014,31(5): 32-35. (ZHOU Jinglong. An FPGA Implementation of Frequency-Domain Anti-jamming Algorithm Based on a Structure of High-Speed FFT [J]. Microelectronics & Computer, 2014, 31(5): 32-35.)[14] Lakshmi D V V, Satya N C, Anil K R. Butterfly Design for RADIX-4K DIF FFT [J]. International Journal of Research in Computer and Communication Technology, 2014,3(10): 1348-1353.[15] WANG Zeke, LIU Xue, HE Bingsheng, et al. A Combined SDC-SDF Architecture for Normal I/O Pipelined Radix-2 FFT [J]. IEEE Transactions on Very Large Scale Integration Systems, 2015, 23(5): 973-977.[16] 王天. 基于混合基算法的快速傅立叶变换和反变换在VDSL2中的应用与实现 [D]. 西安：西安电子科技大学, 2009. (WANG Tian. Application and Implementation of FFT/IFFT Based on Mixed Radix in VDSL2 System [D]. Xi’an: Xidian University, 2009.)。
基于CORDIC算法的基4DIT-FFT处理器的设计
基于CORDIC算法的基4DIT-FFT处理器的设计李晓彤;李欣【摘要】随着海洋开发和信息产业的发展,高速、大容量、高可靠性的水声通信系统成为研究热点.论述了一种用于水声通信系统中的基4DIT-FFT处理器的设计.该设计利用CORDIC算法优化蝶形运算单元,将复数乘法转换为硬件易于实现的加、减、移位运算,并通过Matlab对伸缩系数与旋转系数进行预处理,大大加快了运算速度且降低了系统复杂性.在此基础上设计了一种1024点12位的基4DIT-FFT处理器.%With the development of ocean development and information industry,the high-speed,large-capacity and high-reliability underwater acoustic communication system becomes a research hotspot. The design of a radix-4 DIT-FFT processor used in underwater acoustic communication system is discussed. The CORDIC algorithm is utilized in the design to optimize the butterfly processing unit. The complex multiplication is converted into add,subtraction and shift operations easier to implement with hardware. The telescopic coefficient and rotary coefficient are preprocessed with Matlab to accelerate the computing speed greatly and reduce system complexity. On this basis,a radix-4 DIT-FFT processor with 1024 points and 12 bits was designed.【期刊名称】《现代电子技术》【年(卷),期】2016(039)021【总页数】4页(P95-98)【关键词】CORDIC算法;基4DIT-FFT;蝶形运算单元;流水线结构【作者】李晓彤;李欣【作者单位】中国海洋大学信息科学与工程学院,山东青岛 266100;中国海洋大学信息科学与工程学院,山东青岛 266100【正文语种】中文【中图分类】TN919-34海洋环境的复杂多变使得水声信道具有信道窄、多径干扰强、信号衰减严重、时-空-频变参信道的特点[1-2]，水声通信的发展也因此远远滞后于无线电通信。
基4FFT算法的FPGA实现
基4FFT算法的FPGA实现基4FFT算法是一种优化的快速傅里叶变换（Fast Fourier Transform, FFT）算法，它能有效地将长度为4的离散序列转换为其频域表示。
在FPGA上实现基4FFT算法可以提高傅里叶变换的计算速度和效率，适用于音频处理、无线通信、图像处理等领域。
FPGA（Field Programmable Gate Array）是一种可编程逻辑设备，其灵活性和高度并行的特性使其成为FFT算法的理想硬件实现平台。
下面将从优化策略、架构设计和性能分析三个方面来讨论FPGA上基4FFT算法的实现。
一、优化策略基于FPGA的FFT算法实现的优化策略包括算法优化和硬件优化两个方面。
1.算法优化：基4FFT算法的关键特性是将长度为4的序列分解为两个长度为2的序列，再进行运算。
通过在算法级别上进行优化，可以减小计算量和存储量。
例如，采用切比雪夫多项式代替蝶形运算，减少乘法操作。
此外，使用采样点的对称性和周期性，可以进一步简化计算过程。
2.硬件优化：在FPGA的架构设计方面，可以采用流水线化和并行计算的方法来提高计算效率。
流水线化可以将计算过程划分为多个阶段，实现多个计算阶段的并行化，从而提高吞吐量。
并行计算可以通过使用多个处理单元来同时执行多个计算操作，进一步增加计算能力。
二、架构设计基于FPGA的基4FFT算法实现的架构设计主要包括数据存储和运算单元的设计。
1. 数据存储：基于FPGA的FFT算法实现中，需要使用存储单元来存储输入序列和中间结果。
常用的存储单元包括FIFO（First-in-First-out）队列和RAM（Random Access Memory）。
存储单元的设计需要考虑读写速度和存储容量。
2.运算单元：基于FPGA的FFT算法实现中，需要设计运算单元来进行乘法和加法运算。
运算单元的设计需要考虑乘法器的使用，乘法操作是FFT计算的关键部分，可以采用片上乘法器和并行乘法器来提高计算速度。
[灵活配置为多点]基于FPGA的超高速FFT处理器的设计
![[灵活配置为多点]基于FPGA的超高速FFT处理器的设计](https://img.taocdn.com/s3/m/44e3810bde80d4d8d15a4fb9.png)
x (6)
x (1)
x (5 )
−1 −1− j −1
−1
X (2)
X (6 )
X (1)
n1k0 ' ' X 1' (k0' , n0 ) = ∑ x( n1' , n0 )W16
' ' ' n1 =0
15
−1 −1
X (5)
x (3)
x(7 )
X (3 ) X (7 )
−1
− j
−1
W83
' ' X2 ( k0 , k1' ) =
x (12 )
x (2 )
− 1 −j
2 16
−1
X (12) X (1) X (5)
x(9)
x (5)
W
− j
−1 −1 − 1 −j −1 −1 −1 − 1 −j −1
−1 −1 − 1 −j
X (9)
X (13)
X(2) X (6)
X (10) X (14)
x (13) x (1)
x (10 )
' k1' = 0,1, L15 ， n1 = 0,1,L15 ' ' k 0 = 0,1,L15 n0 = 0,1,L15
第一级
x (0)
第二级
X (0)
x(4 )
x (2)
−1
−1 −1
W81
− j
X (4)
15 ' ' ' ' ' n1 k0 n1 k0 n' k ' X 1 (k0 , n0 ) = ∑ ∑ x(n1' , n0 )W16 W256 W161 1 ' n1' =0 n0 =0
基于DC结构的基-2的64点FFT处理器的设计
基于DC 结构的基-2的64点FFT 处理器的设计（于春云 200810123021）摘要: 针对当前数字信号处理领域对快速傅里叶变换应用的广泛需求, 在对算法原理分析的基础上, 给出了64 点基—2按时间抽选FFT 处理器的实现方案; 并综合Xilinx x c3s1500系列芯片, 通过Mode lsim SE 6. 0对程序进行仿真。
实验结果表明, 该处理器功能实现正确, 并且具有较高的运算速度和精度。
关键词:快速傅里叶变换； 基—2；蝶形运算0 引言DFT 作为DSP 领域中时域和频域转换的基本运算，存在运算量太大的缺点，导致其应用受到局限。
DFT 快速算法FFT 的提出，简化了DFT 的运算过程，使其在实时信号处理领域中得到广泛应用。
FFT 实现的方法包括软件实现和硬件实现两种。
采用软件实现FFT 的方法存在计算慢，实现过程复杂等缺点，所以目前比较流行的方式是采用硬件实现FFT 。
硬件实现的具体方法可以分为ASIC 方法、FPGA 方法、 DSP 方法和通用处理机方法等。
FPGA 是20世纪80年代中期出现的一种新的电子设计自动化技术，具有集成度高，逻辑实现能力强，设计灵活等优势。
在FPGA 上实现数字信号处理，即用纯数字逻辑进行DSP 模块设计，为高速数字信号处理算法提供了实现途径。
在此，采用FPGA 方法设计64点FFT 处理器。
1 FFT 算法基本原理设x( n)为N 点有限长序列, 其DFT 为:（1）其中。
先设序列点数为N = 2L, L 为整数, 如不满足此条件可以加上若干零值点使之达到这一要求。
将N = 2L的序列x ( n) ( n= 0, 1, …, N-1)先按n 的奇偶分成两组，再利用系数的可约性和周期性，可以得到：X（2）64点FFT 运算的数据流图2 FFT 运算器设计2.1 系统的整体结构对于一个完整的FFT 运算单元而言，应该包括以下几个组成部分:全局控制单元：包括控制器和地址产生单元，用于调控整个FFT运算系统，生成蝶形运算单元以及其他子单元所需的地址，控制各子单元时序，保证其正常有序地工作；蝶形运算器单元：由蝶形运算器和旋转因子存储单元(ROM)组成，负责将送入的输入数据进行蝶形运算，是FFT运算器的核心单元；存储寄存器单元：采用两个RAM乒乓通信，通过通信接口单元接受总线控制信号，负责存储输入数据、中间数据和运算所得最终结果。
基于FPGA的1024点高性能FFT处理器的设计
基于FPGA的1024点高性能FFT处理器的设计钟冠文;卢亚伟;付欣玮;庞志勇;陈弟虎【期刊名称】《微计算机信息》【年(卷),期】2012(000)008【摘要】This paper presents optimized implementations of 16-bit 1024-point pipeline FFT processor with the R2ZSDF architecture on FPGA（Field-Programmable Gate Array）. To mprove the ability of FFT＇s processing data in real time, different optimization techniques were explored. With these techniques, our FFT processor has been realized on Virtex-E FPGA with operation frequency above 50MHz, pipeline, R2SDF architecture. Validation and performance evaluation results show that the FFT processor has higher performance.%为了提高FFT（Fast Fourier Transformation）处理数据的实时性,本文研究了16位1024点FFT并提出了几种有效的优化方案。
在Xilinx公司Virtex-E系列FPGA上实现了工作频率50MHz以上、流水线型、基22单路径反馈结构（R22SDF）FFT处理器。
仿真和性能评估结果表明本FFT处理器的有较高的性能。
【总页数】3页(P66-67,111)【作者】钟冠文;卢亚伟;付欣玮;庞志勇;陈弟虎【作者单位】中山大学物理科学与工程技术学院,广州510275;中山大学物理科学与工程技术学院,广州510275;中山大学物理科学与工程技术学院,广州510275;中山大学物理科学与工程技术学院,广州510275;中山大学物理科学与工程技术学院,广州510275【正文语种】中文【中图分类】TN911.72【相关文献】1.基于FPGA的高速浮点FFT/IFFT处理器设计与实现 [J], 苏斌;刘畅;潘志刚;2.一种基于FPGA的高性能FFT处理器设计 [J], 张傲华;张正鸿;尧德中3.基于FPGA的FFT处理器设计与实现 [J], 杜兆胜4.基于FPGA架构的可变点FFT处理器设计与实现 [J], 才华;陈广秋;刘广文;耿振野;杜兆圣5.基于FPGA的快速傅里叶变换FFT处理器设计 [J], 刘剑丽; 胡勤; 黄山; 刘欣雨因版权原因，仅展示原文概要，查看原文内容请购买。
一种高性能的基-4FFT蝶形运算单元
可 表示 为 ： ＝ ＋ｊ Ｂ Ａ ｘ ， ＝Ｙ ＋ｊ Ｃ ｒ， ＝Ｍ ＋ｊ ｕ， Ｄ ：ｚ ｚ 。 中 ： ＋ｊ 其
１ １ 蝶形运算单元结构设计 ． 基 ＿ ＦＴ ４ Ｆ ｒ中蝶形 运算单 元 的处理结 构见 图 １ 。
ｃ ）一ｊ Ｄ（ ） （ Ｉ ｊ ｝
Ｆｖ（ Ｆ 快速傅 里 叶变换 ） 为数 字信 号处 理领 域 的 ｒ 作
核心算法之一ｌ 。蝶形运算单元是 ＦＴ设计 的核心 】 ｊ Ｆ ｒ
单元 。本 文研究 基＿ Ｆ ４Ｆ Ｔ蝶 形运算 单元 芯片设计 。基 于 Ｔ ＭＣ 台湾集 成 电路 制造 公 司 ） ．８Ｉ Ｍ Ｓ标 Ｓ （ ０ １ ｍ Ｃ Ｏ ｘ 准单 元库 的半定 制 Ａ Ｉ（ ＳＣ 专用集 成 电路 ） 设计 ， 采用 自
（ 东南大 学射 频与 光 电集成 电路研 究所 ， 江苏省 南京 市 ２０９ ） １０ ６
摘 要 ： 于 Ｔ Ｍ （ 基 Ｓ Ｃ 台湾集成 电路 制造 公 司） ． ８ ｍ Ｃ Ｓ工 艺库 ， 计 了一种 高性 能 的基４ ０ １ ＭＯ 设
Ｆ （ 快速傅 里叶 变换 ） 形运 算单元 ， 蝶 并对 结构进行 了研 究和 改进 。结合 流水线技 术和 并行 结 构 的特 点 ， 用循 环序 列进行 时序控 制 ， ＩＥ ５ 利 对 Ｅ Ｅ７ ４单精 度 浮点数 构成 的复数进 行 处理 。相 对 于传 统 的基４ Ｆ ｒ蝶 形运算 单元 可以节 省 ７ ％ 的 乘法 器逻 辑资 源和 ７ ．％ 的加 法器逻 辑资 源。逻 辑综合 与版 图综 Ｆ ５ ２７
第３ ４卷第 ｌ 期 ２ ２０ ０ ８年 １ ２月
高速基-4FFT处理器的设计与实现
高速基-4FFT处理器的设计与实现
杜鹏程;张晓林;苏琳琳
【期刊名称】《遥测遥控》
【年(卷),期】2012(033)001
【摘要】针对卫星导航基带信号处理应用,基于FPGA技术实现基- 4FFT处理器,并对各功能单元进行分析.提出的FFT处理器采用流水型结构,输入单元采用乒乓操作,可实现数据连续输入；每级之间采用延迟整序输出,减少RAM资源的消耗并提高了速度；优化蝶形运算采用9个实数乘法器,减少了复数乘法单元的使用,旋转因子寻址方式更简单.实验结果表明,在100MHz时钟下,4096点的FFT转换时间仅为10.335μs,速度比Altera的FFT处理器IP核提高了60％.
【总页数】5页(P64-68)
【作者】杜鹏程;张晓林;苏琳琳
【作者单位】北京航空航天大学电子信息工程学院北京 100191;北京航空航天大学电子信息工程学院北京 100191;北京航空航天大学电子信息工程学院北京100191
【正文语种】中文
【中图分类】TN431.2
【相关文献】
1.一款基于MVR-CORDIC的高速64点基-4FFT处理器 [J], 侯卫华;郭晖;刘明峰;于宗光
2.基-2FFT和基-4FFT GPS信号快速捕获算法研究 [J], 杨勇;黄海生;李鑫;邢永强
3.基于CORDIC算法的高速基-4FFT处理器设计 [J], 张晓鹏;段哲民;彭彬;霍健
4.基于FPGA的高速基4FFT设计与实现 [J], 王金川;高强;高光辉
5.一种高性能的基-4FFT蝶形运算单元 [J], 陈媚媚;朱恩
因版权原因，仅展示原文概要，查看原文内容请购买。
IFFT处理器的设计与实现的开题报告
通用高速FFT/IFFT处理器的设计与实现的开题报告一、课题来源近年来，随着信号处理技术的不断发展和应用领域的扩大，高速傅里叶变换（FFT）和反变换（IFFT）已经在通信、图像处理、音频处理等多个领域得到了广泛应用。
在实际应用中，需要对信号进行实时处理，从而需要高效的FFT/IFFT算法和硬件实现方式。
因此，设计一种高效的FFT/IFFT处理器对于提高信号处理的效率具有重要意义。
二、选题意义FFT/IFFT是时域信号与频域信号之间转换的重要方法，广泛应用于信号处理、压缩编码、滤波、频谱估计等领域。
FFT/IFFT在通信领域中的典型应用是OFDM系统，其中FFT用于将时域信号转换为频域信号，使其能够通过多个子信道同时传送数据。
在图像处理和音频处理中，FFT/IFFT也广泛应用于数据压缩和信号滤波等领域。
因此，设计一种高效的FFT/IFFT处理器对于提高这些领域的处理效率具有重要意义。
三、研究目标本课题旨在设计一种高效率的FFT/IFFT处理器，具体目标如下：（1）实现256、512、1024等多种长度的FFT/IFFT算法；（2）设计一种可重配置的FFT/IFFT处理器，支持多种数据长度和处理频率；（3）考虑对FFT/IFFT处理器进行流水线设计，以提高处理速率和效率；（4）采用ASIC或FPGA实现FFT/IFFT处理器。
四、预期成果本课题预期实现一种高效的FFT/IFFT处理器，具体成果如下：（1）实现256、512、1024等多种长度的FFT/IFFT算法；（2）设计一种可重配置的FFT/IFFT处理器，支持多种数据长度和处理频率；（3）完成FFT/IFFT处理器的流水线设计，以提高处理速率和效率；（4）用ASIC或FPGA实现FFT/IFFT处理器，并进行仿真验证。
五、研究方法本课题的研究方法主要包括：（1）分析FFT/IFFT算法的理论基础，研究其计算复杂度和优化方法；（2）设计FFT/IFFT的处理器结构，包括数据通路、计算单元和控制逻辑；（3）进行FFT/IFFT的流水线设计，并优化性能；（4）采用ASIC或FPGA进行FFT/IFFT处理器的实现，并进行仿真验证。
基于FPGA的高速基4FFT设计与实现
基于FPGA的高速基4FFT设计与实现王金川;高强;高光辉【摘要】针对实时高速信号处理要求,设计并实现了一种基于FPGA的高速流水线结构的基4FFT处理器。
根据各种不同基算法的运算量、硬件面积和控制复杂度,选定按时间抽取的基4算法,同时采用单路延时反馈(Single-path Delay Feedback,SDF)流水线结构,提高了处理速度。
通过Verilog HDL语言进行模块化描述和验证,结果表明,该FFT处理器具有较高性能。
% A high-speed FFT processor based on FPGA is designed and realized to meet the demand of real time and high speed signal processing. Based on the analysis of the FFT algorithm, hardware area and complexity of control, the proposed processor adopts radix-4 DIT algorithm and a Single-path Delay Feedback (SDF) pipelined architecture, which speeds up the signal processing. The entire design is described, verified and implemented in Verilog HDL language. The results show that this FFT processor has higher performance.【期刊名称】《物联网技术》【年(卷),期】2012(000)007【总页数】4页(P38-40,44)【关键词】FFT;流水线;基4;蝶形运算【作者】王金川;高强;高光辉【作者单位】电子科技大学微电子与固体电子学院,四川成都 610054;电子科技大学微电子与固体电子学院,四川成都 610054;电子科技大学微电子与固体电子学院,四川成都 610054【正文语种】中文【中图分类】TN791快速傅里叶变换(Fast Fourier Transformation，FFT)作为时域和频域转化的基本运算，是数字谱分析的必要前提。
基-4FFT处理器的优化设计与应用
基-4FFT处理器的优化设计与应用
高博;尹若童;张乙海;宋紫祎
【期刊名称】《合肥工业大学学报:自然科学版》
【年(卷),期】2022(45)11
【摘要】快速傅里叶变换(fast Fourier transform,FFT)因其高效而广泛应用于信
号处理系统。
文章通过分析按时间抽取的基-4FFT算法,针对1024点设计了一款5级流水线型FFT处理器。
在处理器结构中每级内采用蝶形运算单元的分时复用方
法降低了硬件资源消耗;在5级连接结构设计中采用流水线技术提高算法处理速度。
该处理器采用现场可编程逻辑门阵列(field programmable gate array,FPGA)进
行验证,结果表明,在50 MHz的条件下,11.9μs即可完成1024点运算,通过光电容
积脉搏波检测应用验证了其正确性。
【总页数】6页(P1491-1496)
【作者】高博;尹若童;张乙海;宋紫祎
【作者单位】四川大学物理学院;四川大学吴玉章学院
【正文语种】中文
【中图分类】TN911.72
【相关文献】
1.高速基-4FFT处理器的设计与实现
2.基于CORDIC算法的高速基-4FFT处理器
设计3.面向图计算应用的处理器访存通路优化设计与实现4.重力方块码头后轨道
梁基桩的优化设计及应用5.凌华科技推出最新ATX工业规格主板IMB-M42H,优
化设计适用于工业自动化搭载第四代Intel~ Core^(TM)处理器,以及PCI Express与PCI插槽的最佳配置组合,提供高性价比机器视觉应用平台
因版权原因，仅展示原文概要，查看原文内容请购买。
多点数高精度低存储的FFT处理器设计_王祯
中图分类号:TN911 文献标识码:A 文章编号:1009-2552(2008)03-0034-04多点数高精度低存储的FFT处理器设计王 祯,韩泽耀(上海交通大学微电子学院,上海200240)摘 要:提出了一种新的基于基23算法单路径反馈流水线结构的FFT处理器。
通过对数据通路的动态调整,解除了变换点数必须是8的幂次的限制,可高效实现任意2n点的FFT IFFT变换。
并将自定义浮点格式引入流水线,同时在流水线输入端添加预处理单元,在不引入过多逻辑的情况下,有效的提高了FFT的变换精度,同时存储器的使用量降低10%。
关键词:快速傅里叶变换;流水线;多点数变换;动态配置;高精度Design of multi-point high-precision FFTprocessor with reduced memoryW ANG Zhen,HAN Ze-yao(School of Microelectronics,Shanghai Jiaoto ng University,Shanghai200240,C hina) Abstract:Two improvements ar e applied to radix23single-path delay feedback pipeline FFT pr ocessor.Data path are changed to enable the pipeline configurable so that the processor can adapt to any2n point FFT calculation.Custom floating format is applied to the pr ocessor.And the pre-proc ess unit is introduced without much logic added.The precision of the processor is improved.At the same time the memory requirement is reduced by10%.And consequently the ar ea and power are diminished.Key words:fast Fourier transfor m;pipeline;multi-point transform;configurable;high-precision0 引言快速傅里叶逆傅里叶变换(FFT IFFT)是数字信号处理领域中的基本变换,它广泛应用于各种不同领域[1]。
改进的多路基-24FFT处理器设计
改进的多路基-24FFT处理器设计汪文义;王琳凯;周金元;周晓方【期刊名称】《计算机工程》【年(卷),期】2011(037)007【摘要】给出一种改进的基-24频域抽取FFT算法,基于该算法和SDF结构,提出改进的多路基-24 FFT处理器结构,通过复用常复系数乘法器,减少硬件消耗并维持吞吐率不变.基于改进结构设计2路256点FFT处理器,在SMIC 0.13 μm 工艺综合、布局和布线后的版图核心面积为1.12 mm2,最高工作频率为100 MHz.%This paper proposes an improved radix-24 DIF Fast Fourier Transform(FFT) algorithm.On the basis of this algorithm and Single-path Delay Feedback(SDF) architecture, it proposes an improved multi-path radix-24 FFT processor architecture.It minimizes the number of general complex multiplier and the hardware cost can be reduced without sacrificing the throughout by sharing trivial complex multipliers.A two-path 256 points FFT processor adopting modified architecture is designed.The processor is synthesized, placed and routed using the SMlC 0.13 μm process with a layout core area of 1.12 mm2 and a max work frequency of 100 MHz.【总页数】3页(P262-264)【作者】汪文义;王琳凯;周金元;周晓方【作者单位】复旦大学专用集成电路与系统国家重点实验室,上海,201203;复旦大学专用集成电路与系统国家重点实验室,上海,201203;复旦大学专用集成电路与系统国家重点实验室,上海,201203;复旦大学专用集成电路与系统国家重点实验室,上海,201203【正文语种】中文【中图分类】TP303【相关文献】1.家用餐厨垃圾处理器搅拌装置的改进设计 [J], 甄洪锋;林宋;闫利强;任炜2.一种改进的高性能处理器网络子系统架构设计 [J], 李龙飞;史阳春;王剑峰;贺占庄3.数据处理器串行通信板的设计改进 [J], 党艳娜;高艳芳;韩亮;李少军4.高性能微处理器中一种改进的高扇入多米诺电路设计与实现(英文) [J], 冯超超;陈迅;衣晓飞;张民选5.一种基于CORDIC算法改进的高速低功耗DCT协处理器设计 [J], 黄新星;王小力因版权原因，仅展示原文概要，查看原文内容请购买。
基带处理器中多模块速傅里叶变换(FFT)加速器的研究与设计的开题报告
基带处理器中多模块速傅里叶变换(FFT)加速器的研究与设计的开题报告1. 研究背景和意义随着行业和技术的不断发展，移动通信网络的需求和规模越来越大，需要使用高效的基带信号处理器来实现快速和精确的计算。
基带处理器中的多模块速傅里叶变换(FFT)加速器是其中的重要组成部分，可以实现高速数字信号处理、信号采样、信道估计等功能。
针对目前基带处理器设计中的瓶颈和难点，本次研究将针对多模块FFT加速器的设计和优化展开深入的研究，旨在提高基带处理器的效率和性能，满足移动通信网络的需求，推动基带处理器技术的发展。
2. 研究目标和内容2.1 研究目标- 分析多模块FFT加速器的工作原理和特点，深入理解其在基带处理器中的作用；- 设计高效的基带处理器，提高处理速度和运算精度；- 优化多模块FFT加速器算法和架构，提高计算效率和节约功耗；- 验证设计方案的正确性和可行性，评估其性能和精度。
2.2 研究内容- 多模块FFT加速器的原理与设计：分析FFT算法的基本特性和多模块FFT加速器的架构原理，提取算法中的瓶颈，寻求其优化方案；- 多模块FFT加速器算法的优化策略：研究优化策略，如采用快速傅里叶变换(FFT)算法、位级别平移、低通滤波等方法，提高多模块FFT加速器的计算效率和节约功耗；- 多模块FFT加速器的设计与实现：设计多模块FFT加速器的硬件和软件，实现对基带处理器的加速功能；- 验证与分析：使用相应的软件和硬件测试平台，验证提出的设计方案的正确性和可行性，分析其性能和精度。
3. 研究方法和实验方案3.1 研究方法- 理论研究：深入学习与理解FFT算法、多模块FFT加速器的原理，分析其优化策略；- 系统设计：根据理论研究结果，设计基带处理器中的多模块FFT加速器的硬件和软件，同时实现其优化；- 数据分析：使用相应的软件和硬件测试平台，对提出的设计方案进行验证，并分析其性能和精度。
3.2 实验方案- 实验平台：使用Xilinx平台(FPGA)搭建实验测试环境，采用高性能计算机对多模块FFT加速器进行测试；- 实验方案：使用C代码、Verilog HDL等语言，对基带处理器中的多模块FFT加速器进行设计与实现，性能分析中采用MATLAB等工具进行仿真。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ｖｌ ＿７ Ｏ ３ １
Ｎ Ｏ７ ．
计
算
机Hale Waihona Puke 工程 ２ １ 年 ４月 ０１
Ａｐ ｌ ２ １ ｉ ｒ ０１
Ｃｏ ｐ ｔ ｒＥｎ ｉ ｅ ｒｎ ｍ ｕｅ ｇｎ ｅｉｇ
・ 工程 应用技 术与 实现 ・
文章编号： ００＿４ （ ｌ０— ｌ ２ ３ １０－ ２ ２ １ ７ Ｉ６ ＿３ ８ ０ ） ２ —０
对于 Ⅳ点 （ ＝ 为整 数 ） 列 （） Ｎ ２，， 序 ，其 Ｄ Ｔ定义 为 ： Ｆ
Ｖ ／
信号处理中的重要模块 ，但较高的计算复杂度使其在实际应 用 中受 到很 大 限 制 。基 ． Ｆ Ｔ 算 法 使 Ｄ Ｔ 的 计算 复 杂度 从 ２ Ｆ Ｆ
降 低 到（ ／） Ｎ， 且该 算 法 具 有 良好 的规整 性 ， 于 Ｖ Ｓ Ｎ２Ｉ 而 ｂ 便 Ｌ Ｉ
Ｄ０Ｉ １．９ ９ ｓ ． ０ 、４ ８２ １ ７０ ８ ： ３ ６／ｉ ｎ１ ０３２ ．０ ８ ０ ｊｓ ０ Ｉ０
１ 概 述
离 散傅 里 叶 变 换（ ｓｒｔ Ｆ ｕｉ ｒｎｆｒ Ｄ Ｔ是 数 字 Ｄｉ ｅｅ ｏ ｒ ｒ ａ ｓ ｍ， Ｆ ） ｃ ｅＴ ｏ
２ 改进 的基 － 频 域抽取 Ｆ Ｔ算法 ２ Ｆ
ｐ ｉ ｔ Ｆ ｒｐｒ ｃ ｓ ｏ ｄ ｐ ｉｇ ｍｏ ｉｉｄ ａ ｃ ｉｅ ｔ ｒ ｓｄ ｓｇ ｅ ． ｅ ｐ ｏ ｅ ｓ ｒｉ ｙ ｔ ｅ ｉ ｅ ． ｌ ｃ ｄ ａ ｄ ｒ ｕ ｅ ｓｎ ｈ Ｍ Ｉ ． ３ ｇｍ ｒ ｃ ｓ ｏ ｎ ｓＦ ｒ ｏ ｅ ｓ ｒａ ｏ ｔｎ ｄ ｆｅ ｒ ｈ ｔ ｃ ｕ ｅ ｉ ｅ ｉｎ ｄ Ｔｈ ｒ ｃ ｓ ｏ ｓ ｓ ｎ ｈ ｓｚ ｄ ｐ ａ ｅ ｎ ｏ ｔ ｄ ｕ ｉ ｇ ｔ ｅ Ｓ Ｃ ０ １ ｐｏｅｓ
关健诃 ：快速傅里 叶变换 ；单路延迟反馈 ； 流水线 ；基 ；乘法器复用 ２
Ｄｅ ｉ ｎ ｏ ｍ ｐｒ ｖ ｄ Ｍ ｕｌｉｐａ ｈ Ｒａ ｘ． ４ ｓｇ ｆＩ ｏ ｅ ｔ ｔ ｄｉ ２ ＦＦＴ ｏ ｅ ｓ ｒ Ｐｒ ｃ ｓ ｏ
Ⅵ ＮＧ ｅ ｙ ， ＡＮＧ ｎ ｋ ｉ ＺＨｏＵ ｉ － ｕ ｎ ＺＨＯＵ ａ － ｎ Ｗ ｎ－ ｉＷ Ｌｉ ・ ａ ， Ｊｎ ｙ ａ ， Ｘｉ ｏ ｆ ｇ ａ
文献 标识码： Ａ
中图分 类号： Ｐ０ Ｔ３３
改进 的 多路 基 ．４ Ｆ 处 理 器 设 计 ２ Ｔ Ｆ
汪 文 义 ，王 琳 凯 ，周 金 元 ，周 晓 方
（ 咀大学 专 用 集 成 电路 与系 统 国 家重 点 实 验 室 ，上 海 ２ １０ ） 复 ０ ２ ３
摘
要： 出一种改进 的基一 频域抽取 Ｆ 丁 给 ２ Ｆ 算法 ， 基于该 算法和 Ｓ Ｆ Ｄ 结构 ， 出改进的多路基一 Ｆ Ｔ处理器结构 ， 提 ２ Ｆ 通过复用常复系数乘
ｃ ｍｐｅ ｌｐ ｉ ｎ ｅｈ ｒ ｗ ｒ ｃ ｓ ｃ ｎｂ ｅ ｕ ｅ ｉ ｏ ｔ ａ ｒ ｉｉｇｔｅｔｒ ｕ ｈ ｕ ｂ ｈ ｒ ｇｔ ｖａ ｃ ｍｐｅ ｌｐｉｒ Ａ ｔ ｏ ｐ ｔ ５ ｏ ｌｘｍｕｔ ｌ ｒ ｄ ｔ ａｄ ａｅ ｏ ｔ ａ ｅｒｄ ｃ ｄ ｗ ｔ ｕ ｃｉ ｃｎ ｏ ｇ ｏ ｔ ｙｓ ａ ｉ ｉｉｌ ｏ ｌｘｍｕｔ ｌ ｓ — ａ ２ ６ ｉ ｅａ ｈ ｈ ｓ ｆ ｈ ｈ ｎ ｒ ｉ ｅ ｗ ｈ
ｗ ｉ ａ ｏ ｔ ｏ ｅ ａ ｅ ｆ １ １ ３ ｎ ａ ｒ ｒ ｑ ｅ ｃ ｆ １ ０ Ｍ Ｈ ｚ ｔ ａ ｌｙ ｕ ｒ ｒ ａｏ ２ ｎ １ ａ ｄ ａｍ ｘ ｗｏ ｋ ｆｅ ｕ ｎ ｙ ｏ ０ ｈ ｃ ｌ １ ．
［ ｙｗ ｒ ｓ Ｆ ｓＦ ｕｉ ｒｎｌｒ Ｆ Ｔ）Ｓｎ ｌ ｐ ｔ Ｄ ｌ ｅｄ ａｋＳ Ｆ： ｉｅｉｅ ｒｄｘ２： ｌｐｉｒｈｒ ｇ Ｋｅ ｏｄ ］ ａｔ ｏ ｒ ｒ ａｓ ｍ（Ｆ ； ｉｇｅ ａｈ ｅａ Ｆ ｅ ｂｃ（ Ｄ ）ｐｐ ｌ ；ａ ｉ一 ｍｕｔ ｌ ａｉ ｅＴ ｂ ｙ ｎ ｉ ｅｓ ｎ
（ ｔ ｔ ｙ Ｌ ｂ ｏ ＡＳ Ｃ ＆ Ｓ ｓｅ Ｆ ｄ ｎ Ｕｎ ｖ ｒ ｉ ， ｈ ｎ ｈ ｉ ０１ ０ ． ｉ ａ Ｓ ａｅ Ｋｅ ａ ｆ Ｉ ｙ ｔ ｍ、 ｕ ａ ｉ ｅ ｓｔ Ｓ ａ ｇ ａ ２ ３ Ｃｈ ｎ １ ｙ ２
［ ｂ ｔａｔ ｈｓ ａｅ ｒｐ ｓｓ ｎｉ ｒｖｄｒｄｘ２ ＤＩ ａｔ ｏ ｒ ｒ ｒｎｆｒ Ｆ Ｔ ａ ｏｉ ｍ． ｎｔｅｂ ｓ ｆｈｓａ ｏｉ ｍ ｎ ｉｇｅｐ ｔ Ａ ｓｒｃ］Ｔ ｉｐ ｐ ｒ ｏ ｏｅ ｐ ａ ｍｐｏ ｅ ａｉ一 ＦＦ ｓ Ｆ ｕｉ ａ ｓ ｍ（Ｆ ） ｌ ｒｈ Ｏ ｈ ａｉｏ ｉ ｌ ｒｈ ａｄＳｎ ｌ．ａｈ ｅＴ ｏ ｇ ｔ ｓ ｔ ｇ ｔ
法 器 ，减 少 硬件 消耗 并 维 持 吞 吐率 不变 。基于 改进 结 构 设 计 ２ ２ ６点 Ｆ Ｔ处理 器 ，在 Ｓ Ｃ０１ ｔ 工 艺 下 综合 、布 局 和 布线 后 的版 图 路 ５ Ｆ ＭＩ ． ｂ ｍ ３ 核 心面 积 为 １１ ，最 高工 作 频 率 为 １０ＭＨｚ ． ｍｍ ２ ０ 。
Ｄｅａ ｅ ｄ ａｋ（ＤＦ）ａｃ ｉ ｃｕ ｅ ｉ ｐｏ ｏ ｅ ｎ ｍｐｒｖ ｄ ｍｕ ｉｐ ｔ ａ ｘ２ ＦＦ ｐｏ ｅ ｓｒａｃ ｉ ｃｕ ｅ ｔｍｉ ｉ ｚ ｓｔｅ ｎ ｍｂ ｒｏ ｅ ｅａ ｌｙ Ｆ ｅ ｂ ｃ Ｓ ｒｈｔ ｔｒ ， ｔ ｒｐ ｓ ｓａ ｉ ｏ ｅ ｈ— ａｈ ｒｄｉ一 Ｔ ｒｃ ｓｏ ｒｈｔ ｔｒ Ｉ ｎｍｉｅ ｈ ｕ ｅ ｆｇ ｎ ｒｌ ｅ ｅ
Ｘ（ ＝ ∑ Ｎ ） （ ）
ｎ＝０