王海光数字电子技术基础 第7章 可编程逻辑器件

载了不同设计的同型号芯片，以及进行产品的质量跟踪等。
7.3 复杂可编程逻辑器件CPLD
随着数字电子系统功能日益复杂，规模迅速加大，GAL在集 成度和性能方面很快又难以满足要求，集成度高、功能更强大的 CPLD应运而生。为便于使用，如今的CPLD普遍集成了编程所需 的高压脉冲产生电路以及编程控制电路 ，成了在系统可编程 （ISP，In System Programmable）器件，编程时无须另外编 程器，也无须将器件从系统中拔出。
synac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmcsynac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmcsynac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmc需要说明的是结构控制字的内容无需设计人员逐位设定而是由eda设计开収工具软件根据用户的引脚安排以及要实现的电路功能自动生成于编程下载时自动写入芯片内部的
3
7.1 PLD中组合逻辑的基本结构
经前面的学习我们知道，由组合逻辑和存储单元可构建
所需的各种数字电路。其中存储单元可由触发器简单连接
构成，而组合逻辑的构成则千变万化。采用怎样的电路结 构使之能方便有效地连接各种逻辑门以实现所需组合逻辑， 是构建 PLD 必须解决的首要问题。作为一种批量生产的通 用器件， PLD 在器件结构的选择上须权衡多方面因素，目 前在组合逻辑资源的布局上主要采用以下两种结构：与或 阵列结构和查表（LUT，Look Up Table）结构。
图7.2.4 OLMC的5种电路结构组态简化电路（图中NC表示不连接）
7.2.2 输出逻辑宏单元OLMC
表7.2.1 OLMC 的5种电路结构组态 SYN 1 1 0 AC0 0 1 1 AC1（n） 1 0 1 1 0 工作模式 组合单向模式 组合双向模式 寄存器模式 电路结构组态 专用输入结构 专用输出结构 组合输入/输出结构 时序电路中的组合I/O结构 寄存器输出结构 简化电路图 图7.1.6（a） 图7.1.6（b） 图7.1.6（c） 图7.1.6（d） 图7.1.6（e）
由图7.2.3可见，SYN和AC0都只有1位，因此它们的取值组合将决 定整个芯片所有OLMC的工作模式（共有3种）。AC1（n）取值的不同， 将使指定编号（n）的OLMC具有不同的电路结构组态，它们之间的关 系如表7.2.1所示。各种电路结构组态的简化电路见图7.2.4。
7.2.2 输出逻辑宏单元OLMC
7.3.1 CPLD的基本结构
CPLD是在GAL结构的基础上扩展改进而成的阵列型高密度PLD（HDPLD， High Density PLD），其基本结构和GAL类似，但集成度大得多。为有效提 高资源利用率、降低功耗，CPLD集成度的提高并非简单地加大GAL的集成规 模，形成一个巨大的 GAL，而是分区扩展，片内如同包含很多个 GAL 。每个 “GAL”作为CPLD芯片中的一个可编程逻辑块，通过片内可编程互连资源和 I/O控制块连接构成待设计系统。尽管不同厂商生产的CPLD器件结构千差万 别，但主要都由上述的可编程逻辑块、可编程内部连线资源和I/O控制块三大 部分构成，其结构如图7.3.1所示。
前者实现的是组合逻辑，而后 者实现的是时序逻辑。当XOR （ n ）=1 时，经或门生成的与 或函数式经异或门后变成反函 数（此时异或门等效于一个非 门），而当XOR（n）=0时则 原与或函数式不发生变化（此 时异或门等效于一根短路线）。 当 SYN=0 时， CLK 与引脚 1 相 连， OE 与引脚 11 相连，芯片 可用于实现时序逻辑，否则它 们均断开，只能实现组合逻辑。
7.2 通用阵列逻辑GAL
GAL是1985年由美国Lattice公司率先在发展了原有各
种 SPLD 的优点、克服了它们的不足的基础上推出的最后
一种 SPLD 。它首次采用了 E2PROM 工艺，具有电可擦除 重复编程的特点，因使用灵活方便很受欢迎而迅速普及开 来，至今还能在一些电子小产品中见其身影。本节将以典 型产品 GAL16V8 为例简要介绍其结构与工作原理，其它
表7.2.1 OLMC 的5种电路结构组态 SYN 1 1 0 AC0 0 1 1 AC1（n） 1 0 1 1 0 工作模式 组合单向模式 组合双向模式 寄存器模式 电路结构组态 专用输入结构 专用输出结构 组合输入/输出结构 时序电路中的组合I/O结构 寄存器输出结构 简化电路图 图7.1.6（a） 图7.1.6（b） 图7.1.6（c） 图7.1.6（d） 图7.1.6（e）
7.1.2
查表结构
由于用该结构的器件实现 n个输入变量的函数，须用 到2n个RAM单元，而n值较大会使硬件资源利用率不高， 故而实际产品的 n 值不高，通常选取 n=4 ，当输入信号多
于4个时，是用多个查表结构分开实现的。
目前大部分 FPGA 的组合逻辑部分都采用基于 SRAM 的查表结构，属于查表结构的PLD。
固 定
可编程 可编程 可编程
可编程
可编程 固 定 固 定
TS、OC
TS、OC TS、I/O、寄存器 用户定义
7.1.2
查表结构
基于用真值表描述组合逻辑函数的思想，人们设计生 产了查表结构的PLD，如图7.1.2所示。
由图可知，只需在输入信号指定 的RAM存储空间预先存入设计要求的 输出逻辑值，就能在RAM的输出端得 到与输入信号满足预定逻辑关系的输 出。由于该输出值是以输入信号为地 址，经地址译码，选通指定存储空间 的输出取得的，因此跟第6.1.3小节中 用ROM实现组合逻辑函数的原理相同。改用RAM的好处是，存储空 间中信息位的改变只是锁存器状态的改变，而非 ROM 或阵列编程点 硬件上的变化，因此理论上可使PLD承受无限次的修改配置也不损坏 ，有利于降低产品研制开发成本。此外还因配置时间很短而使可在线 重构（ICR ，In Circuit Reconfigurable ）的技术得以实现，极大地 拓展了硬件的功能。当然， RAM 的使用也带来了掉电编程信息会丢 失，通电后需重新配置的问题，以及因此不便于保密的遗憾。
第7章 可编程逻辑器件
闽南师范大学 物理与信息工程学院
第7章 可编程逻辑器件
本章讨论的主要问题 可编程逻辑器件具有怎样的电路结构？其实现 逻辑功能的基本思想是什么？ GAL有怎样的电路结构？与其它SPLD有何不同？ 怎样设定OLMC的电路结构? CPLD和FPGA是如何构成的？各有何特点？
7.1.1 与或阵列结构
SPLD 和 CPLD 器件都采用这种与或阵列结构，属于基
于“乘积项”的PLD。对于SPLD，根据阵列可编程区域的
不同和输出电路可选工作模式的不同而有不同的称谓，如 表7.1.1所示。
表7.1.1 各种SPLD的结构特点
芯片名称
阵 列 与阵列 或阵列
输出方式
PROM
PLA PAL GAL
7.2.2 输出逻辑宏单元OLMC
虽然GAL沿袭了 PAL 的与—或阵列结构，由可编程与阵列驱动几乎 不可编程的或阵列，但GAL的输出部分则跟以往完全不同，采用了结构 功能灵活多变的 OLMC 。只需用户编程设置好结构控制字，即可改变 OLMC的工作模式，得到不同的输出结构。因此输出部分的 OLMC结构 是GAL通用性强，使用灵活倍受欢迎的主要原因。
图7.2.4 OLMC的5种电路结构组态简化电路（图中NC表示不连接）
7.2.2 输出逻辑宏单元OLMC
表7.2.1 OLMC 的5种电路结构组态 SYN 1 1 0 AC0 0 1 1 AC1（n） 1 0 1 1 0 工作模式 组合单向模式 组合双向模式 寄存器模式 电路结构组态 专用输入结构 专用输出结构 组合输入/输出结构 时序电路中的组合I/O结构 寄存器输出结构 简化电路图 图7.1.6（a） 图7.1.6（b） 图7.1.6（c） 图7.1.6（d） 图7.1.6（e）
GAL16V8中的OLMC结构如 图 7.2.2 所示，图中的（ n ） 是 OLMC 的 编 号 ， 它 与 OLMC 相连的引脚号相同， （ m ）是相邻 OLMC 的编号。
7.2.2 输出逻辑宏单元OLMC
由图可见，改变四个数据选择器的地址可改变 OLMC 电路的逻辑结 构，改变电路的功能。比如输出数据选择器 OMUX 地址输入若为 0 ，则 来自与阵列的那组与项经或门生成与或式，再与XOR（n ）异或后即可 经OMUX输出，否则还须再经D触发器存储后才能经OMUX输出。变图中AC0、AC1（n）、XOR（n）、SYN的值即可改 变OLMC电路的逻辑结构。而AC0、AC1（n）、XOR（n）、SYN都是 GAL器件片内结构控制字中的结构控制位，如图7.2.3所示。只要编程改 写结构控制字，便可改变整个OLMC的逻辑结构。
图7.2.4 OLMC的5种电路结构组态简化电路（图中NC表示不连接）
7.2.2 输出逻辑宏单元OLMC
需要说明的是，结构控制字的内容无需设计人员逐位设
定，而是由EDA设计开发工具软件根据用户的引脚安排，以 及要实现的电路功能自动生成，于编程下载时自动写入芯片 内部的。此外，GAL器件片内还有一个1位的加密单元及一个 64位的可编程电子标签。设置加密位可给芯片加密上锁，防 止技术外泄，而电子标签可供设计开发者记录器件编号、电 路名称、编程日期、编程次数等各种识别信息，以便区分装
7.2.1 GAL的基本结构
由图可见，它有 8 个输入缓冲器 （引脚 2~9 ）， 8 个三态反相输出缓 冲器（引脚 12~19 ）和 8 个反馈输入 缓冲器（引脚 1 ， 11~14 、 17~19 ）。 其中8个输入缓冲器和8个反馈输入缓 冲器能构成最多达16个输入端，并将 16 个 输 入 变 量 生 成 16 对 互 补 变 量 （共32个变量），经一个32×64位的 可编程与阵列可生成最多达64个与项， 这 64 个与项被均分成 8 组分别输入 8 个 输 出 逻 辑 宏 单 元 （ OLMC ， Output Logic Macro Cell）。每个 OLMC 内部各有一个或门，总共 8 个 或门构成该芯片的“或阵列”。每个 或门能将输入的每组与项构成一个与 项数最多可达 8 个的与或式。此外每 个OLMC内部还各有一个触发器，可 用来跟与或阵列生成的与或式构成时 序电路。
如何选用PLD器件？
第7章 可编程逻辑器件
• 概 述
可编程逻辑器件（PLD，Programmable Logic Devices）是一种 拥有大量逻辑资源、可由用户编程确定其具体逻辑功能的通用大规模集 成电路，是微电子技术的发展和大规模集成电路普及使用的产物。它起 源于 20 世纪 70 年代出现的 PROM ，经历了可编程逻辑阵列（ PLA ， Programmable Logic Array ） 、 可 编 程 阵 列 逻 辑 （ PAL ， Programmable Array Logic）、通用阵列逻辑（GAL，Generic Array Logic）这些简单可编程逻辑器件（SPLD，Simple PLD）的演变过程， 发 展 到 如 今 大 量 应 用 的 复 杂 可 编 程 逻 辑 器 件 (CPLD ， Complex Programmable Logic Devices) 和 现 场 可 编 程 门 阵 列 (FPGA ， Field Programmable Gate Array)。借助电子设计自动化（EDA，Electronic Design Automation）技术，它使逻辑功能的设计实现变得既方便又灵 活，使数字电子系统的设计方法发生了革命性变化，成为现代数字电子 系统设计实现的一种主要硬件载体。
SPLD 产品因 GAL 的出现很快退出了舞台，且它们的结构
和工作原理与第六章所介绍的PROM大同小异，在此就不 一 一介绍，感兴趣的读者可参考有关资料。
7.2.1 GAL的基本结构
GAL 采 用 与 或 阵 列 结 构，属基于“乘积项”的 PLD ，其产品型号包含了 有关电路结构及输入输出 规模的信息。如常见芯片 GAL16V8中的16表示该芯 片可配置为信号输入端的 最大个数可达 16 个， 8 表 示可配置为信号输出端的 最大个数可达 8 个， V表示 输出方式可编程。其电路 结构图如图7.2.1所示。
7.1.1 与或阵列结构
基于任何组合逻辑函数均可转化为与或式的思想，人 们设计生产了与或阵列结构的PLD，其简化结构框图如图 7.1.1所示。
图中输入电路的作用是生成一对对互补的逻辑变量并为之 提供应有的驱动能力；与阵列用于将输入的逻辑变量相与生 成一个个与项；或阵列用于将输入的与项相或构成与或式； 输出电路除使输出信号具有较强驱动能力外，还能根据需要 将输出信号反馈回输入电路以生成复杂逻辑，此外输出电路 一般还含有触发器供生成时序电路使用。