第8章 典型时序逻辑电路
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(CP ) (CP1 ) (CP2 )
i 0,1,2
Q0n 1 Q0n Q1n 1 Q1n
n n Q2 1 Q2
时钟方程：
CP0 CP
当A=0时，
CP ( AQ0 A Q0 ) 1
CP2 ( AQ A Q1 ) 1
CP0 CP
（1）74LS161的功能 ①清零功能：R=0，触发器 全部清零，与CP无关，作用 的优先级别最高。 在其他功能时，R=1。 ②置数功能：
J i Di LD LD (Ti LD) Di LD Ti LD
K i Di LD (Ti LD) Di LD Ti LD
2．异步二进制减法计数器
(1)电路组成
（2）工作原理 时钟方程： CP CP 0 输出方程：无 驱动方程： 特性方程： 状态方程：
n D0 Q0
CP Q0 1
CP2 Q1
Qin1 Di
D1 Q1n
n D2 Q2
i 0,1,2
Q0n 1 Q0n Q1n 1 Q1n
Ck Q T0 1 Ti Q Q Q n j
n i 1 n 0 j 0 i 1 n k 1
Q Q n j
n 0 j 0
k 1
i 1,2,, k 1
同样，用T触发器可组成k为同步二进制减法计数器，其 借位控制信号Bk和驱动方程为：
Bk Q T0 1 Ti Q Q Q n j
• 串行扩展 设计数器初值为0， 则74161的进位输出为 0。
CP的↑使74161（I）计数，第15个↑使74161（I）的进位为1； 第16个↑使74161（I）的进位回0 ；反相器产生↑，使74161（II） 加1计数； 每16个使使74161（II）加1计数。实现异步8位二进制加法 计数。
8.1.3 二-十进制计数器
计数器不管CP 到来与否都保持原状态不变 4）四位二进制加法计数器（N=16）
R LD 1, S1S2 1,
在CP上升沿的同步作用下，进行 计数长度为 16 的加法计数。
（2）74LS161的位数扩展 有2种位数扩展方式：并行扩展和串行扩展。 • 并行扩展
设计数器初值为0， 则74161的进位输出为 0。
当LD=1时，CP的上升沿使
Qin1 Ti Qin
T0 ( S1S 2 ) Ti ( S1S 2 )Qin1 Q0n
n C S 2Q3nQ2 Q1nQ0n
i 0,1,2,3
i 1,2,3
如果S1S2=0,触发器状态 不变，即保持功能。 如果S1S2=1,电路组成同 步4位二进制加法计数器，对 CP脉冲做加法计数。
时钟方程： CP CP CP CP 0 1 2 输出方程： 计数值输出 Q2Q1Q0 驱动方程： J 0 K 0 T0 1
进位输出
n n C3 Q2 Q1nQ0
J1 K1 T1 Q0n
i 0,1,2
J 2 K 2 T2 Q1nQ0n
Qin1 J i Qin Ki Qin Ti Qin 特性方程：
8.1计数器 *8.2顺序脉冲发生器 8.3寄存器
教学基本要求
掌 握：计数器的分类、功能和典型的计数器； 用典型的集成计数器设计N进制计数器。 寄存器的功能和典型寄存器 。 了 解：顺序脉冲发生器。
8.1 计数器
8.1.1 计数器的概念和分类 8.1.2 二进制计数器 8.1.3 二-十进制计数器 8.1.4 用集成计数器设计N进制计数器
CP Q0 1
J1 K1 1
CP2 Q1
J 2 K2 1
J 0 K0 1
Qin 1 J i Qin KiQin
(CP ) (Q0 ) (Q1 )
i 0,1,2
n n 状态方程：Q0 1 Q0
Q1n 1 Q1n
n n Q2 1 Q2
状态方程：
Q0n 1 T0 Q0n Q0n Q1n 1 T1 Q1n Q0n Q1n
n n n Q2 1 T2 Q2 (Q1nQ0n ) Q2
时钟方程：CP CP CP2 CP 0 1
n n 进位输出: C3 Q2 Q1nQ0
n n n Q2 1 (Q1nQ0 ) Q2
n i 1 n 0 j 0 i 1 n k 1
Q Q n j
n 0 j 0
k 1
i 1,2,, k 1
5．集成同步二进制加法计数器
计数器应用广泛，有许多集成计数器：
单时钟4位同步二进制加法计数器74LS161
单时钟4位同步二进制可逆计数器74LS191 双时钟4位同步二进制可逆计数器74LS193 下面以74LS161为例介绍集成计数器的功能和应用。
n
n
1．同步二-十进制计数器
n n 状态方程： Q0 1 Q0
n n n Q2 1 (Q0 Q1n ) Q2
n n Q1n1 Q0 Q3n Q1n Q0 Q1n
n n n Q3n1 Q0 Q1nQ2 Q3n Q0 Q3n
输出方程： C Q3 Q0
n
n
状态图： （1）有效状态：0000--1001 （2）无效状态：1010--1111
CP的↑使74161（I）计数，第15个↑使74161（I）的进位为1； 第16个↑使74161（II）加1计数，同时， 74161（I）的进位回0 ； 每16个脉冲使74161（II）加1计数。实现同步8位二进制加 法计数。
（2）74LS161的位数扩展 有2种位数扩展方式：并行扩展和串行扩展。
时钟方程： CP CP 0 状态方程：
CP Q0 1
CP2 Q1
Q0n 1 Q0n Q1n 1 Q1n
n n Q2 1 Q2
(CP ) (Q0 ) (Q1 )
时序图： 设计数器的 初始值为零。 Q0延时tf改 变状态！
由时序图可知： 1. 异步3位二进制加法计数器：Q2Q1Q0组成二进制数，其值正是 输入脉冲CP作用后的脉冲个数，实现了对输入脉冲CP的加１ 计数。 2. 分频：Q0的频率是CP频率的1/2，Q1的频率是CP频率的1/4， Q2的频率是CP频率的1/8。 3. 定时：在初态为0的情况下，计数器的数值M可以反映从第一 个脉冲作用后逝去的时间T， T = （M-1 ）TCP
8.1.1 计数器的概念和分类
计数器：实现对输入脉冲信号计数的时序逻辑电路。 输入脉冲：通常是触发器的时钟CP。 计数长度N ：在计数器中用n个触发器记忆计数数值。用于计 数功能的有效状态数称为计数长度。 分类 方式 触发器状态改 变方式
计数体制
计数值增减
类别
1.二进制计数器(N=2n) 2.二-十进制计数器 1.加法计数器 (N=10) 2.减法计数器 1.同步计数器 2.异步计数器 1.N进制计数器 3.可逆计数器 (如，5进制、60进制 、24进制、…)
1．同步二-十进制计数器 十进制计数是人们习惯的计数方式。
实现一个十进制位计数的时序电路称为二-十进制计数器， 简称十进制计数器。 输入计数脉冲CP，Q3Q2Q1Q0是计数值，C是进位。
1．同步二-十进制计数器 驱动方程： J 0 K0 1
n J 2 K2 Q0 Q1n
n J1 Q0 Q3n n K1 Q0
计数器可 以自启动
2．集成同步二-十进制计数器 （1）74160 的功能 ①清零功能：R=0，触发器 全部清零，与CP无关，作用 的优先级别最高。 在其他功能时，R=1。 ②置数功能：
J i Di LD LD (Ti LD) Di LD Ti LD
K i Di LD (Ti LD) Di LD Ti LD
CP Q0 1
CP2 Q1
同前分析可知，异步3位二进制加法计数器。
当A=1时，
CP0 CP
CP Q0 1
CP2 Q1
同前分析可知，异步3位二进制减法计数器。
4．同步二进制加法计数器 （1）电路组成
由３个JK触发器及２个与门组成，CP作计数脉冲输入， Q2Q1Q0是计数值输出，C３为进位控制输出。
n n J 3 Q0 Q1nQ2
n K3 Q0
n n 状态方程： Q0 1 Q0
n n n Q2 1 (Q0 Q1n ) Q2
n n Q1n1 Q0 Q3n Q1n Q0 Q1n
n n n Q3n1 Q0 Q1nQ2 Q3n Q0 Q3n
输出方程： C Q3 Q0
8181计数器计数器8282顺序脉冲发生器顺序脉冲发生器8383寄存器寄存器典型时序逻辑电路时序逻辑电路在任一时刻的输出状态依赖于该时刻的输入状态和电路状态的组合
第8章 典型时序逻辑电路
时序逻辑电路在任一时刻的输出状态依赖于该时刻的输入状 态和电路状态的组合。
第7章介绍时序逻辑电路的的特点、分析方法和设计方法， 本章介绍典型的时序逻辑电路 。
由时序图可知： 1. 异步3位二进制加法计数器：Q2Q1Q0组成二进制数，其值正是 输入脉冲CP作用后的脉冲个数，实现了对输入脉冲CP的加１ 计数。 2. 分频：Q0的频率是CP频率的1/2，Q1的频率是CP频率的1/4， Q2的频率是CP频率的1/8。 3. 定时：在初态为0的情况下，计数器的数值M可以反映从第一 个脉冲作用后逝去的时间T， T = （8-M ）TCP
Qin1 ( Di LD Ti LD) Qin Di LD Ti LD Qin
当LD=0时，CP的上升沿使
Qin1 Di
i 0,1,2,3
Qin1 ( Di LD Ti LD) Qin Di LD Ti LD Qin
74LS161功能总结： 1）异步清零:R
R 0 : Q3Q2Q1Q0 0000
2）同步置数(预置数):LD
S1 S2
C LD
R
R 1, LD 0 : CP上升沿时
Q0 Q1 Q2 Q3= D0 D1 D2 D3 3）保持 ： R LD 1, S1S2 0,
（同步4位二进制加法计数器）
n n Q2 1 Q2
(CP ) (Q0 ) (Q1 )
时钟方程： 状态方程：
CP0 CP
CP Q0 1
CP2 Q1
Q0n 1 Q0n Q1n 1 Q1n
n n Q2 1 Q2
(CP ) (Q0 ) (Q1 )
时序图：
设计数器的 初始值为零。
下面以计数体制为主线介绍几种典型的计数器的结构、工作原理 、功能和应用。
8.1.2 二进制计数器
1．异步二进制加法计数器 (1)电路组成 由３个下降沿触发的JK触发器组成，CP作计数脉 冲输入，触发器的输出端组合成3位二进制数Q2Q1Q0， 记忆对脉冲的计数值。
（2）工作原理 时钟方程： CP CP 0 输出方程：无 驱动方程： 特性方程：
3．异步二进制可逆计数器
CP是计数脉冲输入， A是加/减控制输入。
时钟方程：
CP0 CP
驱动方程： 特性方程： 状态方程：
CP ( AQ0 A Q0 ) 1
n D0 Q0
CP2 ( AQ A Q1 ) 1
n D2 Q2
D1 Q1n
Qin1 Di
Q 状态方程： 0
时序图： 设计数器的 初始值为零。
n 1
n Q0
n Q1n1 Q0 Q1n
由时序图可知： 1. 同步3位二进制加 法计数器： Q2Q1Q0组成二进 制数，值是CP作 用后的脉冲个数 ，实现了对CP的 加１计数。
2. 进位：每个与门的输出是相邻高位的进位。
推广到一般情况： 用T触发器组成k位同步二进制加法计数器，其进位控制信 号和驱动方程为：
Qin1 ( Di LD Ti LD) Qin Di LD Ti LD Qin
当LD=0时，CP的上升沿使
ቤተ መጻሕፍቲ ባይዱ
Qin1 Di
i 0,1,2,3
Qin1 ( Di LD Ti LD) Qin Di LD Ti LD Qin
i 0,1,2
Q0n 1 Q0n Q1n 1 Q1n
n n Q2 1 Q2
时钟方程：
CP0 CP
当A=0时，
CP ( AQ0 A Q0 ) 1
CP2 ( AQ A Q1 ) 1
CP0 CP
（1）74LS161的功能 ①清零功能：R=0，触发器 全部清零，与CP无关，作用 的优先级别最高。 在其他功能时，R=1。 ②置数功能：
J i Di LD LD (Ti LD) Di LD Ti LD
K i Di LD (Ti LD) Di LD Ti LD
2．异步二进制减法计数器
(1)电路组成
（2）工作原理 时钟方程： CP CP 0 输出方程：无 驱动方程： 特性方程： 状态方程：
n D0 Q0
CP Q0 1
CP2 Q1
Qin1 Di
D1 Q1n
n D2 Q2
i 0,1,2
Q0n 1 Q0n Q1n 1 Q1n
Ck Q T0 1 Ti Q Q Q n j
n i 1 n 0 j 0 i 1 n k 1
Q Q n j
n 0 j 0
k 1
i 1,2,, k 1
同样，用T触发器可组成k为同步二进制减法计数器，其 借位控制信号Bk和驱动方程为：
Bk Q T0 1 Ti Q Q Q n j
• 串行扩展 设计数器初值为0， 则74161的进位输出为 0。
CP的↑使74161（I）计数，第15个↑使74161（I）的进位为1； 第16个↑使74161（I）的进位回0 ；反相器产生↑，使74161（II） 加1计数； 每16个使使74161（II）加1计数。实现异步8位二进制加法 计数。
8.1.3 二-十进制计数器
计数器不管CP 到来与否都保持原状态不变 4）四位二进制加法计数器（N=16）
R LD 1, S1S2 1,
在CP上升沿的同步作用下，进行 计数长度为 16 的加法计数。
（2）74LS161的位数扩展 有2种位数扩展方式：并行扩展和串行扩展。 • 并行扩展
设计数器初值为0， 则74161的进位输出为 0。
当LD=1时，CP的上升沿使
Qin1 Ti Qin
T0 ( S1S 2 ) Ti ( S1S 2 )Qin1 Q0n
n C S 2Q3nQ2 Q1nQ0n
i 0,1,2,3
i 1,2,3
如果S1S2=0,触发器状态 不变，即保持功能。 如果S1S2=1,电路组成同 步4位二进制加法计数器，对 CP脉冲做加法计数。
时钟方程： CP CP CP CP 0 1 2 输出方程： 计数值输出 Q2Q1Q0 驱动方程： J 0 K 0 T0 1
进位输出
n n C3 Q2 Q1nQ0
J1 K1 T1 Q0n
i 0,1,2
J 2 K 2 T2 Q1nQ0n
Qin1 J i Qin Ki Qin Ti Qin 特性方程：
8.1计数器 *8.2顺序脉冲发生器 8.3寄存器
教学基本要求
掌 握：计数器的分类、功能和典型的计数器； 用典型的集成计数器设计N进制计数器。 寄存器的功能和典型寄存器 。 了 解：顺序脉冲发生器。
8.1 计数器
8.1.1 计数器的概念和分类 8.1.2 二进制计数器 8.1.3 二-十进制计数器 8.1.4 用集成计数器设计N进制计数器
CP Q0 1
J1 K1 1
CP2 Q1
J 2 K2 1
J 0 K0 1
Qin 1 J i Qin KiQin
(CP ) (Q0 ) (Q1 )
i 0,1,2
n n 状态方程：Q0 1 Q0
Q1n 1 Q1n
n n Q2 1 Q2
状态方程：
Q0n 1 T0 Q0n Q0n Q1n 1 T1 Q1n Q0n Q1n
n n n Q2 1 T2 Q2 (Q1nQ0n ) Q2
时钟方程：CP CP CP2 CP 0 1
n n 进位输出: C3 Q2 Q1nQ0
n n n Q2 1 (Q1nQ0 ) Q2
n i 1 n 0 j 0 i 1 n k 1
Q Q n j
n 0 j 0
k 1
i 1,2,, k 1
5．集成同步二进制加法计数器
计数器应用广泛，有许多集成计数器：
单时钟4位同步二进制加法计数器74LS161
单时钟4位同步二进制可逆计数器74LS191 双时钟4位同步二进制可逆计数器74LS193 下面以74LS161为例介绍集成计数器的功能和应用。
n
n
1．同步二-十进制计数器
n n 状态方程： Q0 1 Q0
n n n Q2 1 (Q0 Q1n ) Q2
n n Q1n1 Q0 Q3n Q1n Q0 Q1n
n n n Q3n1 Q0 Q1nQ2 Q3n Q0 Q3n
输出方程： C Q3 Q0
n
n
状态图： （1）有效状态：0000--1001 （2）无效状态：1010--1111
CP的↑使74161（I）计数，第15个↑使74161（I）的进位为1； 第16个↑使74161（II）加1计数，同时， 74161（I）的进位回0 ； 每16个脉冲使74161（II）加1计数。实现同步8位二进制加 法计数。
（2）74LS161的位数扩展 有2种位数扩展方式：并行扩展和串行扩展。
时钟方程： CP CP 0 状态方程：
CP Q0 1
CP2 Q1
Q0n 1 Q0n Q1n 1 Q1n
n n Q2 1 Q2
(CP ) (Q0 ) (Q1 )
时序图： 设计数器的 初始值为零。 Q0延时tf改 变状态！
由时序图可知： 1. 异步3位二进制加法计数器：Q2Q1Q0组成二进制数，其值正是 输入脉冲CP作用后的脉冲个数，实现了对输入脉冲CP的加１ 计数。 2. 分频：Q0的频率是CP频率的1/2，Q1的频率是CP频率的1/4， Q2的频率是CP频率的1/8。 3. 定时：在初态为0的情况下，计数器的数值M可以反映从第一 个脉冲作用后逝去的时间T， T = （M-1 ）TCP
8.1.1 计数器的概念和分类
计数器：实现对输入脉冲信号计数的时序逻辑电路。 输入脉冲：通常是触发器的时钟CP。 计数长度N ：在计数器中用n个触发器记忆计数数值。用于计 数功能的有效状态数称为计数长度。 分类 方式 触发器状态改 变方式
计数体制
计数值增减
类别
1.二进制计数器(N=2n) 2.二-十进制计数器 1.加法计数器 (N=10) 2.减法计数器 1.同步计数器 2.异步计数器 1.N进制计数器 3.可逆计数器 (如，5进制、60进制 、24进制、…)
1．同步二-十进制计数器 十进制计数是人们习惯的计数方式。
实现一个十进制位计数的时序电路称为二-十进制计数器， 简称十进制计数器。 输入计数脉冲CP，Q3Q2Q1Q0是计数值，C是进位。
1．同步二-十进制计数器 驱动方程： J 0 K0 1
n J 2 K2 Q0 Q1n
n J1 Q0 Q3n n K1 Q0
计数器可 以自启动
2．集成同步二-十进制计数器 （1）74160 的功能 ①清零功能：R=0，触发器 全部清零，与CP无关，作用 的优先级别最高。 在其他功能时，R=1。 ②置数功能：
J i Di LD LD (Ti LD) Di LD Ti LD
K i Di LD (Ti LD) Di LD Ti LD
CP Q0 1
CP2 Q1
同前分析可知，异步3位二进制加法计数器。
当A=1时，
CP0 CP
CP Q0 1
CP2 Q1
同前分析可知，异步3位二进制减法计数器。
4．同步二进制加法计数器 （1）电路组成
由３个JK触发器及２个与门组成，CP作计数脉冲输入， Q2Q1Q0是计数值输出，C３为进位控制输出。
n n J 3 Q0 Q1nQ2
n K3 Q0
n n 状态方程： Q0 1 Q0
n n n Q2 1 (Q0 Q1n ) Q2
n n Q1n1 Q0 Q3n Q1n Q0 Q1n
n n n Q3n1 Q0 Q1nQ2 Q3n Q0 Q3n
输出方程： C Q3 Q0
8181计数器计数器8282顺序脉冲发生器顺序脉冲发生器8383寄存器寄存器典型时序逻辑电路时序逻辑电路在任一时刻的输出状态依赖于该时刻的输入状态和电路状态的组合
第8章 典型时序逻辑电路
时序逻辑电路在任一时刻的输出状态依赖于该时刻的输入状 态和电路状态的组合。
第7章介绍时序逻辑电路的的特点、分析方法和设计方法， 本章介绍典型的时序逻辑电路 。
由时序图可知： 1. 异步3位二进制加法计数器：Q2Q1Q0组成二进制数，其值正是 输入脉冲CP作用后的脉冲个数，实现了对输入脉冲CP的加１ 计数。 2. 分频：Q0的频率是CP频率的1/2，Q1的频率是CP频率的1/4， Q2的频率是CP频率的1/8。 3. 定时：在初态为0的情况下，计数器的数值M可以反映从第一 个脉冲作用后逝去的时间T， T = （8-M ）TCP
Qin1 ( Di LD Ti LD) Qin Di LD Ti LD Qin
当LD=0时，CP的上升沿使
Qin1 Di
i 0,1,2,3
Qin1 ( Di LD Ti LD) Qin Di LD Ti LD Qin
74LS161功能总结： 1）异步清零:R
R 0 : Q3Q2Q1Q0 0000
2）同步置数(预置数):LD
S1 S2
C LD
R
R 1, LD 0 : CP上升沿时
Q0 Q1 Q2 Q3= D0 D1 D2 D3 3）保持 ： R LD 1, S1S2 0,
（同步4位二进制加法计数器）
n n Q2 1 Q2
(CP ) (Q0 ) (Q1 )
时钟方程： 状态方程：
CP0 CP
CP Q0 1
CP2 Q1
Q0n 1 Q0n Q1n 1 Q1n
n n Q2 1 Q2
(CP ) (Q0 ) (Q1 )
时序图：
设计数器的 初始值为零。
下面以计数体制为主线介绍几种典型的计数器的结构、工作原理 、功能和应用。
8.1.2 二进制计数器
1．异步二进制加法计数器 (1)电路组成 由３个下降沿触发的JK触发器组成，CP作计数脉 冲输入，触发器的输出端组合成3位二进制数Q2Q1Q0， 记忆对脉冲的计数值。
（2）工作原理 时钟方程： CP CP 0 输出方程：无 驱动方程： 特性方程：
3．异步二进制可逆计数器
CP是计数脉冲输入， A是加/减控制输入。
时钟方程：
CP0 CP
驱动方程： 特性方程： 状态方程：
CP ( AQ0 A Q0 ) 1
n D0 Q0
CP2 ( AQ A Q1 ) 1
n D2 Q2
D1 Q1n
Qin1 Di
Q 状态方程： 0
时序图： 设计数器的 初始值为零。
n 1
n Q0
n Q1n1 Q0 Q1n
由时序图可知： 1. 同步3位二进制加 法计数器： Q2Q1Q0组成二进 制数，值是CP作 用后的脉冲个数 ，实现了对CP的 加１计数。
2. 进位：每个与门的输出是相邻高位的进位。
推广到一般情况： 用T触发器组成k位同步二进制加法计数器，其进位控制信 号和驱动方程为：
Qin1 ( Di LD Ti LD) Qin Di LD Ti LD Qin
当LD=0时，CP的上升沿使
ቤተ መጻሕፍቲ ባይዱ
Qin1 Di
i 0,1,2,3
Qin1 ( Di LD Ti LD) Qin Di LD Ti LD Qin