计算机组成原理 第3章_存储系统

3.4高速存储器
• 采取加速CPU和存储器之间有效传输的特殊措 施,可以通过下列几种途径实现: • (1)主存储器采用更高速的技术来缩短存储器的 读出时间,或加长存储器的字长; • (2)采用并行操作的双端口存储器; • (3)在CPU和主存储器之间插入一个高速缓冲存 储器(),以缩短读出时间; • (4)在每个存储器周期中存取几个字;
SRAM
8KB
A0 A12
R/W A0 A10 A11 A12 A13 A14 A15
MREQ
A0 A12
A0 A12
A0 A12
A0 A10
Y0
A
Y1 Y2
B
Y3
C
Y4
Y5 Y6 Y7
74LS138 主存储器组成与CPU的连接图
计算机组成原理
高速存储器
存储器构成： 存储元——存储体——存储器
提高：高性能的主存储器EDRAM 闪速存储器
问：奔腾主存的最大物理地址空间为多少？
232×64=4×230×64 =4×230×8×8=32GB
3.3 只读存储器和闪速存储器
1、只读存储器：ROM、光擦可编程只读存储器EPROM、
2、闪速存储器：是一种高密度、非易失性的读/写半导体存储器。
[例3]: 已知CPU的地址总线16根（ A15-A0 ，A0为低位），双向数据 总线8根（D7-D0），控制总线中与主存有关的信号有MREQ（允许 访存，低电平有效），R/W（高电平为读命令，低电平为写命令）。 主存地址空间分配如下：0-8191为系统程序区，由只读存储芯 片组成；8192-32767为用户程序区；最后（最大地址）2K地址空间 为系统程序工作区。上述地址为十进制，按字节编址。现有如下存 储器芯片： EPROM：8K × 8位（控制端仅有CS） SRAM：16K × 1位， 2K × 8位， 4K × 8位， 8K × 8位 请从上述芯片中选择适当芯片设计该计算机主存储器， 画出主存储器逻辑框图，注意画出选片逻辑 （可选用门电路及3：8译码器74LS138） 与CPU的连接，说明选哪些存储器芯片， 选多少片。
四、主性能的主存储器：
1、EDRAM芯片又称增强型DRAM芯片，它是在DRAM芯片上集 成了一个SRAM实现的小容量高速缓冲存储器（cache），从而 DRAM芯片从而的性能等到显著改进,可以实现猝发式读取。 1M ×4位EDRAM芯片结构框图 见图3.18 2、 EDRAM内存条 见书图3.19 3、主存物理地址的存储空间分布见图3.20 思考题1 ：奔腾CPU的数据总线宽度为6ቤተ መጻሕፍቲ ባይዱ位，地址总线宽度32位，
三、DRAM存储器：
1、四管动态存储元：写操作、读操作、刷新操作。
2、单管动态存储元：写入时，字选择为“1”，T1管导通，写入信 息由位线（数据线）存入电容C中；读出时，字选择为“1”，存储 在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可 得到存储信息。
3、 DRAM的刷新方式：集中式、分散式、异步式，见图3.14 4、存储器控制电路：
3、存储器的分级结构：CPU能直接访问的存储器称为内存储器， 它包括高速缓冲存储器和主存储器。CPU不能直接访问外存储器， 外存储器的信息必须调入内存储器后才能为CPU进行处理。
高速缓冲存储器：高速缓冲存储器（简称cache），它是计算机系 统中的一个高速小容量半导体存储器。 主存储器：简称主存，是计算机系统的主要存储器，用来存入计算 机运行期间的大量程序和数据。它能和cache交换数据和指令。 外存储器：简称外存，它是大容量辅助存储器。目前主要使用磁盘 存储器、磁带存储器和光盘存储器。
3、SRAM存储器芯片实例：图3.5示出2114存储器芯片逻辑结构方框图。它是一
个1K × 4位的SRAM，片上共有4096个六管存储元电路，排成64 × 64的矩阵。 因为是1K字,故地址线10位(A0-A9),其中6根用于行译码产生64根行选择线，4根用 于列译码产生16条列选择线。
4、存储器与CPU连接：位扩展法、字扩展法、字位同时扩展法。 ⑴ 位扩展法（位并联）：假定使用8K × 1的RAM存储器芯片，那 么组成8K × 8位的存储器，可采用图3.6所示的位扩展法。此时只 加大字长（位数增加），而存储器的字数与存储器芯片字数一致。
其中1KB=210B，1MB= 220B，1GB= 230B ，1TB= 240B。B表示字节， 一个字节(Byte)定义为8个二进制位，所以计算机中一个字的字长通 常是8的倍数。存储容量这一概念反映了存储空间的大小。 存取时间又称存储器访问时间，是指从启动一次存储器操作到 完成该操作所经历的时间。具体讲，从一次读操作命令发出到该操 作完成，将数据读入数据缓冲寄存器为止所经历的时间，即为存储 器存取时间。1s=103ms=106μs=109ns 存储周期是指连续启动两次读操作所需间隔的最小时间。通常， 存储周期略大于存取时间，其时间单位为ns(纳秒）。 存储器带宽是单位时间里存储器所存取的信息量，通常以位/秒 或字节/秒做度量单位。带宽是衡量数据传输速率的重要技术指标。 二、随机读写存储器 1、SRAM存储器：基本存储元是组成存储器的基础和核心， 它用来存储一位二进制信息0或1。 图3.2示出了六管SRAM存储元的电路图，它是由两个MOS反个 器交叉耦合而成的触发器。一个存储元存储一位二进制代码，如果 一个存储单元为 n位，则需由n个存储元才能组成一个存储单元。 存储元选择、写操作、读操作过程。
第三章：存储系统
一、存储器分类 1、概念:存储器是计算机系统中的记忆设备，用来存放程序和数据。 构成存储器的存储介质，目前主要采用半导体器件和磁性材料。 一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元， 均可以存储一位二进制代码。这个二进制代码位是存储器中最小的 存储单位，称为一个存储位或存储元。由若干个存储元组成一个存 储单元，然后再由许多存储单元组成一个存储器。 2、存储器的分类：（1）按存储介质分：半导体器件和磁性材料。 （2）按存取方式分：随机存储器和顺序存储器。（3）按存储器的 读写功能分：只读存储器（ROM）、随机读写存储器（RAM）。 （4）按信息的可保存性分：非永久记忆的存储器、永久性记忆的 存储器。磁性材料做成的存储器是永久性存储器，半导体读写存储 器RAM是非永久性存储器。（5）按在计算机系统中的作用分：主 存储器、辅助存储器、高速缓冲存储器、控制存储器等。
地址
数据 CS R/W
例：设有一个具有24位地址和8位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由4M ×1位SRAM芯片组成，需要多少片？ （3）需要多少位地址作芯片选择？ 解：（1）存储单元数为224=16M=16777216单元，故能存储 16777216个字节的信息。 （2）由于存储容量为16MB（8位字长），每4M字节需要 8片（位并联方式），故所需芯片数为16/4 × 8=32片。 （3）如果用32片4M ×1位SRAM芯片组成一个16MB的存 储器，地址总线的低22位可以直接连到芯片的A0-A21管脚，而地址 总线的高两位（ A23，A22）需要通过2：4线译码器进行芯片选择。 存储器组成方案为位并联与地址串联相结合的方式。 (怎样进行位并联与地址串联的？请同学们画出结构图） 思考题：P125-1 作业题：P125-2
2、SRAM组成：一个SRAM存储器由存储体、读写电路、地址译码 电路和控制电路等组成，其框图示于图3.3中。 存储体：是存储单元的集合。在较大容量的存储器中，往往把各个 字的同一位组织在一个集成片中。例如图3.3中的4096 × 1位，是指4096 个字的同一位。由这样的16个片子则可组成4096 × 16的存储器。同一位 的这些字通常排成矩阵的形式，如64 × 64=4096。由X选择线（行线）和 Y选择线（列线）的交叉来选择所需要的单元。 地址译码器：用来存放所要访问（写入或读出）的存储单元的地址。 CPU要选择某一存储单元，就在地址总线A0—A11上输出此单元的地址信 号给地址译码器。地址译码器把用二进制代码表示的地址转换成输出端 的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。 地址译码的方式：单译码方式, 双译码方式。 思考题：地址输入线n=12，经地址译码器译码可译出多少个状态？ 驱动器、 I/O电路、 片选与读/写控制电路、 输出驱动电路。
⑶ 字位同时扩展：在字向和位向上同时进行扩展 一个的容量假定为 M ×N 位，若使用 l × k 位的芯片（ l < M, k < N),需要在字向和位向同时进行扩展。此时共需要 （ M / l )） × （ N / k ）个存储器芯片。 思考题： 1、32K × 16表什么意思?(32K=215,15根地址线,16根数据线) 2、构成 4M× 32存储器需要16K × 8的芯片多少片？ （ 16K= 214 , 4M= 222，故需要芯片: (4M/ 16K)*(32/8)=1024, 22根地址线中有22-14=8根用作片选线，14根地址线。） 5、存储器读写周期。
⑵ 字扩展法（地址串联）：字扩展是仅在字向扩充，而位数不变，因此将
芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址，故 片选信号端连接到片译在码器的输出端。图3.7所示出用16K × 8位的芯片采用字 扩展法组成64K × 8位的存储器连接图。图中4个芯片的数据线与数据总线D0-D7 相连，地址总线低位地址A0-A13与各芯片的14位地址端相连，两位高位地址A14， A15经译码器和4个选端相连。
30K（空）
63487 65536=64×1024=64K=216 2K （ SRAM ） 65535 主存储器的组成与CPU连接逻辑图如图3.24所示。
D0 D7 D7 D0
EPROM
8KB
CPU
CS
CS
D 7 D0
SRAM
8KB
CS
D7 D 0
SRAM
8KB
CS
D7 D0
SRAM
8KB
CS
D7 D0
1、双端口存储器:具有两组相互独立的读写控制线路。见图
2、多模块交叉存储器： 顺序方式：设容量32字，分四模块，每块存储8个字。访问地址 按顺序分配给一个模块后，接着又按顺序为下一模块分配访问地址。
3、多模块交叉存储器：
交叉方式。见图3.29b
4、多模块交叉存储器的基本结构框图：
5、多模块交叉存储器流水方式存取示意图： 图3.31 假设模块存取一个字的存储周期为T，总线传送周期为τ，存储器的 交叉模块数为m，那么为了实现流水线方式存取，应当满足 T=mτ即成块传送可按τ间隔 流水方式进行，也就是每经τ 时间延迟后启动下一个模块。 示出了m=4的流水线方式存 字 模块 取示意图。 连续读取m个字所需的时间 W4 M 0 为：t1=T+（m-1）τ 而顺 W3 M 3 序方式存储器连续读取m个 W2 M 2 字所需时间为： t2=mT 从以上定量分析可知，由于 W1 M1 t1 ＜ t2，交叉存储器的带宽 W0 M 0 确实大大提高了。 T τ 时间
解：主存地址空间分布如下图所示。 根据给定条件，选用EPROM：8K × 8位芯片 1 片。 SRAM： 8K × 8位芯片3片， 2K × 8位芯片 1 片。
3：8译码器仅用Y0，Y1，Y2，Y3，和Y7输出端，且对最后的 2K × 8位芯片还需加门电路译码。
0 8K（EPROM） 8192=8×1024=8K 8191 8192 24K（SRAM） 32768=32×1024=32K , 32-8=24K 32767
4、主存储器的技术指标：主存储器的性能指标主要是存储容量、 存取时间、存储周期和存储器带宽。
存入一个机器字的存储单元，通常称为字存储单元，相应的单 元地址叫字地址。而存入一个字节的单元，称为字节存储单元，相 应的地址称为字节地址。 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存 储容量。存储容量越大，能存储的信息就越多。存储容量常用字数 或字节数（B）来表示，如64K字，512KB，64MB。外存中为了表 示更大的存储容量，采用GB，TB等单位。