基于DSP和FPGA的多电机状态监测系统设计
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图 1 硬件结构图 数 据 传 输 采 用 D S P 的 H N T F 接口 [4]。在 对 应 I/O 口配置 为 XINTF工作模式后，当 D SP访问相应地址时，2 0 根地址线 上 将 输 出 相 应 地 址 位 ，1 6 根数据线 上 将 输 出 对 应 地 址 中 的 数 据 ，同 时 根 据 地 址 所 在 的 范 围 将 对 应 片 选 信 号 置 低 ，根据 读 写 操 作 的 不 同 ，相 应 片 选 信 号 将 被 置 低 ，F P G A 根 据 接 收 到 的信息先判断D SP是否工作，再判断是读操作还是写操作，最 后根据读操作还是写操作对数据线上的信息接收或者发送
Design of a multi-motor state monitoring system based on DSP and FPGA
Zhu Jiawei, Huang Jiacai, Sheng Tianlei (Department of Automation, Nanjing Institute of Technology, Nanjing Jiangsu, 211167)
2019.02
设计与研发
基 于 DSP和 FPGA的多电机状态监测系统设计
朱嘉伟，黄家才，盛天雷
( 南 京 工 程 学 院 自 动 化 学 院 ，江 苏 南 京 ，211167)
摘 要 ：基 于 DSP和 FPGA的 多 电 机 状 态 监 测 系 统 设 计 是 以 代 码 生 成 为 基 础 ，将 MATLAB与 D S P 结 合 ，通 过 MATLAB中的 SIMULINK模 块 将 所 搭 建 的 模 块 生 成 DSP所 能 识 别 的 C C S 的代码，采 用 QUARTUS软 件 编 写 FPGA的程序，将 六 路 A D 的数 据以及绝对值编码器的数据进行采集，实现高速度的数据采集以及数据运算。这种开发方式充分地利用了两种芯片的优 点 ，精 简 了 开 发 过 程 ，可 以 高 效 地 开 发 出 符 合 需 求 的 控 制 系 统 ，各 个 模 块 工 作 独 立 易 于 观 察 和 修 改 。 关 键 词 ：QUARTUS ;数 据 采 集 ；TMS320F28335 ; EP3C5E144C8N
地 址 的 寄 存 器 中 ，当 DSP发 出 读 取 信 号 时 将 对 应 数 据 发 送 给 DSP。D S P 的 硬 件 包 括 D S P 的最小系统、RS2 3 2 通信电路、 RS4 8 5 通信电路、D A 转换模块、H N T F 的接口电路，FPGA的 硬 件 包 括 FPGA的最小系统、A D 采 集电路、4 8 5 接口电路以 及 SVPWM的驱动电路。设计控制系统的硬件结构如图1 所 示 。
本 设 计 通 过 绝 对 值 编 码 器 、ADS8364、D SP和 FPGA实 现数据采集系统的设计，通 过 A D 采集相应的电压数据，采集 绝 对 值 编 码 器 的 位 置 信 息 和 多 圈 信 息 ，D S P 适 合 于 实 现 数 字 信 号 的 算 法 的 处 理 ，实 现 快 速 运 算 数 据 ，因此作为控制和运 算 处 理 器 。F P G A 可 以 实 现 并 行 数 据 的 读 取 和 存 储 ，可以 允 许 同时执行多个任务，因此作为数据采集的处理器。由 于 FPGA 时钟频率高的优点,可 以 实 现 对 高 速 采 集 的 要 求 ，因此通过 FPGA将 A D 的 数 据 传 送 给 D S P 能 够 实 现 更 快 的 传 输 。其优点 是 ：数据的存储和读取速度快，能够实现多路并行处理。
1 系统方案組十
基 于 DSP与 FPGA的 数 据 采 集 系 统 的 硬 件 主 要 以 TMS320F28335芯 片 作 为 控 制 芯 片 ，用 作 实 现 控 制 算 法 ，接 收 到 FPGA的数据后进行运算然后将得到的结果值返还给 FPGA。以 EP3C5E144C8N 芯 片 作 为 采 集 芯 片 ，用 于 采 集 模 数 转换后的数据以及绝对值编码器的输出数据并存放在对应
Abstract:This article is based on the code for the foundation, combines MATLAB and DSP, through the
SIMULINK module in MATLAB, build the module to generate the CCS code recognized by DSP, Write a FPGA program with QUARTUS software, the data of the six channel AD and the absolute encoder data are collected, to achieve high speed data acquisition and data operation. This way of development fully use of the advantages of the two kinds of chips, simplify the development process and efficieபைடு நூலகம்tly developed the control system that meets the requirements, the work of each module is independent and easy to observe and modify.
Keywords: QUARTUS;Data collection; TMS320F28335;EP3C5E144C8N
〇引言
在 当 今 社 会 ，常 用 的 数 据 采 集 系 统 [i]的采集速率一般较 慢 ，系 统 在 处 理 数 据 [2]时往往无法得a 实时的数据，这也导 致 了 数 据 处 理 的 实 时 性 较 差 ，而 且 当 今 常 用 的 数 据 采 集 的 处 理 器 和 数 据 处 理 的 处 理 器 往 往 是 同 一 个 的 处 理 器 [3]，即采用 单一的处理器同时 进 行 数 据 采 集 和 数 据 处 理 例 如 DSP、单片 机 ，这也 导 致 了 处 理 器 的 工 作 量 大 ，使得数据采集和处理的 速度更慢。
Design of a multi-motor state monitoring system based on DSP and FPGA
Zhu Jiawei, Huang Jiacai, Sheng Tianlei (Department of Automation, Nanjing Institute of Technology, Nanjing Jiangsu, 211167)
2019.02
设计与研发
基 于 DSP和 FPGA的多电机状态监测系统设计
朱嘉伟，黄家才，盛天雷
( 南 京 工 程 学 院 自 动 化 学 院 ，江 苏 南 京 ，211167)
摘 要 ：基 于 DSP和 FPGA的 多 电 机 状 态 监 测 系 统 设 计 是 以 代 码 生 成 为 基 础 ，将 MATLAB与 D S P 结 合 ，通 过 MATLAB中的 SIMULINK模 块 将 所 搭 建 的 模 块 生 成 DSP所 能 识 别 的 C C S 的代码，采 用 QUARTUS软 件 编 写 FPGA的程序，将 六 路 A D 的数 据以及绝对值编码器的数据进行采集，实现高速度的数据采集以及数据运算。这种开发方式充分地利用了两种芯片的优 点 ，精 简 了 开 发 过 程 ，可 以 高 效 地 开 发 出 符 合 需 求 的 控 制 系 统 ，各 个 模 块 工 作 独 立 易 于 观 察 和 修 改 。 关 键 词 ：QUARTUS ;数 据 采 集 ；TMS320F28335 ; EP3C5E144C8N
地 址 的 寄 存 器 中 ，当 DSP发 出 读 取 信 号 时 将 对 应 数 据 发 送 给 DSP。D S P 的 硬 件 包 括 D S P 的最小系统、RS2 3 2 通信电路、 RS4 8 5 通信电路、D A 转换模块、H N T F 的接口电路，FPGA的 硬 件 包 括 FPGA的最小系统、A D 采 集电路、4 8 5 接口电路以 及 SVPWM的驱动电路。设计控制系统的硬件结构如图1 所 示 。
本 设 计 通 过 绝 对 值 编 码 器 、ADS8364、D SP和 FPGA实 现数据采集系统的设计，通 过 A D 采集相应的电压数据，采集 绝 对 值 编 码 器 的 位 置 信 息 和 多 圈 信 息 ，D S P 适 合 于 实 现 数 字 信 号 的 算 法 的 处 理 ，实 现 快 速 运 算 数 据 ，因此作为控制和运 算 处 理 器 。F P G A 可 以 实 现 并 行 数 据 的 读 取 和 存 储 ，可以 允 许 同时执行多个任务，因此作为数据采集的处理器。由 于 FPGA 时钟频率高的优点,可 以 实 现 对 高 速 采 集 的 要 求 ，因此通过 FPGA将 A D 的 数 据 传 送 给 D S P 能 够 实 现 更 快 的 传 输 。其优点 是 ：数据的存储和读取速度快，能够实现多路并行处理。
1 系统方案組十
基 于 DSP与 FPGA的 数 据 采 集 系 统 的 硬 件 主 要 以 TMS320F28335芯 片 作 为 控 制 芯 片 ，用 作 实 现 控 制 算 法 ，接 收 到 FPGA的数据后进行运算然后将得到的结果值返还给 FPGA。以 EP3C5E144C8N 芯 片 作 为 采 集 芯 片 ，用 于 采 集 模 数 转换后的数据以及绝对值编码器的输出数据并存放在对应
Abstract:This article is based on the code for the foundation, combines MATLAB and DSP, through the
SIMULINK module in MATLAB, build the module to generate the CCS code recognized by DSP, Write a FPGA program with QUARTUS software, the data of the six channel AD and the absolute encoder data are collected, to achieve high speed data acquisition and data operation. This way of development fully use of the advantages of the two kinds of chips, simplify the development process and efficieபைடு நூலகம்tly developed the control system that meets the requirements, the work of each module is independent and easy to observe and modify.
Keywords: QUARTUS;Data collection; TMS320F28335;EP3C5E144C8N
〇引言
在 当 今 社 会 ，常 用 的 数 据 采 集 系 统 [i]的采集速率一般较 慢 ，系 统 在 处 理 数 据 [2]时往往无法得a 实时的数据，这也导 致 了 数 据 处 理 的 实 时 性 较 差 ，而 且 当 今 常 用 的 数 据 采 集 的 处 理 器 和 数 据 处 理 的 处 理 器 往 往 是 同 一 个 的 处 理 器 [3]，即采用 单一的处理器同时 进 行 数 据 采 集 和 数 据 处 理 例 如 DSP、单片 机 ，这也 导 致 了 处 理 器 的 工 作 量 大 ，使得数据采集和处理的 速度更慢。