2021年中央财经大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)

2021年中央财经大学数据科学与大数据技术专业《计算机组成原理》
科目期末试卷A（有答案）
一、选择题
1、若数据在存储器中采用以低字节地址为字地址的存放方式（小端存储），则十六进制
数12345678H按自己地址由小到大依次存为（）。

A.12345678
B.87654321
C.78563412
D.34127856
2、某一计算机采用主存Cache存储层次结构，主存容量有8个块，Cache容量有4个块，采取直接映射方式。

若主存块地址流为0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一开始Cache为空，此期间Cache的命中率为（）。

A.13.3%
B.20%
C.26.7%
D.33.3%
3、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。

A.2
B.3
C.4
D.5
4、float 型数据常用IEEE754单精度浮点格式表示。

假设两个float型变量x和y分别存放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，则x和y
之间的关系为（）。

A.x<y且符号相同
B.x<y符号不同
C.x>y且符号相同
D.x>y且符号不同
5、假设有7位信息码010101，则低位增设偶校验位后的代码和低位增设奇校验位后的
代码分别为（）。

A.01101010 01101010
B.0101010 01101011
C.01101011 01101010
D.01101011 01101011
6、总线的通信控制主要解决（）问题。

A.由哪个主设备占用总线
B.通信双方如何获知传输开始和结束
C.通信过程中双方如何协调配合
D.B和C
7、在（）结构中，外部设备可以和主存储器单元统一编址。

A.单总线
B.双总线
C.三总线
D.以上都可以
8、将高级语言源程序转换为机器目标代码文件的程序是（）。

A.汇编程序
B.链接程序
C.编译程序
D.解释程序
9、下列选项中，能缩短程序执行时间的措施是（）。

1.提高CPU时钟频率Ⅱ.优化数据通路结构ll.对程序进行编译优化
A.仪I、Ⅱ
B.仅I、Ⅲ
C.仅Ⅱ、I
D.I、Ⅱ、Ⅲ
10、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（）。

I1：addR1，R2，R3；（R2）+（R3）→R1
I2：addR5，R2，R4；（R2）+（R4）→R5
I3：addR4，R5，R3；（R5）+（R3）→R4
I4：addR5，R2，R6；（R2）+（R6）→R5
A.I1和I2
B.I2和I3
C.I2和14
D.I3和14
11、某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。

假定CPU执行了100条指令，在其执行过程中，没有发生任何流水，线阻塞，此时
流水线的吞吐率为（）。

A.0.25x109条指令/秒
B.0.97x109条指令/秒
C.1.0x109条指令/秒
D.1.03x109条指令/秒
12、在下列寻址中，（）寻址方式需要先运算再访问主存。

A.立即
B.变址
C.间接
D.直接
13、某指令系统指令字长为8位，每一地址码长3位，用扩展操作码技术。

若指令系统具有两条二地址指令、10条零地址指令，则最多有（）条一地址指令。

A.20
B.14
C.10
D.6
14、传输一幅分辨率为640像素×480像素、65 536色的图片（采用无压缩方式），假设采用数据传输速度为56kbit/s，大约需要的时间是（）。

A.34.82s
B.42.86s
C.85.71s
D.87.77s
15、在独立编址的方式下，存储单元和I/O设备是靠（）来区分的。

A.不同的地址码
B.不同的地址线
C.不同的指令
D.不同的数据线
二、填空题
16、CPU能直接访问_______和_______，但不能直接访问磁盘和光盘。

17、一位十进制数，用BCD码表示需______位二进制码，用ASCII码表示需______位二进制码。

18、数控机床是计算机在_______方面的应用，邮局把信件自动分练是在计算机_______方面的应用。

19、不同机器有不同的_________RISC指令系统是_________指令系统的改进。

20、移码表示法主要用于表示浮点数的_______码，以利于比较两个_______数的大小和进行操作。

21、CPU能直接访问______和______但不能直接访问磁盘和光盘。

22、堆栈是一种特殊的_______寻址方式，它采用_______原理。

按构造不同，分为寄存器堆栈和_______堆栈。

23、数组多路通道允许________个设备进行________型操作，数据传送单位是________
24、中断处理需要有中断________。

中断________产生，中断________等硬件支持。

25、多媒体CPU是带有________技术的处理器。

它是一种________技术，特别适合于图像数据处理。

三、名词解释题
26、字长：
27、CCD：
28、特权指令：
29、总线协议：
四、简答题
30、叙述带有Cache存储器的计算机，其CPU读内存一次的工作过程。

31、RAM与ROM有何异同？
32、试比较同步控制、异步控制和联合控制的区别。

33、原理性地说明条件相对转移指令的指令格式和执行步骤。

五、计算题
34、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点
机和浮点机中的机器数形式。

35、一个16K×16位的存储器，有lK×4位的DRAM芯片，内部结构由64×64构成，试问：
1）采用异步刷新方式，如果最大刷新间隔为2ms，则相邻两行之间的刷新
间隔是多少？
2）如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设
存储器的存储周期为0.5us，“死区”占多少时间？“死时间率”为多少（刷新周
期为2ms）？
36、某32位计算机，CPU主频为800MHz，Cache命中时的CPI为4，Cache块大
小为32B；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为
40ns；存储器总线宽度为32位，总线时钟频率为200MHz，支持突发传送总线事务。

每次读突发传送总线事务的过程包括送首地址和命令、存储器准备数据和传送
数据。

每次突发传送32B，传送地址或32位数据均需一个总线时钟周期。

请回答下列问题，要求给出理由或计算过程。

1）CPU和总线的时钟周期各为多少？总线的带宽（即最大数据传输率）为多少？2）Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？3）存储器总线完成一次读突发传送总线事务所需的时间是多少？
4）若程序BP执行过程中，共执行了100条指令，平均每条指令需进行1.2次访存，Cache缺失率为5%，不考虑替换等开销，则BP的CPU执行时间是多少？
六、综合题
37、一个程序员在一台字长为32位的计算机上，写出下面的代码，从计算机计算能力是否充分利用的角度来看，该代码是否高效，如果高效请说明原因，如果还有缺点请指出，并提出解决方法并附上改进后的代码。

（char为8位存储空间，int为32位存储空间）
int compare（char*A，char*B）
if（A==B）
return strlen（A）；
int len，i；
if（strlen（A）>strlen（B））
1en=strlen（A）；
else
1en=strlen（B）；
for（i=0；i<len&&A[i]=B[i]；i++）；return i；
38、假设指令流水线分为取指令（IF）、指令译码/读寄存器（ID）、执行/有效地址计算（EX）、存储器访问（MEM）、结果写回寄存器（WB）5个过程段。

现有下列指令序列进入该流水线。

① ADD R1，R2，R；
② SUB R4，R1，R5；
③ AND R6，R1，R7；
④ OR R8，R1，R9；
⑤ XOR R10，R1，R11；
请回答以下问题：
1）如果处理器不对指令之间的数据相关进行特殊处理，而允许这些指令进
入流水线，试问上述指令中哪些将从未准备好数据的R1寄存器中取到错误的数据？
2）假如采用将相关指令延迟到所需操作数被写回到寄存器后再执行的方式，以解决数据相关的问题，那么处理器执行该指令序列需占用多少个时钟周期？
39、假定CPU主频为50MHz，CPI为4。

设备D采用异少中行通信方式向主机传送
7位ASCII字符，通信规程中有1位奇校验位和1位停止位，从D接收启动命令到字
符送入IO端口需要0.5ms。

请回答下列问题，要求说明理由。

（1）每传送一个字符，在异步串行通信线上共需传输多少位？在设备D持续上作
过程中，每秒钟最多可向1/0端口送入多少个字符？
（2）设备D采用中断方式进行输入/输出，示意图如下：
I/O端口每收到一个字符申请一次中断，中断响应需10个时钟周期，中断服务程
序共有20条指令，其中第15条指令启动D工作。

若CPU需从D读取1000个
字符，则完成这一任务所需时间大约是多少个时钟周期？CPU用于完成这一任务
的时间大约是多少个时钟周期？在中断响应阶段CPU进行了哪些操作？
参考答案
一、选择题
1、C
2、C
3、C
4、A
5、B
6、D
7、A
8、C
9、D。

“
10、B
11、C
12、B
13、B
14、D
15、C
二、填空题
16、cache 主存
17、4 7
18、自动控制人工智能
19、指令系统 CISC
20、阶码指对阶
21、cache 主存
22、数据先进后出存储器
23、1（单）传输数据块
24、优先级仲裁向量控制逻辑
25、MMX 多媒体扩展结构
三、名词解释题
26、字长：
一个数据字中包含的位数，反应了计算机并行计算的能力。

一般为8位、16位、32位或64位。

27、CCD：
电荷耦合器件，用于图像输入。

28、特权指令：
改变执行特权的指令，用于操作系统对系统资源的控制
29、总线协议：
总线通信同步方式规则，规定实现总线数据传输的定时规则。

四、简答题
30、解析：
1）CPU将内存地址加载到地址总线，并发出读信号。

2）Cache从地址总线截取内存地址，解析出该地址所在的内存块号。

3）查阅主存Cache地址映射变换机构，若该主存块已调入Cache，则为命中，进入4），否则，转入6）。

4）将对应的Cache块号与主存地址中的块内地址拼接，形成Cache地址，访问Cache存储体，同时阻断主存的读。

5）由Cache 读出的数据经数据总线送往CPU。

6）在不命中的情况下，维持主存的读，由主存读出的数据经数据总线送往CPU。

7）同时查阅Cache是否有剩余的空间允许新的块调入，如有，则转入9）。

8）启动Cache替换机构，留出一个Cache块位置。

9）“打通”直接调度通路，将该主存块调入Cache，并修改标记。

31、答：rom是只读存储器，对它只能读，不能写，断电后其数据能保存。

Ram随机读
写存储器，速度快，断电后数据消失；
32、答：同步控制方式：任何一条指令或指令中任何一个微操作的执行都是事先确定的，并且都是受统基准时标的时序信号所控制的方式。

异步控制方式：不存在基准时标信号，
没有固定的周期节拍和严格的时钟同步，执行每条指令和每个操作需要多少时间就占用多
少时间。

联合控制方式：是前两者的相结合。

对各种不同指令的微操作实行大部分统一，
小部分区分对待的方法。

33、解析：
1）按指令功能分类，一般可将指令分为以下几类：
①算术和逻辑运算指令：每台计算机都不可或缺的指令，用来完成算术逻辑
运算。

②移位指令：用来完成算术移位和逻辑移位。

③数据传送指令：用来完成CPU与主存储器之间的数据传送，在统一编址的
机器中还可以用来完成CPU与I/O设备的数据传送。

④转移指令、子程序调用与返回指令：主要用来改变指令执行次序的问题。

⑤其他指令：停机指令，开、关中断指令等。

2）按操作数个数分类，一般可分为：
①零操作数指令。

②单操作数指令。

③双操作数指令。

④多操作数指令。

五、计算题
34、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。

定点数表示：x=0.0001101000。

浮点数规格化表示：x=0.1101000000×2-11"。

定点机中：[x]原=[x]补=[x]反=0.0001101000。

浮点机中：
[x]原=1，0011；0.1101000000。

[x]补=1，1101；0.1101000000。

[x]反=1，1100；0.1101000000。

35、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。

1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25μs，可取的刷新间隔为31μs。

2）如果采用集中刷新方式，则存储器刷新一遍最少用64个存储周期，因为存储器的存储周期为0.5μs，则“死区”=0.5μs×64=32μs，“死时间
率”=32μs/2000μs×100%=l.6%。

36、解析：
1）CPU的时钟周期为1/800MHz=1.25ns。

总线的时钟周期为1/200MHz=5ns。

总线带宽为4B×200MHz=800MB/s或4B/5ns=800MB/s。

2）因为每次读突发传送32B，而Cache块大小恰好是32B，所以只需要1个读突发传送总线事务来完成一个主存块的读取。

3）一次读突发传送总线事务包括一次地址传送和32B数据传送：用1个总线时钟周期传输地址，即5ns；首先，根据低位交叉存储器的工作原理，数据全部读出需要40ns+（8-1）×5ns=75ns。

但是，在第40ns时，数据的读取与传输是可以重叠的，所以只需要加上最后一个体读出的数据的传输时间即可，即5ns。

故读突发传送总线事物时间为5ns+75ns+5ns=85ns。

4）BP的CPU执行时间包括Cache命中时的指令执行时间和Cache缺失时带来的额外开销。

命中时的指令执行时间：100×4×l.25ns=500ns。

指令执行过程中Cache缺失时的额外开销：1.2×100×5%×85ns=510ns。

可得，BP的CPU执行时间：500ns+510ns=1010ns。

六、综合题
37、解析：
本函数最主要的操作就是A[]=B]，但由于A]和B]都是char类型的，故每次用32位的运算器来进行char变量的比较，都是将char变量转换为int类型后进行比较的。

这其实浪费了运算器3/4的运算能力。

所以改进方法就是，一次比较连续的4个char变量，代码如
int compare（char*a，char*B）
if（A==B）
return strlen（A）；
int*a，*b；
char*al，*b1；
a=（int*）A；
b=（int*）B；
while（*a++==*b++）；
a1=（char*）--a；
b1=(char*)--b;
while(*al++==*b1++);
--b1;
return b1-B;
}
38、解析：
1）由题中指令序列可见，ADD指令后的所有指令都用到ADD指令的计算结果。

表列出了未采用特殊处理的流水线示意，表中ADD指令在WB段才将计算结果写入寄存器R，中，但SUB指令在其ID段就要从寄存器R1中读取该计算结果。

同样AND指令、OR指令也将受到这种相关关系的影响。

ADD指令只有到第5个时钟周期末尾才能结束对寄存器R的写操作，使XOR指令可以正常操作，因为它在第6个时钟周期才读寄存器R1的内容。

2）表是对上述指令进行延迟处理的流水线示意。

由表可见，从第一条指令进入流水线到最后一条指令流出流水线，共需12个时钟周期。

39、解析：
（1）每传送一个ASCI字符，需要传输的位数有1位起始位，7位数据位（ASCII字符占7位）、1位校验位和1位停止位，故总位数位1+7+1+1=10。

I/O端口每秒钟最多可接收1000/0.5=2000个字符。

（2）一个字符传送时间包括：设备D将字符送I/O端口的时间、中断响应时间和中断服务程序前15条指令的执行时间。

时钟周期为1/（50MHz）=20ns，设备D将字符送I/O端口的时间为0.5ms/20ns=2.5×104个时钟周期。

一个字符的传送时间大约2.5×104+10+15×4=25070个时钟周期。

完成1000个字符传送所需时间大约为1000×25070=25070000个时钟周期。

CPU用于该任务的时间大约为1000×（10+24×4）=9×104个时钟周期在中断响应阶段，CPU主要进行以下操作：关中断、保护断点和程序状态、识别中断源。