《电子电路设计与制作》 任务七 时序逻辑电路的设计与制作单元测试题

第七章
1.时序逻辑电路的输出不仅和当时输入的逻辑值有关，而且与电路以前曾输入过的逻辑信号有关，这类逻辑电路称为(时序逻辑电路)
2.按照时序逻辑电路的工作方式可将(时序逻辑电路分为同步时序逻辑电路为异步时序逻辑电路)。

3.时序逻辑电路通常包括组合(电路和存储电路)两部分，时序逻辑电路中的组合逻辑电路可以非常简单，但必须有存储电路，且存储电路的输出必须反馈输入端，与输入信号一起决定电路的输出状态。

4.数字钟就是一种典型的(时序逻辑电路)
5.秒计数器，分计数器为(60进制计数器)；
6.时计数器和周计数器分别是(24进制)和(7进制计数器)；
7.秒脉冲发生器是由(555构成的多谐振荡器)；
8.报时电路是由(一个555构成的单稳态触发器)和(一个555的多谐振荡器)组成。

9.校时电路则由(数据选择器)和(单次脉冲)发生器构成。

10.秒脉冲发生器采用(555构成多谐振荡器)来实现。

11.秒、分计数模块均采用(74ALS160构成的60进制计数器)进行计数再由译码器及七段LED 显示其构成，唯一不同的是秒计数模块是用秒脉冲作为时钟信号，分计数模的时钟信号则是秒计数器的进位信号。

12.74ALS160是(可预置数的十进制计数器)。

13. 60进制计数器采用(同步脉冲计数)，
14.时计数模块采用两片(74ALS160构成的24进制计数)器进行计数
15.整点报时由(555单稳态触发器以及555多谐振荡器)构成。

16.其功能是在整点时用频率为1000HZ的脉冲波驱动扬声器发声(2秒钟)。

17.当分计数模块没有进位信号，即没有计数到59时，IC1的2脚输入为(高电平)，3脚输出(低电平)。

18.IC2的4脚为(低电平)，IC2处于(清零)状态，其3脚始终(输出低电平)，扬声器不发出声响。

19.而当分计数模块有进位信号时，IC1的2脚输入为(低电平)，此时IC1具有(延时)功能，它的3脚将会输出时间为Tw的高电平
20.在IC1的3脚输出高电平的这段时间内，IC2的4脚为(高电平)，IC2处于(正常工作)状态，
21.校时电路由(数据选择器)及(单次脉冲发生器)组成
23.74ALS160是(可预置数的十进制同步计数器)
24.RCO:(进位输出端，计数满9的时候为1，其余状态为0)。

25.ENT、ENP:(计数控制端，二者均为1是，正常计数；只要有一个为0时，计数器工作在保持状态)。

26.CLK:(时钟输入端，上升沿有效)。

27.LOAD:(同步并行置数控制端，低电平有效)。

28.CLR：(异步清零输入端，低电平有效)。

29.74ALS160具有(超前进位)功能，当计数溢出时，进位输出端RCO输出一个高电平脉冲，宽度为AQ的高电平部分
30.74ALS160加上各种门电路可以构成(任意的N)为计数器。

31. CD4511是一个用于(驱动共阴极LED （数码管）显示器的BCD 码—七段码译码器).
32.CD4511是具有(BCD转换、消隐和锁存控制、七段译码及驱动)功能的CMOS电路。

33.CD4511能提供（较大的拉电流，可直接驱动LED显示器）。

34.(74ALS157)是4路的2选1数据选择器
35.74HC113是(两路JK触发器).
36.与分秒计数模块一样用反馈清零法将高位的输出端1Q和低位输出端3Q用与非门连接到高位的MR端即可实现(0到23的计数).
37.电路通过按键改变(JK触发)的输出状态，其输出状态控制数据选择器74ALS157使能端EN，EN为低电平时，选通A路信号；EN为高电平时，选通B路信号。

38.将A、B路信号分别接上(单次脉冲)和(各计数模块)的进位信号，这样便可实现在自动计时和校时两个状态间的相互切换
39.单次脉冲则由简单的按键电路产生，设置了(7个按键可以对时、分、秒的十位)和(各位分别进行校准)，快捷方便
40.555内部结构包括(两个电压比较器C1)和(C2，一个基本RS触发器)和(一个集电极开路的放电三极管TD)三部分构成
41.V i1是比较器C1的反相输入端，也称(阈值端)，用(TH)表示。

42.V i2是比较器C2的同相输入端，也称(触发端)，用(TR)表示。

43.555定时器的逻辑功能主要取决于(比较器C1、C2的工作状态)。

44.为了提高电路的负载能力，在输出端接(缓冲器G4)。

45.TD与R接成的反相输出端VO′与VO在高、低电平状态上(完全相同)。

46.CD4511的管脚功能A3、A2、A1、A0：(BCD码输入端)。

47.CD4511的管脚功能LT:测试(输入端)，LT=0 时，译码输出全为1，七段均(发亮)，显示“8”，用来(检测数码管是否损坏)。

48.CD4511的管脚功能BI:消隐输入(控制端)，当LT=1，BI=0 时，译码输出全为0，数码管的每一段均(处于熄灭状)，不显示数字。

49.CD4511的管脚功能LE:锁定(控制端)，当LE=0时，允许译码输出。

LE=1时译码器是(锁定状态)，译码器输出被保持在LE=0时的数值。

50.CD4511内接有(上拉电阻)，故只需在输出端与(数码管段之间串入限流电阻)即可工作。

51.CD4511该译码器还有(拒伪码)功能，当输入码超过1001时，输出全为0，数码管(熄灭)。

52.74ALS157 E:工作（控制端），当E=0时，芯片(正常工作)；当E=1时，输出全为(0)。

53.74ALS157 S:(使能端)，当S=0时，选通(I0路)；当S=1时，选通(I1路)。

54.74ALS04是(六输入非门).
55.74ALS00是(四2输入与非门).
56.74AS10为(三3输入与非门)
57.(74AS08)为四2输入与门
58.74ALS32是（四2输入或门）
第七章
1.时计数器是（A）进制
A.24进制
B.7进制
C.9进制
D.8进制
2.周计数器是（B）进制
A.24进制
B.7进制
C.12进制
D.8进制
3.报时电路是（A）组成
A.由一个555构成的单稳态触发器和一个555的多谐振荡器
B.由一个555构成的双稳态触发器
C.由一个555构成的双稳态触发器和一个555的多谐振荡器
D.由一个555构成的单稳态触发器
4.74ALS160是可预置数的（C）进制计数器
A.8进制
B.12进制
C.10进制
D.7进制
5.由两片74ALS160扩展为（A）进制的计数器
A.60
B.40
C.55
D.50
6.当低位计数器计数满（B）时，其进位端RCO输出高电平
A.7
B.9
C.8
D.10
7.用反馈清零法将高位的输出端1Q和2Q用与非门连接到高位的MR端即可实现（D）的计数
A.1到58
B.0到60
C.1到59
D.0到59
8.时计数模块采用两片74ALS160构成的（C）进制计数器进行计数
A.12
B.36
C.24
D.10
9.分秒计数模块一样用反馈清零法将（A）
A.高位的输出端1Q和低位输出端3Q
B.低位的输出端1Q和低位输出端3Q
C.高位的输出端3Q和低位输出端3Q
D.高位的输出端1Q和高位输出端3Q
10.整点报时由（B）构成
A.555多谐振荡器
B.555单稳态触发器以及555多谐振荡器
C.555单稳态触发器
D.555双稳态触发器以及555多谐振荡器
11.在整点时用频率为1000HZ的脉冲波驱动扬声器发声（A）秒钟
A.2
B.4
C.5
D.3
12.IC2的4脚为低电平，IC2处于清零状态，其3脚始终输出（C）电平
A.高
B.中
C.低
13.3脚将会输出时间为Tw的（A）电平
A.高
B.低
C.中
14.EN为低电平时，选通（C）路信号
A.B
B.C
C.A
D.D
15.EN为高电平时，选通（B）路信号
A.A
B.B
C.C
D.D
16.设置了（A）个按键可以对时、分、秒的十位和各位分别进行校准，快捷方便
A.7
B.6
C.5
D.9
17.555内部结构包括（A）构成
A.两个电压比较器C1和C2，一个基本RS触发器和一个集电极开路的放电三极管TD
B.一个电压比较器C1，一个基本RS触发器和一个集电极开路的放电三极管TD
C.两个电压比较器C1和C2
D.两个电压比较器C1和C2，一个基本RS触发器和一个集电极开路的放电三极管TD
18.74ALS160是可预置数的（A）进制同步计数器
A.十进制
B.十二进制
C.八进制
D.七进制
19.RCO:进位输出端，计数满9的时候为（C），其余状态为0
A.0
B.2
D.3
20.ENT、ENP:计数控制端，二者均为（B）是，正常计数；只要有一个为(B)时，计数器工作在保持状态
A.2,2
B.1,0
C.2,0
D.1,1
21.CD4511是一个用于驱动共阴极LED （数码管）显示器的BCD 码—（D）段码译码器
A.10
B.6
C.8
D.7
22.LT:测试输入端，LT=0 时，译码输出全为（A），七段均发亮，显示“8”，用来检测数码管是否损坏
A.1
B.2
C.0
D.3
23.BI:消隐输入控制端，当（B）时，译码输出全为0，数码管的每一段均处于熄灭（消隐）状态，不显示数字
A.LT=0，BI=0
B.LT=1，BI=0
C.LT=1，BI=1
D.LT=0，BI=1
24.LE:锁定控制端，当LE=0时，允许译码输出。

（C）时译码器是锁定（保持）状态，译码器输出被保持在LE=0时的数值
A.LE=0
B.LE=2
C.LE=1
D.LE=3
25.CD4511的真值表该译码器还有拒伪码功能，当输入码超过1001时，输出全为（B），数码管熄灭
A.1
B.0
C.2
D.3
26.74ALS157是（A）选择器
A.4路的2选1数据
B.4路的3选2数据
C.4路的3选1数据
D.5路的2选1数据
27.E:工作控制端，当（B）时，芯片正常工作
A.E=1
C.E=3
D.E=2
28.E:工作控制端，当（B）时，输出全为0
A.E=0
B.E=1
C.E=2
D.E=3
29.S:使能端，当S=0时，选通（D）路
A.I2
B.I1
C.I3
D.I0
30.S:使能端，当S=1时，选通（A）路
A.I1
B.I0
C.I2
D.I3
31.74HC113是（B）JK触发器
A.一路
B.二路
C.三路
D.四路
32.74ALS04是（A）输入非门
A.六
B.五
C.七
D.十
33.74ALS00是（C）
A.四1输入与非门
B.三2输入与门
C.四2输入与非门
D.四3输入与非门
34.74AS10为（B）
A.三1输入与非门
B.三3输入与非门
C.四3输入或门
D.三2输入与非门
35.74AS08为（D）
A.三2输入与门
B.四3输入与门
C.三3输入或门
D.四2输入与门
36.74ALS32是（C）
A.四2输入与门
B.三2输入或门
C.四2输入或门
D.四2输入与非门
37.计数器以秒为单位从（A）
A.24递减到0
B.24递减到1
C.25递减到1
D.0递加到24
38.555内部结构（B）是C1和C2的基准电压
A.V R1
B.V R1和V R2
C.V R1和V R3
D.V R2
39.555内部结构（A）是控制电压输入端
A.VCO
B.VC1
C.VCC
D.VR2
40.555定时器的逻辑功能主要取决于（D）的工作状态
A.C2
B.RS触发器
C.C1
D.C1、C2
41.为了提高电路的负载能力，在输出端接（C）
A.RS触发器
B.C1
C.缓冲器G4
D.三极管TD
42.TD与R接成的反相（B）在高、低电平状态上完全相同。

A.输出端VO′
B.输出端VO′与VO
C.输出端VC1与VO
D.输出端VO
43.74ALS160 RCO:进位输出端，计数满（D）的时候为1，其余状态为0
A.6
B.7
C.8
D.9
44.由555产生的（C）脉冲由此输出至秒计数器输入端
A.2Hz
B.3Hz
C.1Hz
D.6Hz
45.校时电路由哪两部分（AC）组成
A.数据选择器
B.JK触发器
C.单次脉冲发生器
D.RS触发器
46.（B）是比较器C2的同相输入端
A.V R2
B.V i2
C.V C2
D.V C1
47.74ALS160具有（A）功能
A.超前进位
B.负载
C.消隐
D.BCD转换
任务七：
1.秒计数器，分计数器为60进制计数器；时计数器和周计数器分别是24进制和7进制计数器（对）
2.秒计数器，分计数器为10进制计数器；时计数器和周计数器分别是24进制和7进制计数器（错）
3.秒计数器，分计数器为60进制计数器；时计数器和周计数器分别是12进制和7进制计数器（错）
4.秒计数器，分计数器为60进制计数器；时计数器和周计数器分别是24进制和16进制计数器（错）
5.分计数器，时计数器为60进制计数器；秒计数器和周计数器分别是24进制和7进制计数器（错）
6.秒脉冲发生器是由555构成的多谐振荡器；报时电路是由一个555构成的单稳态触发器和一个555的多谐振荡器组成。

校时电路则由数据选择器和单次脉冲发生器构成。

（对）
7.秒脉冲发生器是由555构成的多谐振荡器；报时电路是由两个555构成的单稳态触发器和一个555的多谐振荡器组成。

校时电路则由数据选择器和单次脉冲发生器构成。

（错）
8.秒脉冲发生器是由555构成的多谐振荡器；报时电路是由一个555构成的单稳态触发器和两个555的多谐振荡器组成。

校时电路则由数据选择器和单次脉冲发生器构成。

（错）
9.秒脉冲发生器是由555构成的多谐振荡器；报时电路是由一个555构成的单稳态触发器和一个555的多谐振荡器组成。

校时电路则由数据选择器和多次脉冲发生器构成。

（错）
10.555定时器是一种结构简单、使用方便灵活、用途广泛的多功能电路（对）
11.555定时器是一种结构复杂、使用方便灵活、用途广泛的多功能电路（错）
12.555定时器是一种结构简单、使用方便灵活、用途不广泛的多功能电路（错）
13.10.555定时器是一种结构简单、使用不方便、用途少的多功能电路（错）
14.74ALS160是可预置数的十进制同步计数器（对）
15.74ALS160是可预置数的十六进制同步计数器（错）
16.74ALS160是不可预置数的同步计数器（错）
17.74ALS160是可预置数的二进制同步计数器（错）
18.74ALS160是可预置数的十进制的计数器（错）
19.CD4511是一个用于驱动共阴极LED （数码管）显示器的BCD 码—七段码译码器，是具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路。

（对）
20.CD4511是一个用于驱动共阳极LED （数码管）显示器的BCD 码—七段码译码器，是具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路。

（错）
21.CD4511是一个用于驱动共阴极LED （数码管）显示器的BCD 码—六段码译码器，是具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路。

（错）
22.整点报时电路则有门电路构成的判断模块对时计时和分计时的输出进行判断，从而实现整点报时。

（对）
23.整点报时电路则有门电路构成的判断模块对时计时和秒计时的输出进行判断，从而实现整点报时。

（错）
24.整点报时电路则有门电路构成的判断模块对周计时和分计时的输出进行判断，从而实现整点报时。

（错）
25.整点报时电路则有门电路构成的判断模块对时计时和分计时的输出不进行判断，从而实现整点报时。

（错）
26.秒、分计数模块均采用74ALS160构成的60进制计数器进行计数再由译码器及七段LED 显示其构成，唯一不同的是秒计数模块是用秒脉冲作为时钟信号，分计数模块的时钟信号则是秒计数器的进位信号。

（对）
27.时、分计数模块均采用74ALS160构成的60进制计数器进行计数再由译码器及七段LED 显示其构成，唯一不同的是秒计数模块是用秒脉冲作为时钟信号，分计数模块的时钟信号则是秒计数器的进位信号。

（错）
28.秒、周计数模块均采用74ALS160构成的60进制计数器进行计数再由译码器及七段LED 显示其构成，唯一不同的是秒计数模块是用秒脉冲作为时钟信号，分计数模块的时钟信号则是秒计数器的进位信号。

（错）
29.秒、分计数模块均采用74ALS160构成的10进制计数器进行计数再由译码器及七段LED 显示其构成，唯一不同的是秒计数模块是用秒脉冲作为时钟信号，分计数模块的时钟信号则是秒计数器的进位信号。

（错）
30.秒、分计数模块均采用74ALS160构成的60进制计数器进行计数再由译码器及五段LED 显示其构成，唯一不同的是秒计数模块是用秒脉冲作为时钟信号，分计数模块的时钟信号则是秒计数器的进位信号。

（错）
31.秒、分计数模块均采用74ALS160构成的60进制计数器进行计数再由译码器及七段LED 显示其构成，唯一不同的是秒计数模块是用秒脉冲作为时钟信号，分计数模块的时钟信号不是秒计数器的进位信号。

（错）
32.秒、分计数模块采用74ALS160构成的60进制计数器进行计数再由译码器及七段LED 显示其构成，唯一相同的是秒计数模块是用秒脉冲作为时钟信号，分计数模块的时钟信号则是秒计数器的进位信号。

（错）
33.时计数模块采用两片74ALS160构成的24进制计数器进行计数，再由译码器及七段LED 显示。

（对）
34.时计数模块采用两片74ALS160构成的16进制计数器进行计数，再由译码器及七段LED 显示。

（错）
35.时计数模块采用两片74ALS160构成的24进制计数器进行计数，再由译码器及五段LED 显示。

（错）
36.74ALS160具有超前进位功能，当计数溢出时，进位输出端RCO输出一个高电平脉冲，
宽度为AQ的高电平部分。

74ALS160加上各种门电路可以构成任意的N为计数器。

（对）37.74ALS160不具有超前进位功能，当计数溢出时，进位输出端RCO输出一个高电平脉冲，宽度为AQ的高电平部分。

74ALS160加上各种门电路可以构成任意的N为计数器。

（错）38.74ALS160具有超前进位功能，当计数溢出时，进位输入端RCO输入一个高电平脉冲，宽度为AQ的高电平部分。

74ALS160加上各种门电路可以构成任意的N为计数器。

（错）39.74ALS160具有超前进位功能，当计数溢出时，进位输出端RCO输出一个高电平脉冲，宽度为AQ的高电平部分。

74ALS160加上各种门电路不可以构成任意的N为计数器。

（错）40.74ALS160具有超前进位功能，当计数开始时，进位输出端RCO输出一个高电平脉冲，宽度为AQ的高电平部分。

74ALS160加上各种门电路不可以构成任意的N为计数器。

（错）任务七：
1.秒脉冲发生器采用什么构成多谐振荡器来实现。

答：555
2.
图7-1 秒脉冲电路设计图
图2-14中OUT引脚为555的输出端，即由555产生的1Hz脉冲由此输出至秒计数器输入端。

接通电源后，电容C6被充电，当2脚的电压上升到2/3VCC时，3脚输出低电平，此时电容放电，2脚电压下降。

当2脚电压下降到1/3VCC时，3脚输出高电平。

电容器C6放电所需的时间为：
当放电结束时，VCC通过R6、R7向电容C6充电，2脚电压由1/3VCC上升到2/3VCC 所需的时间为：
当2脚电压上升到2/3VCC时，电路又翻转，输出低电平。

如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。

其振荡频率为：
由于此处需要产生1Hz的脉冲，所以由其振荡频率公式取6C=10Μf,可以计算出：答：
3.秒、分计数模块均采用74ALS160构成的60进制计数器进行计数再由译码器及七段LED 显示其构成，唯一不同的是秒计数模块是用秒脉冲作为时钟信号，什么则是秒计数器的进位信号。

答：分计数模块的时钟信号
4.整点报时由555单稳态触发器以及555多谐振荡器构成。

其框图如图7-9所示。

图7-9 555多谐振荡器框图
其功能是在整点时用频率为1000HZ的脉冲波驱动扬声器发声2秒钟。

当分计数模块没有进位信号，即没有计数到59时，IC1的2脚输入为高电平，3脚输出低电平。

此时，IC2的4脚为低电平，IC2处于清零状态，其3脚始终输出低电平，扬声器不发出声响。

而当分计数模块有进位信号时，IC1的2脚输入为低电平，此时IC1具有延时功能，它的3脚将会输出时间为Tw的高电平，Tw的计算公式为：
，
要使得Tw=2s，根据公式可计算出R1=100kΩ, C1=20μF。

在IC1的3脚输出高电平的这段时间内，IC2的4脚为高电平，IC2处于正常工作状态状态，由公式
可以算出R2=510Ω，R3=470Ω，C3=1μF，IC2的3脚输出频率为1000HZ的脉冲波驱动扬声器发声。

其电路设计如图7-10所示：
图7-11 电路设计图
答：
5.电路通过按键改变JK触发器的输出状态，其输出状态控制数据选择器74ALS157使能端EN，EN为低电平时，选通A路信号；EN为高电平时，选通B路信号。

将A、B路信号分别接上单次脉冲和各计数模块的进位信号，这样便可实现在自动计时和校时两个状态间
的相互切换。

单次脉冲则由简单的按键电路产生，设置了7个按键可以对什么分别进行校准，快捷方便。

其原理图如图7-13所示。

图7-13 原理图
答：时、分、秒的十位和各位
6.
图7-14 555定时器内部结构图
由图可以看出，555内部结构包括哪三部分构成。

答：两个电压比较器C1和C2，一个基本RS触发器和一个集电极开路的放电三极管TD
7.
74ALS160是可预置数的十进制同步计数器，其管脚图如图7-15所示。

图7-15 74ALS160管脚图
RCO:ENT、ENP:CLK:LOAD: CLR：。

答：RCO:进位输出端，计数满9的时候为1，其余状态为0。

ENT、ENP:计数控制端，二者均为1是，正常计数；只要有一个为0时，计数器工作在保持状态。

CLK:时钟输入端，上升沿有效。

LOAD:同步并行置数控制端，低电平有效。

CLR：异步清零输入端，低电平有效。

8.CD4511管脚图如图7-16所示。

图7-16 CD4511管脚图
CD4511的管脚图CD4511是一个用于驱动共阴极LED （数码管）显示器的BCD 码—七段码译码器，是具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路。

能提供较大的拉电流，可直接驱动LED显示器。

介绍他的功能：
答：A3、A2、A1、A0：BCD码输入端。

LT:测试输入端，LT=0 时，译码输出全为1，七段均发亮，显示“8”，用来检测数码管是否损坏。

BI:消隐输入控制端，当LT=1，BI=0 时，译码输出全为0，数码管的每一段均处于熄灭（消隐）状态，不显示数字。

LE:锁定控制端，当LE=0时，允许译码输出。

LE=1时译码器是锁定（保持）状态，译码器输出被保持在LE=0时的数值。

9.
表7-4 功能表
图7-18 74ALS157管脚图
看图讲解：
答E:工作控制端，当E=0时，芯片正常工作；当E=1时，输出全为0。

S:使能端，当S=0时，选通I0路；当S=1时，选通I1路。