计算机组成原理重点汇总

计算机组成原理重点汇总
作者: 日期:
《计算机组成原理》考试重点整理
不完整的自己添加！！!
1.2如何理解计算机系统的层次结构?
解：（1）第一级：实际机器M1 （机器语言机器），机器语言程序直接在M1上执行；（2）
二级：虚拟机器M2 （汇编语言机器），将汇编语言程序先翻译成机器语言程序，再在M1 执行；（3）第三级：虚拟机器M3（高级语言机器），将高级语言程序先翻译成汇编语言程序,
再在M2、M1 （或直接到M1 ）上执行；（4）第零级：微程序机器M0 （微指令系统），
硬件直接执行微指令。

（5）实际上，实际机器M1和虚拟机器M2之间还有一级虚拟机,
它是由操作系统软件构成，该级虚拟机用机器语言解释操作系统。

（6 ）虚拟机器M3还可以向上延伸，构成应用语言虚拟系统。

1.5冯•诺依曼计算机的特点是什么?
(1) 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；
指令和数据以同等地位存放于存储器内，并可以按地址访问；
指令和数据均用二进制表示；
指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示
（4）
操作数在存储器中的位置;
（5）指令在存储器中顺序存放，通常自动顺序取出执行；
机器以运算器为中心（输入输出设备与存储器间的数据传送通过运算器完成。

1.6 画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主
要技术指标。

解：现代的计算机组成框图如图 1.1所示:
各部件的功能：
(1) 运算器用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内； (2) 存储器用来存放数据和程序；
(3) 控制器用来控制、指挥程序和数据的输入，运行以及处理运算结果。

⑷输入设备用来将人们熟悉的信息形式转换为机器能识别的信息形式，常见有键盘、 鼠标等。

⑸输出设备可以将机器运算结果转换为人们熟悉的信息形式，如打印机输出，显示器 输出。

硬件的主要技术指标：
机器字长： 存储容量： 计算机的运算速度与许多因素有关，如机器的主频、执行什样的操作、
主存本身的速度。

现在机器的运算速度普遍采用单位时间内执行指令的平均条数来衡量， 并
用Ml PS 作为计量单位，也可以用CPI ，即执行一条指令所需要的时钟周期数或用浮点运算 次数每秒来衡量。

总线的分类：
按数据传送方式可分为并行传输总线和串行传输总线；按总线的适用范围分为： 计算机总线、测控总线网络通信总线；按连接部件分为：片内总线、系统总线(可 分为数据总线、地址总线和控制总线)和通信总线
总线特性：机械特性、电气特性功能特性和时间特性。

总线性能指标：
1. 总线宽度：通常是指数据总线的根数，用 bit 位表示，如8根、16根……
2. 总线带宽：总线的数据传输速率，即单位时间内总线上传输数据的位数用 Mbps 表示；
3. 时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟 不同步的总线称为异步同步；
4. 总线复用：一天信号线上分时传送两种信号；
指CPU —次能处理数据的位数，通常与
CPU 的寄存器位数有关。

包括主存容量和辅存容量，存放二进制代码的总数=存储单元个数X 存
⑴ ⑵ 储字长。

运算速度:
5. 信号线数：地址总线、数据总线和控制总线三种总线的总和；
6. 总线控制方式：包括突发工作、自动配置、仲裁方式、逻辑方式和计数方式等;
7. 其他指标：如负载能力、电源电压、总线宽度能否扩展。

总线标准：可视为系统与各模块、模块与模块之间的一个互联的标准界面。

3.4为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式 响应时间最快？哪种方式
对电路故障最敏感？
解：总线判优控制（或称仲裁逻辑）解决多个部件同时申请总线时的使用权分配问题，
分为集中式和分布式两种，
前者将控制逻辑集中在一处 （如在CPU 中），后者将控制逻辑分
散在与总线连接的各个部件或设备上。

常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；
特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式
优先级设置较灵活， 对故障不敏感，连线及控制过程较复杂； 独立请求方式速度最快， 但硬
件器件用量大，连线多，成本较高。

1.
申请分配阶段：由需要使用总线的主模块提出
申请，
经总线仲裁机构决定下一传输周期的 总线使用
权授予某一申请者；
2. 寻址阶段：取得了使用权的主模块通过总线发出本次要访问的从模块的地址及有关命令，
启动参与本次传输的从模块；
4. 结束阶段：主模块的有关信息均从系统总线上撤出，让出总线使用权
总线通信控制主要解决通信双方如何获知传输开始和传输结束，
以及通信双方如何协调如何
分配。

通常主要有四种方式：同步通信、异步通信、半同步通信和分离式通信。

3.8为什么说半同步通信同时保留了同步通信和异步通信的特点？
解：半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输 时间不一致，因此工作效
率介于两者之间。

4.3存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算 机如何管理
这些层次？
答：存储器的层次结构主要体现在
Cache-主存层次在存储系统中主要对
析，CPU 访存速度加快，接近于 Cache
主存-辅存层次在存储系统中主要起扩容作
用，即从程序员的角度看，他所使用的存储 器其容量和位价接近于辅存，而速度接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位 价低的优化效果。

主存与CACHE 之间的信息调度功能全部由硬件自动完成。

而主存与辅存层次的调度
Cache-主存和主存-辅存这两个存储层次上。

CPU 访存起加速作用，即从整体运行的效果分 的速
度，而寻址空间和位价却接近于主存。

目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。

因此，这两个层次上的调度或转换操作对于程序员来说都是透明的（即程序员不
知道）。

4.9什么叫刷新？为什么要刷新？说明刷新有几种方法。

解：刷新：对DRAM定期进行的全部重写过程。

刷新原因：因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定
期刷新操作。

常用的刷新方法有三种：集中式、分散式、异步式。

集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。

分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。

异步式：是集中式和分散式的折衷。

动态RAM 和静态RAM 的比较:
1.在同样大小的芯片中，动态RAM的集成度远高于静态RAM;
2.动态RAM行、列地址按先后顺序传送，减少了芯片引脚，封装尺寸也减少;
3.动态RAM 的功耗比静态RAM 的小;
4..动态RAM的价格比静态RAM 的便宜;
动态RAM的缺点：1.速度慢；2.动态RAM需要再生，需要配置再生电源，也需要消耗一部分功率。

4.33简要说明提高访存速度可采取的措施。

（1）采用高速器件，选取存取周期短的芯片，可提高存储器的速度;
⑵ 采用Cache，CPU将最近期要用的信息先调入Cache，而Cache的速度比主存
快得多，这样CPU每次只需从Cache中取出或存入信息，从而缩短了访存时间,
提高了访存速度。

（3）调整主存结构，如采用单体多字结构（在一个存取周期内读出多个存储字，可增
加存储器的带宽），或采用多体结构存储器。

Cache 的基本结构：Cache 存储体、地址映射变换机构、替换机构、
地址映射方式：直接映射、全相联隐射和组相连映射。

输入输出系统的发展 4阶段：早期阶段（早期的I/O 设备比较少，I/O 通过CPU ）接口模块和DMA 阶段、具有通道结构的阶段、具有 I/O
I/O 设备与主机信息传送的控制方式：
程序查询方式、程序中断方式、直接存储器存取方式
传送；
工作时，处理总线控制权的转交，避免因进入
DMA 工作而影响
CPU 正常活动或引起总线竞争；
3. 在DMA 期间管理系统总线，控制数据传输；
4. 确定数据传送的起始地址和数据长度，修正数据传送过程中的数据地址和数据长度；
5. 在数据块传送结束时，给出 DMA 操作完成的信号。

DMA 接口基本组成：主存地址寄存器（AR ）、字计
数器（WC ）、数据缓冲寄存器（BR ）、
DMA 控制逻辑、中断机构、设备地址寄存器（
送，DMA 方式靠硬件传送；（2）从CPU 响应时间看，程序中断方式在一条指令执行结束
Cache 的读写操作。

与主存交换信息必须 处理机的阶段。

（DMA ） \1/0通道方式、 I/O 处理机方式。

DMA 接口的功能：
1. 向CPU 申请 DMA
2. 在cpu 允许DMA DAR )o
5.35试从5方面比较程序中断方式和
DMA
方式的区别。

解：DMA 方式和程序中断方式的区别为: （1 ）从数据传送看，程序中断方式靠程序传
时响应，而DMA 方式在存取周期结束时 CPU 才能响应，即将总线控制权让给 DMA 传送;
（3 ）程序中断方式有处理异常事件的能力,
DMA 方式没有这种能力；（4）程序中断方式
需要中断现行程序，故需保护现场，DMA
方式不必中断现行程序， 无需保护现场；（5 ）DMA
的优先级比程序中断高。

常用的浮点数有三种:
符号位s
阶码 尾数 总位数
短实数
1 8 23 3
2 长实数
1 11 5
2 64 临时实数
1
15
64
80
溢出判断：单符号位判断（符号位产生的进位与最高有效位产生的进位异或操作, 结果进行判断，异或结果为 1表示溢出，为0表示没有溢出）和双符号为判断（当两位符
号位不同时表示溢出，否则没有溢出） 。

浮点数加减运算步骤:
1. 对阶，使两数的小数点位置对齐；
2. 尾数求和，将对接后的两尾数按定点加减运算规则求和；
3. 规格化，为增加有效数字的尾数，提高运算精度，必须将求和（差）的尾数规格化;
4. 舍入，为提高精度，要考虑尾数右移时丢失的数值位；
5. 溢出判断。

操作类型：（通用的操作）
数据传送、算术逻辑操作、移位、转移（条件转移、无条件转移调用与返回、陷阱与 陷阱指令）、输入输
出、其他。

【+0.0000 】 原=[-0.0000 】原=0.0000
[+0.0000 】 补=[-0.0000 】补=0.0000 [+0.0000 】 反=0.0000
[-0.0000 】反=1.1111
总结：正负0的原码和补码都相同。

IEEE 754 标准:
阶码（含阶符）
位数
数符
小数点位置
将其
寻址方式：指令寻址（顺序寻址和跳跃寻址）和数据寻址（立即寻址、直接寻址、隐含寻址、间接寻址、寄存器寻址、寄存器间接寻址、基址寻址、变址寻址、相对寻址）
设置指令格式时考虑的因素:
1.操作类型：包括指令数和操作的难易程度;
2.数据类型；确定哪些数据类型可以参与操作;
3.指令格式：包括指令字长、操作码位数、地址码位数、地址个数、寻址方式类型，以及指
令字长和操作码位数是否可变等;
4.寻址方式：包括指令和操作数具体有哪些寻址方式;
5.寄存器个数：寄存器的多少直接影响指令的执行时间。

7.21 比较RISC和CISCo
答：RISC相对于CISC的优点：（1 ）充分利用VLSI芯片的面积；（2 ）提高计算机的速
度；（3 ）便于设计，可降低成本，提高可靠性；（4）有效支持高级语言程序。

RISC缺点：CISC大多能实现软件兼容，即高档机包含了低档机的全部指令，并加以扩充。

RISC机不能但RISC机简化了指令系统，指令数量少，格式也不同于老机器，因此大多数与老机器兼容。

8.9当遇到什么情况时流水线将受阻？举例说明。

解：流水线受阻一般有三种情况：（1）在指令重叠执行过程中，硬件资源满足不了指
令重叠执行要求，发生资源冲突。

如在同一时间, 几条重叠执行的指令分别要取指令、取操作和存结果，都需要访存，就会发生访存冲突。

（2）在程序的相邻指令之间出现了某种关
联，如当一条指令需要用到当前指令的执行结果, 而这些指令均在流水线中重叠执行，就可
能引起数据相关。

（3）当流水线遇到分支指令时，如一条指令要等前一条指令（或几条）指令作出转移方向的决定后，才能进入流水线时，便发生控制相关。

CPU的功能：取指令、分析指令、执行指令，总之，CPU必须具有控制程序的顺序执行
令控制）、产生完成每条指令所需的控制命令（操作控制）、对各种操作加以时间上的控制间控制）、对数据进行算术运算和逻辑运算（数据加工）以及处理中断等功能。

cpu的寄存器分为：用户可见的寄存器（通用寄存器、数据寄存器、地址寄存器、条件码
寄存器）、控制和状态寄存器。

影响流水线的性能因素：结构相关、数据相关和控制相关。

结构相关是当多条指令进入流水线后，硬件资源满足不了指令重叠执行的要求时产生的。

据相关是指指令在流水线中重叠执行时，当后继指令需要用到前面的指令的执行结果时产生
流水线中的多发技术：超标量技术、超流水线技术和超长指令技术。

控制方式：同步控制、异步控制、联合控制和人工控制。

微程序：微指令：微操作命令、微操作:
助手段）、混合编码和其他。

（指（时
的。

控制相关是当流水线遇到分支指令和其他改变PC值的指令引起的。

微指令的编码方式：直接编码方式、字段直接编码方式（优点：缩短了微指令的长度；缺点: 由于增加了译码电路，使微程序的执行速度稍微减慢）、字段间接编码方式（虽然可以进
步缩短微指令字长，但因消弱微指令的并行控制能力, 因此用作字段直接编码方法的一种辅。