《数字集成电路基础》试题C

合集下载

(完整版)数字电路基础考试题(附参考答案)

数字电子技术-考试复习题一、单项选择题1．(195)H 表示（ D ）。

(a) 二进制数 (b) 十进制数 (c)八进制数 (d) 十六进制数2．在TTL 门电路中，能实现“线与”的门电路是（ B ） (a) 与非门 (b) 集电极开路门 (c) 或非门 (d) 或非门3．用不同数制的数字来表示2007，位数最少的是。

(a) 十六进制数 (b) 十进制数 (c) 八进制数 (d) 二进制数 4．十进制数36转换为十六进制数，结果为。

（a ）26 （b ）24 （c ）22 （d ）20 5．8421BCD 码10000111表示的十进制数是。

（a ） 131 （b ） 103 （c ） 87 （d ） 13 6．A/D 转换输出的二进制代码位数越多，其转换精度（） (a) 越高 (b) 越低 (c) 不变 (d) 无法确定 7．下列逻辑表示式正确的是（） (a) 1=++B A B A (b)B A B A A +=+(c)B A B A B A AB +=+ (d) B A AB +=8. 下列电路中，属于时序逻辑电路的是( ). (a) 数据选择器 (b) 编码器 (c) 计数器 (d) 译码器 9. 由8位寄存器组成的扭环移位寄存器可以构成进制计数器。

(a) 4 (b) 8 (c) 16 (d) 无法确定10. 555集成定时器构成的单稳态触发器，其暂态时间t W ≈________。

(a) 0.7RC (b) RC (c) 1.1RC (d) 1.4RC11．十进制数24转换为二进制数，结果为。

（a ）10100 （b ）10010 （c ）01100 （d ）1100012． (a) 13． (c) 14． (c) 15． (d) 12．=O )275(( )D ，。

（a ）275 (b) 629 (c) 2750 (d) 220013．三态门的第三态是。

（a ）低电平（b ）高电平（c ）高阻（d ）任意电平 14．具有8个触发器的二进制异步计数器最多可能有种状态。

数字电路基础考试题9(附答案)

A 卷一．选择题（18分）1．以下式子中不正确的是（ C ） a ．1•A ＝A b ．A ＋A=Ac ．B A B A +=+d ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA4．下列说法不正确的是（） a ．集电极开路的门称为OC 门b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．O C 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5．以下错误的是（）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（）a ．触发器具有两种状态，当Q=1时触发器处于1态6．A 7．B 8．A 9． Bb．时序电路必然存在状态循环c．异步时序电路的响应速度要比同步时序电路的响应速度慢d．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7．电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态为（）a．“110”b．“100”c．“010”d．“000”8、下列描述不正确的是（）a．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。

b．寄存器只能存储小量数据，存储器可存储大量数据。

c．主从JK触发器主触发器具有一次翻转性d．上面描述至少有一个不正确9．下列描述不正确的是（）a．EEPROM具有数据长期保存的功能且比EPROM使用方便b．集成二—十进制计数器和集成二进制计数器均可方便扩展。

c．将移位寄存器首尾相连可构成环形计数器d．上面描述至少有一个不正确二．判断题（10分）1．TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（）2．三态门输出为高阻时，其输出线上电压为高电平（）3．超前进位加法器比串行进位加法器速度慢（）4．译码器哪个输出信号有效取决于译码器的地址输入信号（）5．五进制计数器的有效状态为五个（）6．施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。

数字集成电路考题(2012)

集成电路考题一、填空题1、世界上第一个自动计算器是1832年。

2、Jack Kilby 提出IC 设想-—集成电路，由此获得诺贝尔奖,标志着数字时代的来临。

3、集成电路的发展按摩尔定律发展变化。

4、数字电路噪声进入的途径有电感耦合、电容耦合、电源和地的干扰。

5、N 型半导体的多子是自由电子，少子是空穴.6、P 型半导体的多子是空穴,少子是自由电子.7、二极管电流D I 与电压D V 的关系表达式为)1(/-=ΦT D V S D e I I 。

8、二极管的反向击穿类型有齐纳击穿和雪崩击穿。

9、互连线电容模型可用平行板电容模型等效，导线总电容的公式为10、互连线电容模型可用微带线模型等效，由平面电容和边缘电容构成。

11、导体为均匀的绝缘介质包围，可知一条导线的电容C 与电感L 的关系为u CL ε=。

12、CMOS 反相器噪声容限的定义有L NM 低电平噪声容限和H NM 高电平噪声容限.13、CMOS 反相器电路总功耗分为三部分,分别为dyn P 由充放电电容引起的动态功耗、dp P 直流通路电容引起的功耗、stat P 静态功耗。

14、静态CMOS 门由上拉网络PUN 和下拉网络PDN 构成。

15、CMOS 互补逻辑实现一个N 输入逻辑门所需MOS 管的个数为2N 个。

16、伪NMOS 逻辑实现一个N 输入逻辑门所需MOS 管的个数为N+1个。

17、动态逻辑实现一个N 输入逻辑门所需MOS 管的个数为N+2个。

18、动态逻辑电路工作过程分为预充电和求值两个阶段。

19、时序电路中与寄存器有关的参数分别为建立时间、维持时间、传播时间。

20、对于时钟偏差不敏感的触发器为Clocked CMOS （或为时钟控制CMOS ）。

21、2C CMOS 实现一个N 输入逻辑门所需MOS 管的个数为N+2个。

2223、半定制的电路设计方法分别是以单元为基础的设计方法和以阵列为基础的设计方法。

二、简答题1、画出双阱CMOS电路工艺顺序简化图.（P31)2、二极管的电流受工作温度的双重影响。

《数字集成电路》期末试卷(含答案)

浙江工业大学 / 学年第一学期《数字电路和数字逻辑》期终考试试卷 A姓名学号班级任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。

错填、不填均无分。

1．十进制数（68）10对应的二进制数等于；2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中描述法是基础且最直接。

3．1A ⊕可以简化为。

4．图1所示逻辑电路对应的逻辑函数L 等于。

A B L≥1&CYC图1 图25．如图2所示，当输入C 是（高电平，低电平）时，AB Y =。

6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。

7．Moore 型时序电路和Mealy 型时序电路相比，型电路的抗干扰能力更强。

8．与同步时序电路相比，异步时序电路的最大缺陷是会产生状态。

9．JK 触发器的功能有置0、置1、保持和。

10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要片这样的RAM 。

二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。

错选、多选或未选均无分。

11．十进制数（172）10对应的8421BCD 编码是。

【】A ．（1111010）8421BCDB ．（10111010）8421BCDC ．（000101110010）8421BCD D ．（101110010）8421BCD12．逻辑函数AC B A C B A Z +=),,(包含个最小项。

【】A ．2B ．3C ．4D ．513．设标准TTL 与非门AB Z =的电源电压是+5V ，不带负载时输出高电平电压值等于+3.6V ，输出低电平电压值等于0.3V 。

数字集成电路网络题库

第五章时序逻辑电路S13101B在逻辑电路中，任意时刻的输出状态仅取决于该时刻输入信号的状态，而与信号作用前电路的状态无关，这种电路称为。

因此，在电路结构上一般由组合而成。

解：组合逻辑电路，门电路S13101I右图所示的波形是一个(同、异) 进制(加、减)法计数器的波形。

若由触发器组成该计数器，触发器的个数应为，它有个无效状态，分别为和。

解：同，六，加，3，2，110，111S13101N某计数器的状态转换图如图所示，试问该计数器是一个进制法计数器，它有个有效状态，个无效状态，该电路自启动。

若用JK触发器组成，至少要个。

解：七，减，七，1，能，3S13102B在任何时刻，输出状态仅仅决定于同一时刻各输入状态的组合，而与电路以前所处的状态无关的逻辑电路称为，而若逻辑电路的输出状态不仅与输出变量的状态有关，而且还与系统原先的状态有关，则称其为。

解：组合逻辑电路，时序逻辑电路。

S13102I在同步计数器中，各触发器的CP输入端应接时钟脉冲。

解：同一S13201B有四个触发器的二进制计数器，它的计数状态有( )。

A. 8B. 16C. 256D. 64解：BS13201G当C r=0时，移位寄存器处于状态( )。

A. 保持B. 左移C. 右移D. 清除解：DS13201I下图所示波形是一个进制加法计数器的波形图。

试问它有个无效状态。

A. 二B. 四C. 六D. 八解：C、DS13202B二进制加法计数器，从0 计到十进制数12时，需要个触发器构成，它有个无效状态。

A. 4B. 3C. 8D. 16解：A 、BS13202G一个五位的二进制加法计数器，由0000状态开始，按自然态序计数，问经过75个输入脉冲后，此计数器的状态为( )。

A. 01011B. 11010C. 11111D. 10011解：AS13203B下列电路为时序电路的是( )。

A. 译码器B. 编码器C. 全加器D. 计数器解：DS13204B下列电路中，不属于组合电路的是( )。

2024年贵州铜仁技术学校数字集成电路基础综合模拟试卷含答案

《2024年贵州铜仁技术学校数字集成电路基础综合模拟试卷》一、单项选择题（每题2分，共30分）1.数字电路中，基本的逻辑关系不包括以下哪种？（）A.与B.或C.非D.乘2.在二进制数系统中，数字101对应的十进制数是（）A.4B.5C.6D.73.以下哪种门电路是实现“与”逻辑功能的？（）A.与门B.或门C.非门D.异或门4.一个8位二进制数能表示的最大无符号整数是（）A.255B.127C.256D.5115.数字集成电路按集成度可分为小规模、中规模、大规模和超大规模集成电路，其中中规模集成电路（MSI）包含的逻辑门数量范围大致是（）A.1-10个B.10-100个C.100-1000个D.1000-10000个6.在数字电路中，触发器的主要功能是（）A.实现逻辑运算B.存储一位二进制信息C.进行信号放大D.控制电路的时钟信号7.以下哪种计数器是按照二进制编码规律进行计数的？（）A.同步二进制计数器B.异步二进制计数器C.同步十进制计数器D.异步十进制计数器8.数字电路中，用来将并行数据转换为串行数据的电路称为（）A.编码器B.译码器C.数据选择器D.数据分配器9.对于一个3输入与门，当输入分别为1、0、1时，其输出为（）A.0B.1C.不确定D.以上都不对10.在数字电路的时序分析中，时钟信号的主要作用是（）A.提供稳定的电源电压B.确定电路的工作频率和各操作的先后顺序C.直接参与逻辑运算D.用于检测电路故障11.以下关于数字集成电路功耗的说法，正确的是（）A.功耗只与电路的工作电压有关B.功耗只与电路的工作频率有关C.功耗与工作电压和工作频率都有关系D.功耗与电路的逻辑功能有关，与电压和频率无关12.能够实现将输入的四位二进制代码转换为对应的十进制数字输出的电路是（）A.4-2编码器B.2-4译码器C.二进制-十进制译码器D.十进制-二进制编码器13.在数字电路中，当两个输入信号同时发生变化时，可能会导致输出出现短暂不稳定状态的现象称为（）A.竞争冒险B.电平转换C.信号延迟D.时钟偏移14.数字电路中常用的表示逻辑电平的标准有TTL和CMOS，其中CMOS电路的主要优点是（）A.速度快B.功耗低C.抗干扰能力强D.逻辑电平范围宽15.要实现一个简单的数字时钟功能，可能会用到以下哪种数字集成电路？（）A.计数器、译码器和显示器驱动电路B.编码器、数据选择器和放大器C.触发器、与门和非门D.数据分配器、异或门和振荡器二、多项选择题（每题3分，共30分）1.数字电路的特点包括（）A.信号在时间和数值上都是离散的B.抗干扰能力相对较强C.便于集成化D.易于进行逻辑设计和分析E.对电源电压要求不严格2.以下属于基本逻辑门电路的有（）A.与门B.或门C.非门D.与非门E.异或门3.在数字电路中，常用的数制转换方法有（）A.二进制转十进制B.十进制转二进制C.二进制转十六进制D.十六进制转二进制E.十进制转十六进制4.数字集成电路中的寄存器主要用于（）A.临时存储数据B.实现数据的移位操作C.进行逻辑运算D.作为计数器的一部分E.控制电路的时钟信号5.以下关于计数器的说法正确的有（）A.计数器可以用来统计输入脉冲的个数B.同步计数器中所有触发器的时钟信号是同步的C.异步计数器中各触发器的时钟信号是异步的D.十进制计数器是按照十进制编码规律进行计数的E.计数器的计数范围是固定的，不能改变6.以下哪些电路属于组合逻辑电路？（）A.编码器B.译码器C.数据选择器D.数据分配器E.触发器7.在数字电路设计中，为了避免竞争冒险现象，可以采取的措施有（）A.增加冗余项B.引入选通脉冲C.改变电路的逻辑结构D.降低电路的工作频率E.提高电路的工作电压8.以下关于数字电路中时钟信号的描述，正确的有（）A.时钟信号是周期性的脉冲信号B.时钟信号的频率决定了电路的工作速度C.不同的数字电路可能需要不同频率的时钟信号D.时钟信号在电路中起到同步各部分操作的作用E.时钟信号的占空比必须是50%9.数字电路中常用的显示器件有（）A.发光二极管（LED）显示器B.液晶显示器（LCD）C.阴极射线管（CRT）显示器D.等离子显示器E.有机发光二极管（OLED）显示器10.以下哪些因素会影响数字集成电路的性能？（）A.制造工艺B.工作温度C.电源电压D.逻辑设计E.封装形式三、填空题（每空1分，共20分）1.数字电路中，逻辑变量只有两种取值，通常用（）和1来表示。

数字集成电路测试题

A 衬底 B 扩散区 C 有源区 D 接触孔和通孔
© Digital Integrated Circuits2nd
提交
Inverter
单选题 1分最符合阈值电压定义的说法是。
A 漏端电流为1μA时的栅源电压
B 漏端电流10倍于泄露电流时的栅源电压
衬底载流子浓度和有源区载流子浓度相 C 等时的栅源电压
芯片中的金属线和PCB中的金属线一样， A 可以是多层的。
B
CMOS集成电路是在一块正方形的硅片上制造的。
光刻机的作用是通过激光在硅片上刻画 C 集成电路版图。
光刻胶的作用是将集成电路所需的不同 D 材料层胶合在一起。
© Digital Integrated Circuits2nd
提交
Inverter
D MOgrated Circuits2nd
提交
Inverter
单选题 1分电路互连线上的延时td 与长度L的关系是。
A
td L
B
td L2
C
td L3/2
D
td L3
© Digital Integrated Circuits2nd
数字集成电路 ch1-ch4习题集
Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic
© Digital Integrated Circuits2nd
Inverter
单选题 1分
在集成电路0.25μm工艺中，晶体管的最小沟道长度由决定。
A 光刻精度 B 消费者和代工厂 C 电路工程师 D 电源电压
C 无穷大的“断开”电阻和有限的“导通”电阻。
© Digital Integrated Circuits2nd

数字集成电路设计专业考试试卷及答案

广东工业大学考试试卷答案（A卷）课程名称：数字集成电路设计试春满分100分考试时间：2014年1月13日（第19周星期二）一、名词释义（共20分）摩尔定律:当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会増加一倍，性能也将提fl—倍。

（4分）传播延时:tpHL,输岀由高变低翻转的响应时间，50%Vin->50%Vout5 tpLH,輸岀由低变高翩转的响应肘间，50%Vin->50%Vout^（4分）扇岀:连接到驱动门描岀端负載门的数目。

（4分）寄存器:存放二进制数据器件，由锁存器构成，一般为边沿触发。

（4分）时钟抖动:同一点上相继的时钟沿随时间的变动。

（4分）二、埴空（共40分）1.电感憫合噪声（2分）电容福合噪声（2分）电源地噪声（2分）2.扩散电容（2分）覆盖电容（2分）沟道电容（2分）3.全比例缩小（2分）电压恒定按比例缩小（2分）一般化缩小（2分）4.动态功耗（2分）短路功耗（2分）静态功耗（2分）5.2N （2分）N+1 （2分）N+2 （2分）6.同或F I~.IB^A3（2 分）异或Fl -.45-^5 （2分）7.全定制（2分）半定制（2分）8. a （2 分）三、分析设计（共40分）1.组合逻辑a. r = U*scD；b・若以最小尺寸反相器为参考，在该电路中，串联器件尺寸増大两倍，并联器件尺寸维持不变。

如图所示。

C.输入中最后穏定的信号为关铤信号，保证关键信号路径上的晶体管靠近输岀，可减小延时。

如图所示。

2.时序逻辑a.上升沿触发；工作原理：若理想时钟，当CLK=O时，T1导通，T2截止, 数据D通过T1保存到Ch当CLK=1时，T1截止，T2导通，数据D通过II, T2, 12传输到Q。

b.大于T1的传播延时；4：近似为0; ”切大于II, T2, 13的总传播延时。

3.系统时钟a.优点I H树时钟分布技术，理,想情况下的时钟偏差为零；缺点I易受工艺影响，实际几何形态不重要，电气上的对称更重要。

数字电子技术试题及答案题库

《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷题号一二三四（1）四（2）四（3）四（4）总分得分一、填空题（每空1分，共20分）1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD 码时，它相当于十进制数（）。

2.三态门电路的输出有高电平、低电平和（）3种状态。

3．TTL 与非门多余的输入端应接（）。

4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（）电平。

5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（）。

6. 如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。

7. 典型的TTL 与非门电路使用的电路为电源电压为（）V ，其输出高电平为（）V ，输出低电平为（）V ， CMOS 电路的电源电压为（） V 。

8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出01234567Y Y Y Y Y Y Y Y 应为（）。

9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。

该ROM 有（）根地址线，有（）根数据读出线。

10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。

11. 下图所示电路中， Y 1＝（）；Y 2 ＝（）；Y 3 ＝（）。

12. 某计数器的输出波形如图1所示，该计数器是（）进制计数器。

13．驱动共阳极七段数码管的译码器的输出电平为（）有效。

二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。

数字电子技术试卷C含答案

200 /200 学年第学期《数字电路》试卷班级________________学号________________姓名_______________成绩______________一、选择题（每题2分，共20分） 1、下面属于有权码的是（）A 、格雷码B 、8421BCD 码C 、奇偶校验码D 、余三码2、一个两输入端的门电路，当输入为1和0时，输出不是1的门是（）A 、与非门B 、或门C 、或非门D 、异或门 3、和逻辑式AB 逻辑关系不同的逻辑式是（）A 、BA +B 、B A ∙C 、BBA +∙ D 、ABA +4、数字电路中机器识别和常用的数制是（）A 、二进制B 、八进制C 、十进制D 、十六进制 5、十进制数100对应的二进制数为（）A 、1011110B 、1100010C 、1100100D 、110001006、七段译码器74LS47（共阳）的输出低电平有效，当输入的4位数为0101显示5时，输出七段LED 数码管的abcdefg 为（）A 、1011011B 、0100100C 、1101101D 、00100107、在函数DABC F +=的真值表中，0=F 的状态共有多少个（）A 、2B 、4C 、9D 、78、下列各型号中属于优先编码器的是（）A 、74LS85B 、74LS138C 、74LS148D 、74LS48 9、逻辑函数中的逻辑“或”和它对应的逻辑代数运算关系为（）A 、逻辑加B 、逻辑乘C 、逻辑非10、余三码于8421BCD 码相差0011，因此，用下列哪个器件实现将8421BCD 码转换到余三码的设计最简单。

（）A 、4位二进制加法器B 、比较器C 、数据选择器D 、译码器abcdefg二、填空题（每空1.5分，共30分）1、具有“相异出1，相同出0”功能的逻辑门是门，它的反是门。

2、（68.25）１０＝（）２＝（）１6＝（）8421BCD3、在化简的过程中，约束项可以根据需要看作或。

数字集成电路试题及答案

北京大学信息学院考试试卷考试科目：数字集成电路原理考试时间姓名：学号：题号一二三四五六七八九十总分分数阅卷人以下为答题纸，共 6 页一、填空1、（4分）CMOS 逻辑电路中NMOS 管是（增强）型，PMOS 管是（增强）型； NMOS 管的体端接（地），PMOS 管的体端接（ VDD ）。

2、（8分）CMOS 逻辑电路的功耗由3部分组成，分别是（动态功耗）、（开关过程中的短路功耗）和（静态功耗）；增大器件的阈值电压有利于减小（短路功耗和静态）功耗。

3、（6分）饱和负载NMOS 反相器的3个主要缺点是：（输出高电平有阈值损失）,( 输出低电平不是0，与比例因子Kr 相关 ), ( 输出低电平时有静态功耗 ) 。

4、（3分）三态输出电路的3种输出状态是：（高电平），（低电平）和（高阻态）。

二、（12分）画出实现ABC D C B A Y +++=)(的静态CMOS 电路，如果所有MOS管的导电因子都是K ,分析几个输入同步变化的等效反相器的导电因子（K Neff 和K Peff ），在什么输入状态下电路有最小的低电平噪声容限。

Kneff = 1/(1/3k + 1/k) + k/3 = 3k/4 + k/3 = （13/12）K;Kpeff = 1/(1/3k + 1/k) + k/3 = （13/12）K;当 D = 1 ，A、B、C 同步变化时，上拉通路3个串联的PMOS 管起作用，下拉支路所有NMOS 都起作用，Kneff 最大， Kpeff 最小，传输特性曲线在最左边。

三、（12分）分析下面2个电路的逻辑功能，若所有输入高电平都是5V、输入低电平都是0V，电源电压是5V，所有MOS 管的阈值电压绝对值都是0.8V，分析2个电路的输出高、低电平和主要优缺点。

（1）（2）电路 1） ⎩⎨⎧=======+=VB A VB A Vol B A AB Y 2.4Voh 15Voh 0,0,时，时，，电路 2） B A B A B A AB Y +=++=，低电平0V ，高电平 4.2V 电路1）结构简单，节省面积，逻辑电平与输入状态相关，驱动能力差，噪声容限小。

3计算机专业本科电路基础(下)数字电子试卷(C)

《计算机电路基础》(下)试卷（C ）一、单项选择题（将备选答案中正确答案的代号填入括号中。

每小题3分，共 24分）： 1．和十进制数（25.25）10相等的二进制数是（）2。

（a ）11001.01 （b ）100110. 1 （c ）11001. 1 （d ）100110.01 2. 若变量取值为“01001”时使最小项的值为“1”；则此最小项是（）。

（a ）ABCDE （b ）ABCDE （c ）ABCDE （d ）ABCDE 3. 下列器件中，属于集成数据选择器的是（）。

（a ）74LS00 （b ）74LS151 （c ）74LS194 （d ）74LS161 4. VHDL 属于（）。

（a ）软件描述语言（b ）硬件描述语言（c ）flash 语言（d ）逻辑代数 5. 右示器件，若要实现Y B =, 则A = ( )。

（a ）0 （b ）1 （c ）接地（d ）与B 端并联 6.A/D 转换中的取样定理的数学表达式是（）。

（a ）f s ≥ f imax （b ）f s ≥2 f imax （c ）f s ≥5 f imax （d ）f s ≥10 f imax 7. 下列器件中，不属于PLD 的是（）。

（a ）ROM （b ）PLA （c ）FPGA （d ）ISP 器件 8. 右示电路，Y=( )。

（a ）ABC （b ）ABC （c ）AC （d ）BC二、填空题（每空2分，共18 分）：1. 多谐振荡器有个稳定状态；单稳态触发器有个稳定状态；施密特触发器有个稳定状态。

2. 一个完整的VHDL 语言，通常应包括和两部分。

3. 一个12位的D/A 转换器，其分辨率为。

4. 已知(,,,)F A B C D BD =,则该式中包含有个最小项。

5. 右图是由555集成定时器构成的多谐振荡器。

它的振荡频率f = 。

要使其输出为方波，则应满足条件。

数字电子技术基础—习题—选择

精心整理二、选择题：(选择一个正确的答案填入括号内，每题3分，共30分)1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C）图。

图12.下列几种TTL电路中，输出端可实现线与功能的电路是（D）。

A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（D）。

A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接VCC4.图2所示电路为由555定时器构成的（A）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C）。

图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（A）。

A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形uI和输出波形uO如图3所示，则该电路为（C）。

图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（C）。

A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（D）。

A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（C）个数据信号输出。

A、4B、6C、8D、161、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D）A、m1与m3B、m4与m6C、m5与m13D、m2与m82、L=AB+C的对偶式为：（B）A、A+BC；B、（A+B）C；C、A+B+C；D、ABC；3、半加器和的输出端与输入端的逻辑关系是（D）A 、与非B 、或非C 、与或非D 、异或4、TTL 集成电路74LS138是３/８线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出：为（B ）。

数电试题及答案(五套)

《数字电子技术基础》试题一一、填空题（22分每空2分）1、=⊕0A , =⊕1A 。

2、JK 触发器的特性方程为：。

3、单稳态触发器中,两个状态一个为态，另一个为态.多谐振荡器两个状态都为态，施密特触发器两个状态都为态.4、组合逻辑电路的输出仅仅只与该时刻的输入有关，而与电路原先状态无关。

5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。

若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为。

6、一个四选一数据选择器，其地址输入端有个。

二、化简题（15分每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、画图题(10分每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、2、四、分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。

列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）A B C R Y G0 0 0 0 0 1 0 1 00 1 11 0 0 1 0 1 1 1 0 1 1 1 1 1 0 0 1 00 1 01 0 00 1 01 0 0 1 0 0 0 0 11）根据题意，列出真值表由题意可知，令输入为A 、B 、C 表示三台设备的工作情况，“1”表示正常，“0”表示不正常，令输出为R ，Y ，G 表示红、黄、绿三个批示灯的状态，“1”表示亮，“0”表示灭。

数字电路试题

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。

2 . 逻辑函数L = + A+ B+ C +D = 。

3 . 三态门输出的三种状态分别为：、和。

4 . 主从型JK触发器的特性方程= 。

5 . 用4个触发器可以存储位二进制数。

6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。

二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。

2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。

A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。

A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。

A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。

A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。

A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。

A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。

A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。

A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。

集成电路基础知识试题

集成电路基础知识试题### 集成电路基础知识试题#### 一、选择题（每题2分，共20分）1. 集成电路的英文缩写是：A. ICB. CPUC. RAMD. ROM2. 下列哪个不是集成电路的基本元件？A. 晶体管B. 电阻C. 电容D. 硬盘3. 集成电路的制造工艺中，光刻是用于：A. 形成电路图案B. 清洗硅片C. 检测电路D. 封装电路4. CMOS技术中，CMOS代表：A. 互补金属氧化物半导体B. 计算机操作与制造系统C. 复杂多输出系统D. 连续多输入系统5. 以下哪个是集成电路设计中的后端流程？A. 逻辑综合B. 电路仿真C. 布局与布线D. 原理图绘制#### 二、填空题（每空2分，共20分）6. 集成电路按照制造材料可以分为______和______两大类。

7. 集成电路的最小特征尺寸通常用______来表示。

8. 集成电路的功耗主要由______和______组成。

9. 在数字集成电路中，最基本的逻辑门是______、______、非门和或门。

10. 集成电路的封装类型包括DIP、BGA、______等。

#### 三、简答题（每题15分，共30分）11. 简述集成电路的发展历程及其对未来电子技术的影响。

集成电路自20世纪50年代诞生以来，经历了从小规模集成电路（SSI）到超大规模集成电路（VLSI）的快速发展。

这一过程不仅极大地推动了电子技术的革新，也为现代信息技术、通信技术、计算机技术等领域的发展奠定了基础。

集成电路的高集成度、低功耗、低成本等特点，使其成为现代电子设备不可或缺的核心组件。

未来，随着新材料、新工艺的不断涌现，集成电路将继续向着更高性能、更小尺寸的方向发展，为人类社会带来更多的便利和创新。

12. 解释什么是互补金属氧化物半导体（CMOS）技术，并简述其优缺点。

互补金属氧化物半导体（CMOS）技术是一种广泛应用于现代集成电路制造的工艺技术。

它利用了P型和N型MOSFET的互补特性，实现了低功耗、高集成度的电路设计。

《数字电子技术基础》课后习题答案

《数字电路与逻辑设计》作业教材：《数字电子技术基础》（高等教育出版社，第2版，2012年第7次印刷）第一章：自测题：一、1、小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路5、各位权系数之和，1799、01100101，01100101，01100110；11100101，10011010，10011011二、1、×8、√10、×三、1、A4、B练习题：1.3、解：(1)十六进制转二进制：45 C010*********二进制转八进制：010*********2134十六进制转十进制：(45C)16=4*162+5*161+12*160=(1116)10所以：(45C)16=(10001011100)2=(2134)8=(1116)10(2)十六进制转二进制：6D E.C8011011011110.11001000二进制转八进制：011011011110.1100100003336.62十六进制转十进制：(6DE.C8)16=6*162+13*161+14*160+13*16-1+8*16-2=(1758.78125)10所以：(6DE.C8)16=(011011011110. 11001000)2=(3336.62)8=(1758.78125)10(3)十六进制转二进制：8F E.F D100011111110.11111101二进制转八进制：100011111110.1111110104376.772十六进制转十进制：(8FE.FD)16=8*162+15*161+14*160+15*16-1+13*16-2=(2302.98828125)10所以：(8FE.FD)16=(100011111110.11111101)2=(437 6.772)8=(2302.98828125)10 (4)十六进制转二进制：79E.F D011110011110.11111101二进制转八进制：011110011110.1111110103636.772十六进制转十进制：(79E.FD)16=7*162+9*161+14*160+15*16-1+13*16-2=(1950. 98828125)10所以：(8FE.FD)16=(011110011110.11111101)2=(3636.772)8=(1950.98828125)101.5、解：(74)10 =(0111 0100)8421BCD=(1010 0111)余3BCD(45.36)10 =(0100 0101.0011 0110)8421BCD=(0111 1000.0110 1001 )余3BCD(136.45)10 =(0001 0011 0110.0100 0101)8421BCD=(0100 0110 1001.0111 1000 )余3BCD (374.51)10 =(0011 0111 0100.0101 0001)8421BCD=(0110 1010 0111.1000 0100)余3BCD1.8、解（1）(+35)=(0 100011)原= (0 100011)补（2）(+56 )=(0 111000)原= (0 111000)补（3）(-26)=(1 11010)原= (1 11101)补（4）(-67)=(1 1000011)原= (1 1000110)补第二章：自测题：一、1、与运算、或运算、非运算3、代入规则、反演规则、对偶规则二、 2、×4、× 三、 1、B 3、D5、C练习题：2.2：（4）解：Y =AB̅+BD +DCE +A D =AB̅+BD +AD +A D +DCE =AB̅+BD +D +DCE =AB̅+D (B +1+CE ) =AB̅+D （8）解：Y =(A +B ̅+C )(D ̅+E ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅(A +B ̅+C +DE ) =[(A +B ̅+C )̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅+(D ̅+E ̅)̅̅̅̅̅̅̅̅̅̅](A +B ̅+C +DE ) =(ABC +DE )(ABC ̅̅̅̅̅̅+DE ) =DE2.3：（2）证明：左边=A +A (B +C)̅̅̅̅̅̅̅̅̅̅̅̅ =A +A +(B +C)̅̅̅̅̅̅̅̅̅̅ =A +B̅C ̅ =右式所以等式成立（4）证明：左边= (A B +AB̅)⨁C = (A B +AB ̅)C + (A B +AB̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅C = (A BC +AB ̅C )+A B ̅̅̅̅⋅AB̅̅̅̅⋅C =A BC +AB̅C +(A +B ̅)(A +B )C =A BC +AB̅C +(AB +A B ̅)C =A BC +AB̅C +ABC +A B ̅C 右边= ABC +(A +B +C )AB̅̅̅̅⋅BC ̅̅̅̅⋅CA ̅̅̅̅ =ABC +(A +B +C )[(A +B̅)(B ̅+C )(C +A )]=ABC +(A +B +C )(A B̅+A C +B ̅+B ̅C )(C +A ) =ABC +(A +B +C )(A B̅C +A C +B ̅C +A B ̅) =ABC +AB̅C +A BC +A B ̅C 左边=右边，所以等式成立 2.4（1）Y ′=(A +B̅C )(A +BC) 2.5（3）Y ̅=A B ̅̅̅̅(C +D ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅ C D ̅̅̅̅̅(A +B ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅ 2.6：（1）Y =AB +AC +BC=AB (C +C̅)+AC (B +B ̅)+BC (A +A ̅) =ABC +ABC̅+AB ̅C +A ̅BC 2.7：（1）Y =A B̅+B ̅C +AC +B ̅C 卡诺图如下：所以，Y =B2.8：（2）画卡诺图如下：Y(A,B,C)=A +B̅+C2.9：（1）画Y (A,B,C,D )=∑m (0,1,2,3,4,6,8)+∑d(10,11,12,13,14)如下：Y (A,B,C,D )=A B̅+D ̅2.10：（3）解：化简最小项式：Y =AB +(A B +C )(A B̅+C ) =AB +(A B A B̅+A BC +A B ̅C +C C ) =AB (C +C )+A BC +A B̅C =ABC +ABC ̅+A BC +A B ̅C =∑m (0,3,6,7)最大项式：Y =∏M(1,2,4,5)2.13：（3）Y =AB̅+BC +AB ̅C +ABC D ̅ =AB̅(1+C )+BC (1+AD ̅) =AB ̅+BC =AB ̅+BC ̿̿̿̿̿̿̿̿̿̿̿̿ = AB ̅̅̅∙BC ̅̅̅̅̅̅̅̅̅̅̅技能题：2.16 解：设三种不同火灾探测器分别为A 、B 、C ，有信号时值为1，无信号时为0，根据题意，画卡诺图如下：Y =AB +AC +BC =AB +AC +BC ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿ =AB ̅̅̅̅⋅AC̅̅̅̅⋅BC ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ =(A +B ̅)(A +C )(B ̅+C )̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ =A +B ̅̅̅̅̅̅̅̅+A +C ̅̅̅̅̅̅̅̅+B ̅+C̅̅̅̅̅̅̅̅第三章：自测题：一、1、饱和，截止7、接高电平，和有用输入端并接，悬空；二、 1、√ 8、√；三、 1、A 4、D练习题：3.2、解：(a)因为接地电阻4.7k Ω，开门电阻3k Ω，R>R on ，相当于接入高电平1，所以Y =A B 1̅̅̅̅̅̅=A +B +0=A +B (e) 因为接地电阻510Ω，关门电0.8k Ω，R<R off ，相当于接入高电平0，所以、 Y =A +B +0̅̅̅̅̅̅̅̅̅̅̅̅̅=A ̅⋅B ̅∙1̅̅̅̅̅̅̅̅̅̅=A +B +0=A +B3.4、解：(a) Y 1=A +B +0̅̅̅̅̅̅̅̅̅̅̅̅̅=A +B ̅̅̅̅̅̅̅(c) Y 3=A +B +1̅̅̅̅̅̅̅̅̅̅̅̅̅=1̅=0(f) Y 6=A ⋅0+B ⋅1̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=B̅3.7、解：(a) Y 1=A⨁B ⋅C =(A B +AB̅)C =A B C +AB ̅C3.8、解：输出高电平时，带负载的个数2020400===IH OH OH I I N G 可带20个同类反相器输出低电平时，带负载的个数78.1745.08===IL OL OL I I N G 反相器可带17个同类反相器3.12EN=1时，Y 1=A ， Y 2=B̅ EN=0时，Y 1=A̅， Y 2=B3.17根据题意，设A 为具有否决权的股东，其余两位股东为B 、C ，画卡诺图如下，则表达结果Y 的表达式为：Y =AB +AC =AB +AC ̿̿̿̿̿̿̿̿̿̿̿=AB ̅̅̅̅⋅AC̅̅̅̅̅̅̅̅̅逻辑电路如下：技能题：3.20：解：根据题意，A 、B 、C 、D 变量的卡诺图如下：Y =ABC +ABD =ABC +ABD ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿=ABC̅̅̅̅̅̅⋅ABD ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅电路图如下：第四章：自测题：一、2、输入信号，优先级别最高的输入信号7、用以比较两组二进制数的大小或相等的电路，A>B 二、 3、√ 4、√ 三、 5、A 7、C练习题：4.1；解：(a) Y =A⨁B +B ̅̅̅̅̅̅̅̅̅̅̅̅̅=A B +AB ̅+B ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=A B +B ̅̅̅̅̅̅̅̅̅̅̅=A +B ̅̅̅̅̅̅̅̅=AB ，所以电路为与门。