存储器习题

合集下载

微机原理 存储器练习题

微机原理  存储器练习题

1、现有EPROM芯片2732(4KX8位),以及3-8译码器74LS138,各种门电路若干,要求在8088CPU上扩展容量为16KX8 EPROM内存,要求采用部分译码,不使用高位地址线A19、A18、A15,选取其中连续、好用又不冲突的一组地址,要求首地址为20000H。

请回答:1)2732的芯片地址线、数据线位数是多少?(2分)2)组成16KX8需要2732芯片多少片?(1分)3)写出各芯片的地址范围。

(4分)1)地址线12根,数据线8根;2)4片;3)1# 20000H~20FFFH 2# 21000H~21FFFH3# 22000H~22FFFH 4# 23000H~23FFFH2、有一个2732EPROM(4KX8)芯片的译码电路如下图所示,试求:①计算2732芯片的存储容量;②给出2732芯片的地址范围;③是否存在地址重叠区?① 4KB②08000H---09FFFH③存在重叠区 08000H---08FFFH09000H---09FFFH3、某CPU有地址线16根(A0~A15),数据线8根(D0~D7)及控制信号RD、WR、MERQ(存储器选通)、IORQ(接口选通)。

如图所示,利用RAM芯片2114(1KX4)扩展成2KX8的内存,请写出芯片组1和芯片组2的地址范围。

1G MERQ11A 12A 13A 14A 15A &A G 2B G 21Y C 13874LS B 0Y 1#2114CS2#2114CS 3#2114CS 4#2114CS 第1组第2组WRRD47~D D 09~A A 03~D D A10A答:第1组:C000H~C3FFH第2组:C400H~C7FFH4、下面是一个8微机的与EPROM的连接图,请写出每片EPROM的地址范围。

74LS138EPROM1:1000H~17FFHEPROM2:1800H~1FFFHEPROM3:2000H~27FFH5、某微机的存储器系统总容量为64K 。

(完整版)存储器习题及参考答案

(完整版)存储器习题及参考答案

习题四参考答案1.某机主存储器有16位地址,字长为8位。

(1)如果用1k×4位的RAM芯片构成该存储器,需要多少片芯片?(2)该存储器能存放多少字节的信息?(3)片选逻辑需要多少位地址?解:需要存储器总容量为:16K×8位,故,(1)需要1k×4位的RAM芯片位32片。

(2)该存储器存放16K字节的信息。

(3)片选逻辑需要4位地址。

2. 用8k×8位的静态RAM芯片构成64kB的存储器,要求:(1)计算所需芯片数。

(2)画出该存储器组成逻辑框图。

解:(1)所需芯片8片。

(2)逻辑图为:3. 用64k×1位的DRAM芯片构成256k×8位存储器,要求:(1)画出该存储器的逻辑框图。

(2)计算所需芯片数。

(3)采用分散刷新方式,如每单元刷新间隔不超过2ms,则刷新信号周期是多少?如采用集中刷新方式,存储器刷新一遍最少用多少读/写周期?解:(1)(2)所需芯片为32片。

(3)设读写周期为0.5微妙,则采用分散式刷新方式的刷新信号周期为1微妙。

因为64K ×1的存储矩阵是由四个128×128的矩阵构成,刷新时4个存储矩阵同时对128个元素操作,一次刷新就可完成512个元素,整个芯片只有128次刷新操作就可全部完成。

所以存储器刷新一遍最少用128个读/写周期。

4. 用8k×8位的EPROM芯片组成32k×16位的只读存储器,试问:(1)数据寄存器多少位?(2)地址寄存器多少位?(3)共需多少个EPROM芯片?(4)画出该只读存储器的逻辑框图?解:因为只读存储器的容量为:32k×16,所以:(1)数据寄存器16位。

(2)地址寄存器15位。

(3)共需8个EPROM芯片?(4)逻辑框图为:5. 某机器中,已经配有0000H~3FFFH的ROM区域,现在再用8k×8位的RAM芯片形成32k ×8位的存储区域,CPU地址总线为A0~A15,数据总线为D0~D7,控制信号为R/W(读/写)、MREQ(访存),要求:(1)画出地址译码方案。

存储器习题

存储器习题

存储器选择题:1、下面关于半导体存储器组织叙述中,错误的是()。

DA、存储器的核心部分是存储体,由若干存储单元构成B、存储单元由若干存放0和1的存储元件构成C、一个存储单元有一个编号,就是存储单元地址D、同一个存储器中,每个存储单元的宽度可以不同2、下面()存储器是目前已被淘汰的存储器。

CA、半导体存储器B、磁表面存储器C、磁芯存储器D、光盘存储器3、若SRAM芯片的容量为1024*4位,则地址和数据引脚的数目分别是()。

AA、10,4B、5,4C、10,8D、5,84、若计算机字长16位,主存地址空间大小是64KB,按字节编址,则主存寻址范围是()。

AA、0~64K-1B、0~32K-1C、0~64KB-1D、0~32KB-15、需要定时刷新的半导体存储器芯片是()BA、SRAMB、DRAMC、EPROMD、Flash Memory6、假定用若干个16K*1位的存储器芯片组成一个64K*8位的存储器,芯片内各单元连续编址,则地址BFF0H所在的芯片的最小地址为()。

CA、4000HB、6000HC、8000HD、A000H7、假定用若干个16K*8位的存储器芯片组成一个64K*8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。

DA、0000HB、0001HC、0002HD、0003H8、假定主存地址位数为32位,按字节编址,主存和Cache之间采用直接映射方式,,主存块大小为1个字,每字32位,写操作时采用全写方式,则能存放32K字数据的Cache的总容量至少应有多少位( )。

BA、1504KB、1536KC、1568KD、1600K9、假定主存地址位数为32位,按字节编址,主存和Cache之间采用直接映射方式,,主存块大小为1个字,每字32位,写操作时采用回写方式,则能存放32K字数据的Cache的总容量至少应有多少位( )。

CA、1504KB、1536KC、1568KD、1600K10、假定主存地址位数为32位,按字节编址,主存和Cache之间采用全相连映射方式,,主存块大小为1个字,每字32位,写操作时采用回写方式和随机替换策略,则能存放32K 字数据的Cache的总容量至少应有多少位( )。

第五章存储器习题(可编辑修改word版)

第五章存储器习题(可编辑修改word版)

第五章存储器及其接口1.单项选择题(1)DRAM2164(64K╳1)外部引脚有()A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C.16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB(3)若用1K╳4b的组成2K╳8b的RAM,需要()。

A.2 片 B.16 片 C.4 片 D.8 片(4)某计算机的字长是否 2 位,它的存储容量是 64K 字节编址,它的寻址范围是()。

A.16K B.16KB C.32K D.64K(5)采用虚拟存储器的目的是()A.提高主存的速度 B.扩大外存的存储空间C.扩大存储器的寻址空间 D.提高外存的速度(6)RAM 存储器器中的信息是()A.可以读/写的 B.不会变动的C.可永久保留的D.便于携带的(7)用2164DRAM 芯片构成8086 的存储系统至少要()片A.16 B.32 C.64 D.8(8)8086 在进行存储器写操作时,引脚信号 M/IO 和 DT/R 应该是()A.00 B。

01 C。

10 D。

11(9)某SRAM 芯片上,有地址引脚线12 根,它内部的编址单元数量为()A.1024 B。

4096 C。

1200 D。

2K(11)Intel2167(16K╳1B)需要()条地址线寻址。

A.10 B.12 C.14 D.16(12)6116(2K╳8B)片子组成一个 64KB 的存贮器,可用来产生片选信号的地址线是()。

A.A0~A10B。

A~A15C。

A11~A15D。

A4~A19(13)计算一个存储器芯片容量的公式为()A.编址单元数╳数据线位数B。

编址单元数╳字节C.编址单元数╳字长D。

数据线位数╳字长(14)与 SRAM 相比,DRAM()A.存取速度快、容量大B。

存取速度慢、容量小C.存取速度快,容量小D。

存取速度慢,容量大(15)半导动态随机存储器大约需要每隔()对其刷新一次。

计算机操作系统习题(存储器管理)

计算机操作系统习题(存储器管理)

19、请求分页存储管理中,若把页面尺寸增加一 倍,在程序顺序执行时,则一般缺页中断次数会 ( B )。 A.增加 B.减少 C.不变 D.可能增加 也可能减少 20、碎片是指( D )。 A、存储分配完后所剩的空闲区 B、没有被使用的存储区 C、不能被使用的存储区 D、未被使用,而又暂时不能使用的存储区
E、利用交换技术扩充内存时,设计时必须考虑的 问题是:如何减少信息交换量、降低交换所用的时 间; F、在现代操作系统中,不允许用户干预内存的分 配; G、采用动态重定位技术的系统,目标程序可以不 经任何改动,而装入物理内存; H、页式存储管理中,一个作业可以占用不连续的 内存空间,而段式存储管理,一个作业则是占用连 续的内存空间。
11、 文件的存储器是分成大小相等的 物理块 ,并以它为单位交换信息。 12、 从资源分配的角度看,可以把设备分为独 占设备和共享设备。打印机属于 独占 设备,而磁 盘属于 共享 设备。 13、 虚拟设备是通过 SPOOLing 技术 把 独占 设备变成能为若干用户 共享 的设备。 14、 通道是一个独立于 cpu 的专管 的处理机,它控制 与内存之间的信息交换。
空闲区表项按( A.地址从大到小 )进行排列。 B.地址从小到大
C.尺寸从大到小
主要受( )的限制。
D.尺寸从小到大
32.在提供虚拟存储的系统中,用户的逻辑地址空间 A.内存空闲块的大小 B.外存的大小 C.计算机编址 范围 D.页表大小
33.在页式管理中,页表的始址存放在(D )
A.内存中 B.存储页面表中 C.联想存储器中 D.寄存器中 34.在段页式存储管理中,其虚拟地址空间是( ) A.一维 B.二维 C.三维 D.层次
3. 在存储器管理中,页面是信息的________单 位,分段是信息的________单位。页面大小由 _________确定,分段大小由_________确定。 5、从用户的源程序进入系统到相应程序的机器上 运行,所经历的主要处理阶段有____________, ____________,____________, ____________和____________。

习题(存储器设计)

习题(存储器设计)
1、设CPU有16根地址线,8根数据线,并用 MREQ#作访存控制信号,用R/W#作为读写 命令信号。自选各类存储芯片,画出CPU与 存储芯片的连接图。要求:
(1)最大8KB地址是系统程序区,与其相邻 的8KB地址是系统程序工作区,最小16KB地 址是用户程序区。
(2)写出每片存储芯片的地址范围(用十六 进制表示)
(3)用3:8译码器或其他门电路详细画出存 储芯片的片选逻辑。
地址范围: 系统程序区:E000H-FFFFH
8KX8 EPROM 1片 系统程序工作区:C000H-DFFFH
8KX8 RAM 1片 用户程序区:0000H-3FFFH
8KX8 RAM 2片
D0 D7
CPU
R/W A0
SRAM
SRAM
8K×4 RAM
8K×8 ROM
8K×8 ROM
D0-D7
8K×4 RAM
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
ABC
G2A G2B G1
Vcc
SRAM
EPROM
CS 8KB CS 8KB CS 8KB CS 8KB
A12 A13 A15
MREQ
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
ABC
G2A G2B G1
Vcc
2、用8K*8位的ROM芯片和8K*4位的RAM芯片 组成存储器,按字节编址,其中RAM的地址 为2000H-7FFFH,ROM的地址为C000H- FFFFH,画出此存储器组成结构图及与CPU 的连接图。
RAM:2000H-7FFFH 24KB (24K*8)/(8K*4)=6片 3组,每组2片
ROM:C000H-FFFFH 16KB (16K*8)/(8K*8)=A15 MREQ

存储器管理习题及答案

存储器管理习题及答案

存储器管理一、单项选择题1.下列(A )存储方式不能实现虚拟存储器。

A、分区B、页式C、段式D、段页式2.操作系统处理缺页中断时,选择一种好的调度算法对主存和辅存中的信息进行高效调度尽可能地避免(D )。

A、碎片B、CPU空闲C、多重中断D、抖动3.分页式存储管理的主要特点是(C )。

A、要求处理缺页中断B、要求扩充主存容量C、不要求作业装入到主存的连续区域D、不要求作业全部同时装人主存4.LRU页面调度算法淘汰(B )的页。

A、最近最少使用B、最近最久未使用C、最先进入主存D、将来最久使用5.分区管理要求对每一个作业都分配(A )的主存单元。

A、地址连续B、若干地址不连续的C、若干连续的页D、若干不连续的帧6.页面置换算法中(A )不是基于程序执行的局部性理论。

A、先进先出调度算法B、LRUC、LFUD、最近最不常用调度算法7.在存储管理中,采用覆盖与交换技术的目的是(A )。

A、节省主存空间B、物理上扩充主存容量C、提高CPU的效率D、实现主存共享8.分页虚拟存储管理中,缺页中断时,欲调度一页进入主存中,内存己无空闲块,如何决定淘汰已在主存的块时,(B)的选择是很重要的。

A、地址变换B、页面调度算法C、对换方式D、覆盖技术9.动态重定位技术依赖于(A )。

A、重定位装入程序B、重定位寄存器C、地址结构D、目标程序10.(D )存储管理兼顾了段式在逻辑上清晰和页式在存储管理上方便的优点。

A、分段B、分页C、可变分区方式D、段页式11.在可变分区存储管理中,某作业完成后要收回其主存空间,该空间可能与相邻空闲区合并,修改空闲区表使空闲区始址改变但空闲区数不变的是(A)情况。

A、有上邻空闲区也有下邻空闲区B、有上邻空闲区但无下邻空闲区C、无上邻空闲区但有下邻空闲区D、无上邻空闲区且也无下邻空闲区12.可变分区管理中,首次适应分配算法可将空闲区表中的空闲区栏目按(A )顺序排列。

A、地址递增B、长度递增C、地址递减D、长度递减13.在固定分区分配中,每个分区的大小是(C )。

第4章 存储器管理_习题

第4章 存储器管理_习题

第4章存储器管理4.4自测题4.4.1基本题一.判断题(正确的在括号中记√,错误的记×)1.为了减少内部碎片,页应偏小为好。

( )2.为了减少缺页中断率,页应该小一些。

( )3.为提高对换空间的利用率,一般对其使用离散的分配方式。

( )4.用户程序中出错处理部分不必常驻内存。

( )5.使用预分页的原因是每个进程在最初运行时需要一定数量的页面。

( )6.可变分区法可以比较有效地消除外部碎片,但不能消除内部碎片。

()7.分页存储管理方案易于实现用户使用内存空间的动态扩充。

( )8.LRU页面调度算法总是选择在主存驻留时间最长的页面被淘汰。

( )9.最佳适应算法比首次适应算法具有更好的内存利用率。

( )10.请求分段存储管理中,分段的尺寸要受主存空间的限制。

( )二.单项选择题,在每小题的四个备选答案中选出一个正确答案,并将其代码写在题干后面的括号内。

不选、错选或多选者该题无分。

1.在可变式分区管理中,最佳适应算法是将空白区在空白区表中按______次序排列。

A.地址递增B.地址递减C.容量递增D.容量递减2.动态重定位技术依赖于_______.A.重定位装入程序B.重定位寄存器C.地址机构D.目标程序3.请求分页存储管理方案的主要特点是__________。

A.不要求将作业装入内存B.不要求将作业全部装入内存C.不要求使用联想存储器D.不要求缺页中断的处理4.在存储管理方案中,___________可与覆盖技术配合。

A.页式管理B.段式管理C.段页式管理D.可变分区管理5.一个计算机系统虚存的最大容量是由__________决定的。

A.主存的容量B.辅存的容量C.主存容量+辅存容量D.计算机的地址机构6.在存储管理中,采用覆盖与交换技术的目的是_________。

A.节省主存空间B.物理上扩充主存容量C.提高CPU效率D.实现主存共享7.在可变式分区分配方案中,只需要进行一次比较就可以判定是否满足作业对主存空间要求的是______。

微机原理习题集第七章存贮器

微机原理习题集第七章存贮器

第七章内存储器一、填空题1、内存储器是计算机系统中的装置,用来存放和。

2、CPU对RAM存贮器进行读/写操作时,应送出的方向控制命令有和命令。

3、Intel 2114 RAM存贮芯片引脚中用于片选的控制引脚为,用于读/写控制引脚为。

4、Intel 4116 RAM芯片容量为2K 8,访问该芯片须用根地址线。

5、存贮芯片存贮的信息会,必须定时刷新,刷新的时间间隔为。

6、存贮器分为、、、。

7、逻辑地址为2000H:1234H的存储单元的物理地址是。

8、8086CPU写入一个规则字,数据线的高8位写入存储体,低8位写入存储体。

9 、将存储器与系统相连的译码片选方式有法和法。

10、对6116进行读操作,6116引脚= ,= ,= 。

二、单项选择题1、随机存贮器即RAM是指()A.存贮单元中所存信息是随机的。

B.存贮单元中的地址是随机的。

C.用户的程序和数据可随机的放在内存的任何地方。

D.存贮器中存取操作与时间存贮单元物理位置顺序无关。

2、CPU对主存进行操作,下面哪种说法是不能实现的()A.按地址并能读/写一个字节代码B.按地址串行1位1位进行读/写操作C.按地址并行读/写一个字长代码D.按地址进行并行读出而不能实现并行写入3、动态存贮器刷新,下面哪种说法正确()A.刷新可在CPU执行程序过程中进行B.刷新在外电路控制下,定时刷新,但刷新时,信息不读出C.在正常存贮器读操作时也会发生刷新,可防止刷新影响读出信息,故读操作时,应关闭电路工作。

D.刷新过程一定伴随着信息输出,无法控制,故刷新时不要进行读出操作。

4、用4K×8的存贮芯片,构成64K×8的存贮器,需使用多少4K×8的存贮芯片,正确答案为()A.128片B.16片C.8片D.32片5、在存贮器读周期时,根据程序计数器PC提供的有效地址,使用从内存中取出()6、动态存贮器的主要缺点是()A.存贮容量少B.存取速度低C.功耗大D.外围电路复杂7、动态RAM芯片容量为16K×1位,要构成32K字节的RAM存贮器,需要该芯()A.4片B.8片C.16片D.32片8、堆栈操作时,段地址由()寄存器指出,段内偏移量由()寄存器指出。

第五、六章存储器管理练习题

第五、六章存储器管理练习题

第五、六章存储器管理练习题(一)单项选择题1.存储管理的目的是( )A、方便用户 B.提高主存空间利用率 C.方便用户和提高主存利用率 D.增加主存实际容量2.动态重定位是在作业的( )中进行的。

A.编译过程 B.装入过程 C.修改过程 D.执行过程3.提高主存利用率主要是通过( )实现的。

A.内存分配 B.内存保护 c.地址转换 D.内存扩充4.可变分区管理方式按作业需求量分配主存分区,所以( )。

A.分区的长度是固定 B.分区的个数是确定的C.分区长度和个数都是确定的 D.分区的长度不是预先固定的,分区的个数是不确定的5.( )存储管理不适合多道程序系统。

A.一个分区 B.固定分区 C.可变分区 D.段页式6.可变分区管理方式下( )分配作业的主存空间。

A.根据一张主存分配表 B.根据一张已分配区表和一张空闲区表C.根据一张“位示图”构成的主存分配表 D.由系统自由7.可变分区常用的主存分配算法中不包括( )。

A.最先适应分配算法 B.顺序分配算法 C.最优适应分配算法 D.最坏适应分配算法8.在可变分区方式管理下收回主存空间时,若已判定“空闲区表第j栏始址=归还的分区始址+长度”,则表示( )。

A.归还区有下邻空闲区 B.归还区有上邻空闲区C.归还区有上、下邻空闲区 D.归还区无相邻空闲区9.当可变分区方式管理内存空间去配时,要检查有无相邻的空闲区,若归还区始地址为S,长度为L,符合( )表示归还区有上邻空闲区。

A.第j栏始址=S+L B.第j栏始址+长度=SC.第j栏始址+长度=S且第k栏始址=S+L D.不满足A、B、C任一条件10.碎片现象的存在使( )。

A.主存空间利用率降低 B.主存空间利用率提高C.主存空间利用率得以改善 D.主存空间利用率不受影响11.最佳适应分配算法把空闲区( )。

A.按地址顺序从小到大登记在空闲区表中 B.按地址顺序从大到小登记在空闲区表个C.按长度以递增顺序登记在空闲区表中 D.按长度以递减顺序登记在空闲区表中12.分页存储管理时,每读写一个数据,要访问( )主存。

存储器练习题

存储器练习题

存储器练习题《计算机组成原理》存储器练习题一、选择题1、存储器和CPU之间增加Cache的目的是( )。

A. 增加内存容量B. 提高内存的可靠性C. 解决CPU与内存之间速度问题D.增加内存容量,同时加快存取速度2、常用的虚拟存储系统由()两级存储器组成,其中辅存是大容量的磁表面存储器。

A 主存-辅存B 快存-主存C 快存-辅存D 通用寄存器-主存3、双端口存储器所以能高速进行读 / 写,是因为采用()。

A.高速芯片 B.两套相互独立的读写电路C.流水技术 D.新型器件4、在下列几种存储器中,CPU可直接访问的是()。

A. 主存储器B. 磁盘C. 磁带D. 光盘5、SRAM芯片,存储容量为64K×16位,该芯片的地址线和数据线数目为()。

A.64,16 B.16,16 C.64,8 D.16,64。

6、采用虚拟存储器的主要目的是()。

A.扩大主存储器的存储空间,并能进行自动管理和调度B.提高主存储器的存取速度C.提高外存储器的存取速度D.扩大外存储器的存储空间7、双端口存储器在()情况下会发生读/写冲突。

A. 左端口与右端口的地址码不同B. 左、右端口的地址码相同C. 左、右端口的数据码相同D. 左、右端口的数据码不同8、计算机系统中的存储器系统是指()。

A RAM存储器B ROM存储器C 主存储器 D主存储器和外存储器9、某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是()。

A 0~4MB-1B 0~2MB-1C 0~2M-1D 0~1M-110、某一SRAM芯片,采用地址线与数据线分离的方式,其容量为512×8位,除电源和接地端外,该芯片引出线的最小数目应是()。

A 23B 25C 50D 1911、以下四种类型的半导体存储器中,以传输同样多的字为比较条件,则读出数据传输率最高的是()。

A DRAMB SRAMC FLASH ROMD EPROM12、计算机的存储器采用分级存储体系的目的是()。

第四章主存储器习题(可编辑修改word版)

第四章主存储器习题(可编辑修改word版)

第四章主存储器习题一、选择题:将正确的答案序号填在横线上1.存储器是计算机系统的记忆设备,它主要用来存放。

A.数据B.程序C.微程序D.程序和数据2.若存储器的存储周期250ns,每次读出16 位,则该存储器的数据传送率为_ _。

A. 4×106B/秒B.4MB/秒C.8×106B/秒D.8Mb/ 秒3.按字节编址的存储器中,每个编址单元中存放信息。

A.1位B.8 位C.16 位D.64 位4.和外存储器相比,内存储器的特点是。

A. 容量大、速度快、成本低B.容量大、速度慢、成本高C.容量小、速度快、成本高D.容量小、速度快、成本低5.下列存储器中,属于非易失性存储器的是。

A.RAM B.静态存储器 C.动态存储器D.ROM6.下列部件中存取速度最快的是。

A.寄存器B.Cache C.内存D.外存7.EPROM 是指。

A.读写存储器B.紫外线擦除可编程只读存储器C.闪速存储器D.电擦除可编程只读存储器8.若某单片机的系统程序不允许用户在执行时改变,则可以选用作为存储芯片。

A.SRAM B. Cache C. EEPROM D.辅助存储器9.存储周期是指。

A.存储器的读出时间B.存储器进行连续写操作所允许的最短时间间隔C.存储器的写入时间D.存储器进行连续读或写操作所允许的最短时间间隔10.设某静态RAM 芯片容量为8K×8位,若由它组成32K×8的存储器,所用的芯片数及这种芯片的片内地址线的数目分别是_。

A.4 片,13 根B.4 片,12 根C.6 片,11 根D.4 片,16 根11.若SRAM 中有 4K 个存储单元,采用双译码方式时要求译码输出线为_ _根。

A. 4096 B.64 C.128 D.102412.半导体静态存储器SRAM 能够存储信息是。

A.依靠双稳态电路B.依靠定时刷新C.依靠读后再生D.信息不再变化13.Cache 是指。

A.高速缓冲存储器 B. 主存C.ROM D. 外部存储器14.磁盘按盘片的组成材料分为软盘和。

第四章存储器习题

第四章存储器习题

第四章 存储器一、 填空题1. 计算机中的存储器是用来存放 的,随机访问存储器的访问速度与 无关。

√2. 主存储器的性能指标主要是 、 存储周期和存储器带宽。

√3. 存储器中用 来区分不同的存储单元,1GB= KB 。

√4. 半导体存储器分为 、 、只读存储器(ROM )和相联存储器等。

√5. 地址译码分为 方式和 方式。

√6. 双译码方式采用 个地址译码器,分别产生 和 信号。

√7. 若RAM 芯片内有1024个单元,用单译码方式,地址译码器将有 条输出线;用双译码方式,地址译码器有 条输出线。

√8. 静态存储单元是由晶体管构成的 ,保证记忆单元始终处于稳定状态,存储的信息不需要 。

√9. 存储器芯片并联的目的是为了 ,串联的目的是为了 。

10. 计算机的主存容量与 有关,其容量为 。

11. 要组成容量为4M×8位的存储器,需要 片4M×1位的存储器芯片并联,或者需要 片1M×8位的存储器芯片串联。

12. 内存储器容量为6K 时,若首地址为00000H ,那么末地址的十六进制表示是。

13 主存储器一般采用 存储器件,它与外存比较存取速度 、成本 。

14 三级存储器系统是指 这三级 、 、 。

15 表示存储器容量时KB= ,MB= ;表示硬盘容量时,KB= ,MB=。

16一个512KB 的存储器,其地址线和数据线的总和是 。

17 只读存储器ROM 可分为 、 、 和 四种。

18 SRAM 是 ;DRAM 是 ;ROM 是 ;EPROM 是 。

19半导体SRAM 靠 存储信息,半导体DRAM 则是靠 存储信息。

20半导体动态RAM 和静态RAM 的主要区别是 。

21MOS 半导体存储器可分为 、 两种类型,其中 需要刷新。

22 广泛使用的 和 都是半导体 ③ 存储器。

前者的速度比后者快,但不如后者高,它们的共同缺点是断电后 保存信息。

23 EPROM 属于 的可编程ROM ,擦除时一般使用 ,写入时使用高压脉冲。

存储器习题与思考题

存储器习题与思考题

第3章存储器习题与思考题3-1. 什么是计算机的内存与外存,它们有什么区别?3-2. 简述存储器系统的层次结构,并说明为什么会出现这样的结构?3-3. 静态存储器和动态存储器的区别是什么,它们各有什么优缺点?3-4. 什么是RAM和ROM?3-5. RAM和ROM各自的特点是什么?3-6. DRAM为什么要刷新?3-7. ROM在计算机中的作用是什么?3-8. 什么是Cache?它的作用是什么?3-9. CPU与存储器连接时要注意哪几方面的问题?3-10. 什么是字扩展、位扩展和字位扩展?3-11. 存储器的性能指标有哪些?3-12. 常用的存储器地址译码方式有哪几种,各自的特点是什么?3-13. 某微机系统的RAM容量为4K×8位,首地址为4800H,求其最后一个单元的地址。

3-14. 设有一个具有14位地址和8位数据的存储器,问:(1)该存储器能存储多少字节的信息?(2)如果存储器由8K×8位RAM芯片组成需要多少片?(3)需要多少位地址做芯片选择?3-15. 用16K×1位的DRAM芯片组成64K×8位的存储器,画出该存储器组成的逻辑框图。

3-16. 在计算机系统中一个大的存储体可由多片小的存储芯片连接而成,现由INTEL 2114(1K×4bit)构成4K字节的存储体,假设CPU具有A0~A15地址线,A13、A14、A15通过74LS138部分译码选片,请问:(1)需要多少片2114?(2)请问该连接方法的重叠区域是多少?(3)请画出结构图。

3-17. 在8086系统中,若用1024×1位的RAM芯片组成16K×8位的存储器,需要多少芯片?3-18. 在8086系统中,用1024×1位的RAM芯片组成16K×8位的存储器,在CPU的地址总线中有多少位参与片内寻址?多少位可做芯片的片选信号?3-19. 存储器芯片功耗的选择原则是什么?3-20. 概述8086CPU的存储器地址分配情况。

存储器习题

存储器习题

注:红色为作业需上交。

注意填空选择需要抄写题目。

一.选择题1.计算机工作中只读不写的存储器是( )。

(A) DRAM (B) ROM (C) SRAM (D) EEPROM2.下面关于主存储器(也称为内存)的叙述中,不正确的是( )。

(A) 当前正在执行的指令与数据都必须存放在主存储器内,否则处理器不能进行处理(B)存储器的读、写操作,一次仅读出或写入一个字节(C)字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看,cache(高速缓存)也是主存储器3.CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期.(A) 指令(B) 总线(C)时钟(D) 读写4.存取周期是指()。

(A)存储器的写入时间(B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔 (D)存储器进行连续读/写操作允许的最短时间3间隔5.下面的说法中,( )是正确的。

(A) EPROM是不能改写的 (B) EPROM是可改写的,所以也是一种读写存储器(C) EPROM是可改写的,但它不能作为读写存储器(D) EPROM只能改写一次6.主存和CPU之间增加高速缓存的目的是()。

(A)解决CPU和主存间的速度匹配问题(B) 扩大主存容量(C)既扩大主存容量,又提高存取速度 (D) 增强CPU的运算能力7.采用虚拟存储器的目的是( )。

(A)提高主存速度(B)扩大外存的容量(C)扩大内存的寻址空间(D)提高外存的速度8.某数据段位于以70000起始的存储区,若该段的长度为64KB,其末地址是( )。

(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH9.微机系统中的存储器可分为四级,其中存储容量最大的是( )。

(A) 内存 (B) 内部寄存器(C)高速缓冲存储器(D) 外存10.下面的说法中,( )是正确的. (A) 指令周期等于机器周期(B) 指令周期大于机器周期 (C)指令周期小于机器周期 (D)指令周期是机器周期的两倍11.计算机的主内存有3K字节,则内存地址寄存器需( )位就足够。

存储器习题解答

存储器习题解答

1. 用下列芯片构成存储系统,各需要多少个RAM芯片?需要多少位地址作为片外地址译码?设系统为20位地址线,采用全译码方式。

(1)512×4位RAM构成16KB的存储系统;(2)1024×1位RAM构成128KB的存储系统;(3)2K×4位RAM构成64KB的存储系统;(4)64K×1位RAM构成256KB的存储系统。

解:(1) 需要16KB/512×4=64片,片外地址译码需20-log2512=11位地址线。

(2) 需要128KB/1K×1=1024片,片外地址译码需20-log21024=10位地址线。

(3) 需要64KB/2K×4=64片,片外地址译码需20-log2(1024×2)=9位地址线。

(4) 需要256KB/64K×1位=32片,片外地址译码需20-log2(1024×64)=4位地址线。

2. 现有一种存储芯片容量为512×4位,若要用它组成4KB的存储容量,需多少这样的存储芯片?每块芯片需多少寻址线?而4KB存储系统最少需多少寻址线?解: 4K×8bit /512×4bit= 16片,需要16片存储芯片;29 = 512,每片芯片需9条寻址线;212 = 4096,4KB存储系统最少需12条寻址线。

3. 一个具有8KB直接相联Cache的32位计算机系统,主存容量为32MB,假定该Cache中块的大小为4个32位字。

(1)求该主存地址中区号、块号和块内地址的位数。

(2)求主存地址为ABCDEF16的单元在Cache中的位置。

解: (1) 主存区数为32MB/8KB = 4096,212= 4096,区号的位数为12;区内块数为8KB/4×4B = 512,29 = 512,块号的位数为9;块内单元数(字节编址)为4×32 / 8 = 16,24= 16,块内地址的位数4。

存储器习题

存储器习题

第10章存储器及其接口典型试题一.填空题1.只读存储器ROM有如下几种类型:____。

答案:掩膜ROM、PROM、EPROM、E2PROM2.半导体存储器的主要技术指标是____。

答案:存储容量、存储速度、可靠性、功耗、性能/价格比3.在16位微机系统中,一个存储字占用两个连续的8位字节单元,字的低8位存放在____、高8位存放在____。

答案:低地址单元、高地址单元4.SRAM芯片6116(2K×8B)有____位地址引脚线、____位数据引脚线。

答案:11 85.在存储器系统中,实现片选控制有三种方法,它们是____。

答案:全译码法、部分译码法、线选法6.74LS138译码器有三个“选择输入端”C、B、A及8个输出端,当输入地址码为101时,输出端____有效。

答案:7.半导体静态存储器是靠____存储信息,半导体动态存储器是靠____存储信息。

答案:触发器电荷存储器件8.对存储器进行读/写时,地址线被分为____和____两部分,它们分别用以产生____和____信号。

答案:片选地址片内地址芯片选择片内存储单元选择二.单项选择题1.DRAM2164(64K×1)外部引脚有()。

A.16条地址线、2条数据线B.8条地址线、1条数据线C.16条地址线、1条数据线D.8条地址线、2条数据线分析:从芯片容量(64K×1B)来看,有64K个编址单元,应有16条地址线(216=64K)。

但DRAM芯片集成度高、容量大、引脚数量不够,一般输入地址线采用分时复用锁存方式,即将地址信号分成二组、共用一组线,分两次送入片内。

而2164却有二条数据线,一条作为输入,一条作为输出。

答案:D 2.8086能寻址内存贮器的最大地址范围为()。

A.64KBB.512KBC.1MBD.16KB分析:8086有20条地址总线A0~A19,它可以表示220=1M个不同的状态。

答案:C3.若用1K×4的芯片组成2K×8的RAM,需要()片。

第4章 主存储器习题

第4章 主存储器习题

第4章主存储器一、选择题(每题3.5分)1.动态半导体存储器的特点是()A.在工作中存储器内容会产生变化B.每次读出后,需要根据原存内容重新写入一遍C.每隔一定时间,需要根据原存内容重新写入一遍D.在工作中需要动态地改变访存地址【答案】C2.某SRAM芯片,存储容量为64K×16位,该芯片的地址线和数据线数目为______。

A 64,16B 16,64C 64,8D 16,16 。

【答案】D3.交叉存贮器实质上是一种______存贮器,它能_____执行______独立的读写操作。

A 模块式,并行,多个B 模块式串行,多个C 整体式,并行,一个D 整体式,串行,多个【答案】A4. EPROM是指______。

A. 读写存储器B. 只读存储器C. 可编程的只读存储器D. 光擦除可编程的只读存储器【答案】D5.存储器是计算机系统的记忆设备,主要用于______。

A.存放程序B.存放软件C.存放微程序D.存放程序和数据【答案】D6. 外存储器与内存储器相比,外存储器______。

A.速度快,容量大,成本高B.速度慢,容量大,成本低C.速度快,容量小,成本高D.速度慢,容量大,成本高【答案】B7. 一个256K×8的存储器,其地址线和数据线总和为______。

A.16B.18C.26D.20【答案】C8.某存储器芯片的存储容量为8K×12位,则它的地址线为____。

A.11B.12C.13D.14 【答案】C9. 某一SRAM芯片,其容量为512×8位,考虑电源端和接地端,该芯片引出线的最小数目应为______。

A.23B.25C.50D.19【答案】D10.存储器是计算机系统的记忆设备,它主要用来()。

A.存放数据B.存放程序C.存放数据和程序D.存放微程序【答案】C11.内存若为16MB,则表示容量为()KB。

A.16B.16384C.1024D.16000【答案】B12.下列说法正确的是()。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

存储器选择题:1、下面关于半导体存储器组织叙述中,错误的是()。

DA、存储器的核心部分是存储体,由若干存储单元构成B、存储单元由若干存放0和1的存储元件构成C、一个存储单元有一个编号,就是存储单元地址D、同一个存储器中,每个存储单元的宽度可以不同2、下面()存储器是目前已被淘汰的存储器。

CA、半导体存储器B、磁表面存储器C、磁芯存储器D、光盘存储器3、若SRAM芯片的容量为1024*4位,则地址和数据引脚的数目分别是()。

AA、10,4B、5,4C、10,8D、5,84、若计算机字长16位,主存地址空间大小是64KB,按字节编址,则主存寻址范围是()。

AA、0~64K-1B、0~32K-1C、0~64KB-1D、0~32KB-15、需要定时刷新的半导体存储器芯片是()BA、SRAMB、DRAMC、EPROMD、Flash Memory6、假定用若干个16K*1位的存储器芯片组成一个64K*8位的存储器,芯片内各单元连续编址,则地址BFF0H所在的芯片的最小地址为()。

CA、4000HB、6000HC、8000HD、A000H7、假定用若干个16K*8位的存储器芯片组成一个64K*8位的存储器,芯片内各单元交叉编址,则地址BFFFH所在的芯片的最小地址为()。

DA、0000HB、0001HC、0002HD、0003H8、假定主存地址位数为32位,按字节编址,主存和Cache之间采用直接映射方式,,主存块大小为1个字,每字32位,写操作时采用全写方式,则能存放32K字数据的Cache的总容量至少应有多少位( )。

BA、1504KB、1536KC、1568KD、1600K9、假定主存地址位数为32位,按字节编址,主存和Cache之间采用直接映射方式,,主存块大小为1个字,每字32位,写操作时采用回写方式,则能存放32K字数据的Cache的总容量至少应有多少位( )。

CA、1504KB、1536KC、1568KD、1600K10、假定主存地址位数为32位,按字节编址,主存和Cache之间采用全相连映射方式,,主存块大小为1个字,每字32位,写操作时采用回写方式和随机替换策略,则能存放32K 字数据的Cache的总容量至少应有多少位( )。

D 10题干有问题应为全相连因为直接映射没有替换算法,冲突就替换A、1536KB、1568KC、2016KD、2048K11、假定主存按字节编址,Cache共有64行,采用直接映射方式,主存块大小为32字节,所有编号从0开始。

问主存第3000号所在主存块对应Cache行号是()。

CA、13B、26C、29D、5812、有一主存-Cache层次的存储器,其主存容量为1MB,Cache容量为16KB,每字块有8个字,每字32位,采用直接地址映像方式,若主存地址为35301H,且CPU访问Cache 命中,则在Cahce的第( )(十进制数表示)字块中(Cache起始字块为第0字块)。

AA、152B、153C、154D、15113、关于虚拟存储器,下列说法正确的是( )。

AⅠ、虚拟存储器利用了局部性原理Ⅱ、页式虚拟存储器的页面如果很小,主存中存放的页面数较多,导致缺页频率较低,换页次数减少,最终可以提升操作速度Ⅲ、页式虚拟存储器的页面如果很大,主存中存放的页面数较少,导致页面调度频率较高,换页次数增加,降低操作速度Ⅳ、段式虚拟存储器中,段具有逻辑独立性,易于实现程序的编译、管理和保护,也便于多道程序共享A、Ⅰ、Ⅲ、ⅣB、Ⅰ、Ⅱ、ⅢC、Ⅰ、Ⅱ、ⅣD、Ⅱ、Ⅲ、Ⅳ14、某计算机系统,其操作系统保存在硬盘上,其内存储器应该采用( )。

CA、RAMB、ROMC、RAM和ROMD、都不对15、虚拟存储器中的页表有快表和慢表之分,下面关于页表的叙述中正确的是( )。

DA、快表与慢表都存储在主存中,但快表比慢表容量小B、快表采用了优化的搜索算法,因此查找速度快C、快表比慢表的命中率高,因此快表可以得到更多的搜索结果D、快表采用快速存储器件组成,按照查找内容访问,因此比慢表查找速度快16、在Cache和主存构成的两级存储器中,Cache的存储时间是100ns,主存的存储时间是1000ns,如果希望有郊存储时间不超过190ns,则cache的命中率至少是( )。

AA、90%B、98%C、95%D、99%17、4片16K×8 位的存储芯片可以设计成()容量的存储器。

DⅠ. 64K×8 位Ⅱ. 32K×4 位Ⅲ.32K×16 位Ⅳ. 16K×32 位A、Ⅰ、ⅡB、Ⅱ、ⅢC、Ⅰ、ⅢD、Ⅰ、Ⅲ、Ⅳ18、在cache存储器系统中,当程序正在执行时,由完成地址变换。

BA、程序员B、硬件C、硬件和软件D、操作系统19、计算机的存储器采用分级方式是为了( )。

BA、方便编程B、解决容量、速度、价格三者之间的矛盾C、保存大量数据方便D、操作方便20、双端口RAM在( )情况下会发生读写冲突。

BA、左端口和右端口的地址码不同。

B、左端口和右端口的地址码相同C、左端口和右端口的数据码不同D、左端口和右端口的数据码相同21、已知单个存储体的存储周期为110ns,总线传输周期为10ns,则当采用低位交叉编址的多模块存储器时,存储体数应( )。

DA、小于11B、等于11C、大于11D、大于等于1122、一个四体并行低位交叉存储器,每个模块的容量是64K*32位,存取周期为200ns,在下述说法中( )是正确的。

DA、在200ns内,存储器能向CPU提供256位二进制信息B、在200ns内,存储器能向CPU提供128位二进制信息C、在50ns内,存储器能向CPU提供32位二进制信息D、以上都不对23、某32位计算机的Cache容量为16KB,Cache行的大小为16B,若主存与Cache地址映像采用直接映像方式,则主存地址为0x1234E8F8的单元装入Cache的地址是( )。

CA、0001 0001 0011 01B、0100 0100 0110 10C、1010 0011 1110 00D、1101 0011 1010 0024、在Cache中,常用的替换策略有:随机法(RAND)、先进先出(FIFO)、近期最少使用法(LRU),其中局部性原理有关的是( )CA、随机法B、先进先出法C、近期最少使用法D、都不是25、某存储系统中,主存容量是cache容量的4096倍,cache被分为64块,当主存地址和cache地址采用直接映射方式时,地址映射表的大小应为( )。

(假设不考虑一致维护和替换算法位)DA、6*4097bitB、64*12bitC、6*4096bitD、64*13bit26、有一主存-cache层次的存储器,其主存容量为1MB,cache容量为16KB,每字块有8个字,每字32位,采用直接映像方式,若主存地址为35301H,且CPU访问cache命中,则在cache的第( )(十进制表示)字块中(cache起始字块为第0字块)。

AA、152B、153C、154D、15127、若由高速缓存、主存和硬盘构成三级存储系统,则CPU访问该存储系统时发送的地址为( )。

CA、高速缓存地址B、虚拟地址C、主存物理地址D、磁盘地址28、为使虚拟存储系统有效地发挥其预期的作用,所运行的程序应具有的特性是( )。

CA、不应含有过多的IO操作B、大小不应小于实际的内存容量C、应具有较好的局部性D、顺序执行的指令不应过多29、关于虚拟存储器,下列说法正确的是( )。

AⅠ、虚拟存储器利用了局部性原理Ⅱ、页式虚拟存储器的页面如果很小,主存中存放的页面数较多,导致缺页频率较低,换页次数减少,最终可以提升操作速度Ⅲ、页式虚拟存储器的页面如果很大,主存中存放的页面数较少,导致页面调度频率较高,换页次数增加,降低操作速度Ⅳ、段式虚拟存储器中,段具有逻辑独立性,易于实现程序的编译、管理和保护,也便于多道程序共享A、Ⅰ、Ⅲ、ⅣB、Ⅰ、Ⅱ、ⅢC、Ⅰ、Ⅱ、ⅣD、Ⅱ、Ⅲ、Ⅳ30、虚拟存储器中的页表有快表和慢表之分,下面关于页表的叙述中正确的是( )。

DA、快表与慢表都存储在主存中,但快表比慢表容量小B、快表采用了优化的搜索算法,因此查找速度快C、快表比慢表的命中率高,因此快表可以得到更多的搜索结果D、快表采用快速存储器件组成,按照查找内容访问,因此比慢表查找速度快31、下列关于虚存的叙述中,正确的是( )。

AA、对应用程序员透明,对系统程序员不透明B、对应用程序员不透明,对系统程序员透明C、对应用程序员、对系统程序员都不透明D、对应用程序员、对系统程序员都透明32、在虚拟存储器中,当程序正在执行时,由( ) 完成地址映射。

DA、程序员B、编译器C、装入程序D、操作系统应用题1、假定某计算机的主存地址空间大小为64KB,按字节编址,Cache采用4路组相联映射、LRU替换和写回策略,能存放4KB数据,主存与cache之间交换的主存块大小为64字节。

请回答下列问题:(1)主存地址字节如何划分?要求说明每个字段的含义、位数和主存地址中的位置(2)Cache的总容量有多少位(3)若Cache初始为空,CPU依次从0号地址单元顺序访问到4344号单元,共重复访问6次。

Cache存取时间为20ns,主存存取时间为200ns,试估计CPU访存的平均时间。

1、(1)主存64KB=216所以主存地址位数为16位Cache 4KB=212行数为212/64=26组数为26/4=24所以主存地址为(2)采用写回策略,所以cache每行增加一个修改位,采用LRU替换策略得增加计数器位数因为是四路组相联,所以每行增加2位计数器位(LRU),每行6位标记位,每行1位有效位,所以每行位数为64*8+1+2+6+1=522所以总容量为64*522=33408位(3)块大小为64字节,访问到4344号单元,则访问容量为4345>4096,,4355/64=67.89=68块,因此,前0-4095号地址应该都可对应准入cache中,后4096-4344共4个块分别装入0组、1组、2组、3组替换第0块、1块、2块、3块反复6次所以第一次循环时每块的第一个单元都没命中其后单元命中,未中次数为68次其后的5次循环,组4-15全命中,而0-3组中的第0行均没全中1、2、3行命中,所以未命中次数为8*5=40次总访存次数为4345*6=26070 未命中次数为68+40=108所以命中率中(26070-108)/26070=99.5%所以平均访问时间为0.995*20ns+0.005*200ns=19.9+1=20.9ns2、设有一个直接映象方式的cache,其容量为8K字,每块内有为16个字,主存的容量是512K字,求(1) 主存有多少个块?多少区?(2) 该cache可容纳多少个块?Cache 字地址有多少位?块号和块内地址各多少位?(3) 主存的字地址有多少位?区号、区内块号和块内地址各多少位?(4) 主存中的第i块映象到cache中哪一个块中?(5) 将主存的第513块调入cache,则cache的块号为多少?它的区号标志为多少?(6) 在上一步的基础上,送出的主存的字地址为04011H时,是否命中?2、(1)主存块数512KW/16W=219/24=215块区512K/8K=219/213=26(2)cache块为8K/16=29cache字地址为13位,块号9位,块内地址4位(3)主存字地址19位区号6位区内块号即cache块位9位块内地址4位(4)主存映射到Cache块= i mod 29(5) 主存块cache块号为513 mod 512=1 区号标志为1(6) 地址对应cache块号为1 区标志为2没命中3、有一直接映像的cache系统,cache有8个块构成,CPU送出的主存块地址流序列分别为14、18、14、18、8、4、8、和10(十进制)。

相关文档
最新文档