CMOS集成电路的电热耦合效应及其模拟研究

收稿日期:2000-04-10;　定稿日期:2000-05-27基金项目:国家自然科学基金重大项目(59995550-01)第31卷第1期2001年2月微电子学Microelect ronics Vo l .31,№1F eb .2001文章编号:1004-3365(2001)01-0010-03CMOS 集成电路的电热耦合效应及其模拟研究刘　淼,周润德,贾松良(清华大学　微电子学研究所,北京　100084)摘　要:　文章基于集成电路具体的封装结构提出了它的热学分析模型。

针对均匀温度分布的集成电路,采用解耦法实现了电热耦合模拟软件Etsim ,并研究分析了温度对集成电路性能和功耗的影响。

关键词:　CMOS 集成电路;自热效应;电热耦合效应中图分类号:　TN 432文献标识码:　AA Simulation and Study of Electro -Thermal Coupling Effects in CMOS IC 'sLIU M iao ,ZHOU Run -de ,JIA Song -liang(I nstitute of M icroelectr onics ,T sing hua Univ ersi ty ,Beij ing 100084,P .R .Chi na )Abstract :　A ther mal analy sis model fo r a packaged IC chip is proposed and the temper atur e -dependent cir cuit per -formance is analyzed.Based on r elaxation method,an electro-ther mal simulator (Etsim)has been developed,which can be used to simulate the electr o-thermal effects under unifor m temperature distr ibution.Key words :　CM OS IC;Self-heat effect;Electro -thermal coupling effect EEACC :　2570D 1　引　言在一个集成电路中存在着两个子系统:电学子系统和热学子系统。

电学子系统由电学元件,如晶体管、电阻等,联结构成;热学子系统由芯片本身及其封装构成。

两个系统相互耦合:电学元件的功耗作为热学网络的热源,而热学网络中不同温度值作为参数会影响电学系统中元器件及其性能。

集成电路在没有外部热源的情况下,由电压、电流作用产生的功耗使得芯片本身温度升高。

温度升高一方面会导致电流下降、电路延时增加,影响电路性能,另一方面会造成电路可靠性的下降。

因此,为保证电路性能和可靠性的要求,有必要对集成电路进行电热耦合模拟。

电热耦合模拟,就是在考虑电路自热效应的情况下,模拟电路自身功耗造成的工作温度升高和在该温度下的电路性能。

国际上自70年代起就有这方面的研究[1～7],主要有耦合法和解耦法两种模拟方法:耦合法是将热的问题映射到电学方程中,并且由模拟器同时求解热学、电学子系统;解耦法认为电学子系统和热学子系统相对独立,由热学模拟器和电学模拟器分别模拟这两个子系统,将计算结果迭代直至满足收敛条件[3]。

两种方法各有利弊。

本文采用解耦法进行集成电路的电热耦合模拟,并分析温度对集成电路性能的影响。

我们采用HSPICE 电路模拟程序为基础来模拟电路的电流、电压、延时、以及功耗的分布情况;再根据功耗分布情况和集成电路的热学模型来计算温度分布情况。

2　电热耦合模拟流程由于集成电路的热学时间常数为微秒数量级,远大于我们所研究的电路的工作时钟周期和输入信号周期,可以认为,集成电路的工作温度达到稳态后不随功耗的动态变化而变化,由平均功耗来决定;另外,当集成电路功耗分布比较均匀时,如一般的数字逻辑电路,芯片的内部工作温度之差较小,在这种情况下,为简便运算,可以视整个芯片为等温面,将整个集成电路作为一个等效热阻进行分析。

均匀温度分布的静态电热耦合模拟流程如图1所示。

图1　电热耦合模拟流程图采用以上方法,我们开发了静态热电耦合模拟程序Etsim 。

给出集成电路的网表和版图信息,应用ETsim 可以得到芯片的稳态工作温度和该温度下的电路性能。

3　陶瓷封装集成电路的热学分析模型 为根据功耗分布情况来计算集成电路中的温度分布情况,我们需要建立集成电路的热学模型。

对于陶瓷封装的集成电路,其简化的热学分析模型如图2所示,并作以下假设[1]:1)芯片的功耗(热源)位于硅片的上表面,器件在热学上为一多层结构;2)器件安装在理想热沉上,每层由其材料的面积、厚度、热导率、热容等参数表示;3)热的传输只通过结构的底层,认为侧面绝热;4)只考虑热沿材料的传导,不考虑热的对流和辐射;5)热沉的外表面恒温。

图2　集成电路的热学模型在上述一维稳态均匀传热的假定下,材料热阻为:R t =L /(A e ×K ),其中L 、A e 、K 分别为材料的厚度、有效面积和热导率。

根据集成电路的多层结构热学模型以及热阻的计算公式,可以得到集成电路的稳态等效热阻为:　R th =R1+R 2+式中,A ce1～3分别为芯片、粘接层、陶瓷的有效热传导面积,L 1、L 2、L 3和K 1、K 2、K 3分别对应于芯片、粘接层和陶瓷的厚度及热导率。

陶瓷DIP 封装的各层材料特性如表1所示(说明:材料的热导率受温度、纯度等因素的影响,表1为室温(25°C )下常用数值)[8]。

表1　陶瓷封装材料特性材料掺杂Si 陶瓷A l 2O 3粘接层(导电)热导率/W m -1 K -184161.587我们可以估算由电路自身功耗造成的芯片温升:T j =T a +R t ×P d ,其中,T j 为芯片表面平均结温,T a 为环境温度,R t 为集成电路的等效热阻,P d 为电路的平均功耗。

4　温度对集成电路性能和功耗的影响首先,考虑温度对MOS 管性能的影响。

M OS 管的转移特性(一阶近似)可表示为:I ds =K p ×(V g -V t0)2= C ox W 2L(V g -V t0)2(2)式中,迁移率 和阈值电压V t0受温度影响最大。

1)迁移率:载流子的散射机制决定迁移率 ,其中起主要作用的是声子散射。

由于声子浓度正比于温度T ,所以迁移率 随着温度的升高而下降,依赖关系近似为: (T )∞T -3/2(3)2)阈值电压:阈值电压V t0的物理机制决定了V t0随温度的升高而线性下降。

由于阈值电压V t0受温度的影响比较小,迁移率 起主要作用,所以温度升高导致源漏电流减小,从而影响其他电路性能,如上升、下降时间增加,延迟时间增大,工作频率减小等,甚至会导致M OS 管的负阻现象:即当MOS 器件的源漏电压、电流较大时,饱和区源漏电流随源漏电压的增高而下降,其微分导数为负值。

其次,考虑温度对CMOS 集成电路功耗的影响。

CM OS 电路的平均功耗由三部分组成:动态功耗P dyn ,短路功耗P sc ,漏电功耗P leak 。

P avg =P dyn +P sc +P leak (4)1)动态功耗:对电容充电造成的功耗,P dyn = 0→1C L V 2dd fclk,其中, 0→1为电路节点从0到1翻转的概率。

只要电路工作频率满足对输出节点的完全充放电,则动态功耗不受温度的影响;2)短路功耗:由电源到地的直流通路造成的功耗,P SC = 0→1V dd (t r +t f )I s c max 。

其中,短路电流最大值I sc max 与载流子迁移率 成正比,假设输入信号的上升、下降时间t r 、t f 不变,则随着温度的升高,I sc max 降低,P sc 减小。

CMOS 电路短路功耗一般小于总功耗的20%。

3)漏电功耗:主要由晶体管的亚阈值导通电流和PN 结反偏导通电流造成,随着温度升高而增加。

漏电功耗虽然占比例很小,但随着特征尺寸进入深亚微米阶段,漏电流影响将增加。

5　电热耦合模拟结果及分析应用上述ETsim 电热耦合模拟程序对9级反相器链电路进行电热耦合模拟,分析电路自热效应造成的电路温度升高和性能影响。

9级反相器链电路采用标准0.6 m CM OS 工艺设计,MOS 管的尺寸为(W /L )n =12 m /1.2 m ,(W /L )p =36 m /1.2 m 。

应用Etsim 对其进行电热耦合模拟,设电路的等效热阻为2000°C/W,初始工作温度为25°C,收敛条件为 T =0.1°C ,模拟的迭代过程以及结果如图3所示。

从图中可以看出,反相器链电路经过5次迭代即达到收敛,稳态温度和功耗分别为54.30°C 和14.65mW 。

电路自身功耗造成工作温度的上升,而工作温度升高又使得短路电流减小以及总平均功耗下降。

另外,我们比较电热耦合模拟和普通电路模拟得到的电路性能,反相器链的振荡周期分别为2.488ns 和2.250ns,这主要是因为电路图3　电热耦合模拟的迭代过程工作温度变化会影响电路性能(温度每上升10°C,振荡周期增加约5%),温度升高使CMOS 电路的源漏电流减小,反相器的延时和振荡周期增加。

从对反相器链电路的电热耦合模拟结果可以看出,电路自身功耗会使芯片的工作温度有相当的升高,温升幅度与集成电路的功耗和等效热阻有关。

一般情况下,工作温度升高造成集成电路的源漏电流减小、延时增加、性能变坏。

另外,从模拟的迭代过程可以看出,当芯片温度分布比较均匀时,集成电路的电学子系统和热学子系统之间的耦合比较弱,采用解耦法只需要4、5次迭代即可达到收敛。

6　结　论本文在提出一种集成电路芯片热学分析模型的基础上针对均匀温度分布的集成电路开发了静态电热耦合模拟软件ET sim 。

对反相器链电路的热电耦合模拟结果显示,自热效应对集成电路的工作温度和性能造成较大的影响,因此,有必要对集成电路进行电热耦合模拟,以验证电路的性能和可靠性要求,并在电路和版图设计时进行优化。

参考文献:[1]Csendes A ,Szekely V ,R encz M .A n efficient t her mal sim ulat ion tool for ICs,micro system elements and M CM s:the S-T HERM A N AL [J].M icro electr onicsJ,1998;29(3):241-255.[2]Cheng Y,R aha P.I LL ISFD -T :an elect rothermal ti-ming sim ulat or for temper atur e-sensit ive reliability di-ag no sis o f CM O S V L SI chips [J].IEEE T r ans Co m-puter -A ided Desig n,1998;17(8):668-681.[3]Szekely V ,Poppe A.Electro -thermal simulation:a r e-alization by simultaneous iter ation [J ].M icro electr onics J,1997;28(3):245-247.[4]L ee S ,A llsto t D .Electr other mal simulation of integr at-ed cir cuits [J].I EEE J Sol Sta Cir c,1993;28(12):1283-1293.[5]N ooshabadi S,Visw eswar an G,N agchoudhur i D.A M OS transistor t her mal sub -cir cuit for the SPICE cir -cuit simulator [J].M icroelectr onics J,1998;29(3):229-234.[6]Petegem W ,Geeraerts B.Electr other mal simulation and design of integ rated cir cuits [J ].IEEE J Sol Sta Circ,1994;29(2):143-146.[7]Fukahori K ,Gr ay P .Computer simulation of integr at-ed cir cuits in the presence of electro ther mal interaction[J ].IEEE J Sol Sta Circ ,1976;11(6):834-846.[8]Chang C Y ,Sze S M.U L SI technolog y[M ].M cG raw -Hill Com p Inc ,1995.作者简介:　刘　淼(1975—),女(汉族),山东省人,硕士研究生于清华大学电子工程系获学士学位,低功耗设计研究。