基于FPGA的科学级CCD相机时序发生器的设计
基于FPGA的线阵CCD的驱动程序的设计
南京理工大学毕业设计说明书(论文)作者: XX 学号: 080403227系:电子工程与光电技术系专业: 电子科学与技术题目: 基于FPGA的线阵CCD驱动教授指导者:(姓名) (专业技术职务)评阅者:(姓名) (专业技术职务)2012 年 5 月南京理工大学紫金学院毕业设计(论文)评语学生姓名:班级、学号:080403227题目:基于F P G A的线阵C C D驱动综合成绩:毕业设计(论文)评语毕业设计说明书(论文)中文摘要毕业设计说明书(论文)外文摘要目次1 引言 (1)1.1国内外研究现状及发展趋势 (1)1.2课题研究的背景和意义 (2)1.3本设计的研究及设计内容 (3)2 CCD (4)2.1CCD简介 (4)2.2CCD基本特点 (5)2.3CCD工作原理 (7)2.4TCD1703C的主要特性 (12)3 FPGA/CPLD (20)3.1FPGA简介 (20)3.2FPGA和CPLD的区别 (21)3.3FPGA和CPLD的特点 (22)4 基于FPGA的线阵CCD的驱动 (23)4.1线阵CCD的结构和工作原理 (23)4.2基于FPGA芯片的时序电路的设计与实现 (24)4.3CCD驱动时序的V ERILOG HDL描述与实现 (25)5 基于QuartusII的仿真 (32)6 实际硬件调试 (35)结论 (41)致谢 (42)参考文献 (43)附录A 程序代码 (44)1 引言电荷耦合器件(Charge Coupled Devices, CCD)是20世纪70年代初发展起来的新型半导体集成光电器件。
近30年以来,CCD器件在图像传感和非接触测量领域的发展迅速。
CCD可把外界待测物体的图像信号转换成电信号,即把入射到CCD光敏面上的按空间位置分布的光强信息,转换为按时间顺序串行输出的视频信号,视频信号可通过软件处理再现原物体的图像。
由于CCD具有自扫描、高分辨、高灵敏、重量轻、体积小、像素位置准确、耗电少、寿命长、可靠性好、信号处理方便、易于与计算机接口等优点,致使CCD光电尺寸测量的使用范围比现有的机械式,光学式,电磁式测量仪优越的多。
基于FPGA的CCD驱动设计
基于FPGA 的CCD 驱动设计武琪敬1,2,李自田1,胡炳梁1,皮海峰1(1.中国科学院西安光学精密机械研究所,陕西西安 710119;2.中国科学院研究生院,北京 100039)摘 要:以Atmel 公司的面阵CCD 2T H7888A 图像传感器为例,在研究了CCD 结构和驱动时序图的基础上提出基于FP GA 的驱动脉冲设计方法和硬件电路实现。
使用V HDL 语言对驱动时序发生器进行了硬件描述,并采用Quartus 5.0对设计的驱动时序发生器进行仿真。
试验结果表明,涉及的驱动电路可以满足面阵CCD 2T H7888A 的各项驱动要求。
关键词:CCD ;信号处理;V HDL ;图像传感器中图分类号:TP36811 文献标识码:A 文章编号:10042373X (2010)1220157203Design of CCD Driving Circuit B ased on FPG A T echnologyWU Qi 2jing 1,2,L I Zi 2tian 1,HU Bing 2liang 1,PI Hai 2feng 1(1.Xi ’an Institute of Optics and Precision Mechanics ,Chinese Academy of Sciences ,Xi ’an 710119,China ;2.Graduate Student College ,Chinese Academy of Sciences ,Beijing 100039,China )Abstract :The design and implementation of CCD image sensor digital system is introduced.Taking CCD image sensor T H7888A produced by A TM EL as an example ,the FP GA 2based hardware driving design is proposed by studying the struc 2ture and driver schedule of CCD device.The hardware module and its circuit diagram of the driver are studied ,the hardware description is given for the driving schedule generator by V HDL ,and then the pulse signal needed by CCD is generated ,the designed generator is simulated with Quartus 9.0.The experimental results show that the designed generator can meet the de 2mand of the CCD 2T H7888A.Keywords :CCD ;signal processing ;V HDL ;image sensor收稿日期:2010202208 电荷耦合器件(CCD )作为新兴的固体成像器件即图像传感器,具有体积小,重量轻,分辨力高,噪声低,自扫描,工作速度快,灵敏度高,可靠性好等优点,受到人们的高度重视,广泛应用于图像传感、景物识别、非接触无损检测、文件扫描等领域[1]。
基于FPGA的线阵CCD驱动时序电路的设计
基于FPGA的线阵CCD驱动时序电路的设计O 引言电荷耦合器件(Charge Coupled Deviees,CCD)是一种图像传感器,它在工业、计算机图像处理、军事等方面都得到广泛的应用。
目前CCD 的应用技术已成为集光学、电子学、精密机械与计算机技术为一体的综合技术,在现代光子学、光电检测技术和现代测试技术领域中起到了相当大的作用。
因此,CCD 的作用是不可估量的。
然而,CCD 要正常工作是要驱动时序的,虽然有些CCD 往往自带驱动,但是在特殊需要或需要加特殊功能时,CCD 驱动往往需要自己设计,例如曝光时间可调等功能。
现场可编程门阵列(Field Programmahie Gate Array,FPGA)是在PAL,GAL,EPLD 等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
由于FPGA 具有易修改,在线编程等特点,可根据不同要求进行在线配置,从而升级方便。
另外由于FPGA 集成度高,可将系统的部分或全部功能集成在一片芯片上,可减小系统硬件复杂度。
2 CCD 工作原理和特性参数TCDl500C 是一种高灵敏度、低暗电流、5 340 像元的线阵CCD 图像传感器,其像敏单元大小是7μm×7μm×7μm;相邻像元中心距也是7μm;像元总长是37.38 mm。
其驱动时序图如图1 所示。
TCDl500C 在驱动脉冲作用下开始工作。
由图1 可知,CCD 的一个工作周期分为两个阶段:光积分阶段和电荷转移阶段。
在光积分阶段,SH 为低电平,它使存储栅和模拟移位寄存器隔离,不会发生电荷转移现象。
存储栅和模拟移位寄存器分别工作,存储栅进行光积分,模拟移位寄存器则在驱动脉冲的作用下串行地向输出端转移信号电荷,再由SP。
(整理)基于FPGA的面阵CCD驱动电路的设计.
基于FPGA的面阵CCD驱动电路的设计作者:时间:2010-05-05 来源:电子产品世界0 引言CCD(Charge Coupled Devices)电荷耦合器件是20世纪70年代初发展起来的新型半导体集成光电器件。
近30年来,CCD器件及其应用技术的研究取得飞速进展,特别是在图像传感和非接触测量领域的发展尤为迅速,它具有噪声低、光谱响应宽、精度和灵敏度高、可靠性好等优点。
CCD 成像系统主要由光学系统、驱动电路、信号处理电路和图像处理电路组成。
本文主要介绍CCD传感器驱动电路的设计,包括驱动时序产生电路、电源变换电路和驱动器电路。
其中,驱动时序产生电路向CCD传感器提供正常工作所需要的各种时序脉冲;电源变换电路向CCD提供正常工作时所需的各种直流偏置电压;驱动器电路用来提高驱动时序的驱动能力。
l CCD驱动时序电路的要求及实现1.1 CCD图像传感器TH7888ACCD图像传感器采用ATMEL公司的TH7888A。
它是一种高性能的帧转移面阵CCD器件,提供单路和双路两种输出方式,输出数据速率可达40 MHz,每秒30帧图像。
TH7888A具有较低的暗电流及像元读出噪声,可用电子快门来调节曝光时间,性能优异。
TH7888A由感光区,存储区和水平移位寄存器构成,有效像元数为1 024×1 024个。
CCD的一个工作周期可分为两个阶段:光积分阶段和电荷转移阶段。
光积分阶段进行感光阵列的电荷积累,存储区到转移寄存器的电荷转移(行逆程)以及转移寄存器向输出放大器的电荷输出(行正程);转移阶段主要进行帧转移,即将感光区的光积分电荷转移至存储区。
要完成如上功能就要给CCD提供严格的驱动时序时钟。
TH7888A的各驱动时序关系如图1所示。
图1中,φPA为帧时钟,高电平时为光积分阶段,低电平时为电荷转移阶段。
φP1~φP4为帧转移脉冲,在光积分阶段时不变,在电荷转移阶段时同行转移控制信号φM1~φM4一起完成整帧的转移。
FPGA_ASIC-基于FPGA的TDICCD驱动时序设计
基于FPGA的TDICCD驱动时序设计黄美玲 张伯珩 边川平 李露瑶(中国科学院西安光学精密机械研究所,西安710068)摘要在分析TDICCD器件驱动时序关系的基础上,设计了可选积分级数的驱动时序发生器.作为卫星上的有效载荷,TDICCD成像系统可以根据不同的光照条件及探测分辨率的需求,选择不同积分级数,提高成像系统的灵敏度。
选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行硬件描述,采用QuartusⅡ对所设计的驱动时序发生器进行了仿真。
系统测试结果表明,所研制的驱动时序发生器可以满足TDICCD驱动要求.关键词:TDICCD,时序;现场可编程门阵列(FPGA);中图分类号TN386.5文献标识码A0 引言时间延时积分电荷耦合器件 (Time Delay and Integration Charge Coupled Devices)(TDICCD)是近几年发展起来的一种新型光电传感器。
主要应用在低照度条件下,对低照度目标有很高的灵敏度[1]。
TDICCD通过多级积分来延长积分时间,从而提高器件的灵敏度和信噪比。
TDICCD成像系统一般由CCD感光芯片,驱动时序发生器,逻辑控制单元,信号处理单元以及外部光学成像系统等部分组成,其中关键是驱动信号的产生。
CCD芯片的转换效率、信噪比等光电转换特性只有在合适的时序脉冲驱动下,才能达到器件工艺所规定的最佳值而输出稳定可靠的视频信号。
驱动时序发生器性能的优劣直接决定了CCD相机的品质参数[2]。
本文分析了IT-EC-6144型TDICCD图像传感器芯片的工作过程和对驱动时序的要求,在此基础上设计出合理的时序控制方案.由于目前CCD应用向高速、小型化、智能化方向发展。
可编程逻辑器件(FPGA)以其高集成度、高速度、高可靠性、开发周期短,可满足这些需要,另外可编程逻辑器件可以通过软件编程对其硬件的结构和工作方式进行重构,从而使得硬件的设计如同软件设计那样方便快捷,因此,选用可编程逻辑器件(FPGA)作为硬件设计平台,结合VHDL语言对时序驱动电路进行硬 件描述,采用QuartusⅡ软件对所设计的时序发生器成功的进行了系统仿真。
基于FPGA的线阵CCD驱动时序电路设计
基于FPGA的线阵CCD驱动时序电路设计
1 引言
电荷耦合器CCD具有尺寸小、精度高、功耗低、寿命长、测量精度高等优点,在图像传感和非接触测量领域得到了广泛应用。
由于CCD芯片的转换效率、信噪比等光电特性只有在合适的时序驱动下才能达到器件工艺设计所要求的最佳值,以及稳定的输出信号,因此驱动时序的设计是应用的关键问题之一。
通用CCD驱动设计有4种实现方式:EPROM驱动法;IC驱动法;单片机驱动法以及可编程逻辑器件(PLD)驱动法。
基于FPGA设计的驱动电路是可再编程的,与传统的方法相比,其优点是集成度高、速度快、可靠性好。
若要改变驱动电路的时序,增减某些功能,仅需要对器件重新编程即可,在不改变任何硬件的情况下,即可实现驱动电路的更新换代。
2 CD 1501D CCD工作参数及时序分析
2.1 TCDl50lD CCD工作参数。
基于FPGA的科学级CCD相机时序发生器的设计
基于FPGA的科学级CCD相机时序发生器的设计李云飞;李敏杰;司国良;郭永飞【期刊名称】《微计算机信息》【年(卷),期】2007(023)005【摘要】简述了科学级CCD相机中CCD成像单元的时序发生器的功能:产生TDI-CCD、视频处理器和图像数据输出所需的各种时钟脉冲信号,在CCD成像单元工作中起着时间上同步协调的作用.该科学级CCD相机采用DALSA公司的IL-E2型TDI-CCD作为传感器,在分析IL-E2型TDI-CCD器件驱动时序关系的基础上,设计了科学级CCD相机时序发生器.选用FPGA作为硬件设计平台,使用VHDL语言对时序发生器进行硬件描述,采用EDA软件对所设计的时序发生器进行仿真,针对XILINX公司的可编程器件XC2VP20-FF1152进行适配.结果表明:系统的集成度、抗干扰能力提高了,实现了科学级CCD相机工作时的可靠性、稳定性,以及低功耗,同时也使设计与调试周期缩短至小时量级.【总页数】3页(P196-198)【作者】李云飞;李敏杰;司国良;郭永飞【作者单位】130022,中国科学院长春光学精密机械与物理研究所;100039,北京中国科学院研究生院;130022,中国科学院长春光学精密机械与物理研究所;100039,北京中国科学院研究生院;130022,中国科学院长春光学精密机械与物理研究所;130022,中国科学院长春光学精密机械与物理研究所【正文语种】中文【中图分类】TN29【相关文献】1.基于FPGA的科学级CCD相机时序发生器的设计 [J], 李云飞;李敏杰;司国良;郭永飞2.基于FPGA的线阵CCD驱动时序发生器设计 [J], 张道勇;徐杜;蒋永平;林梓荣3.基于FPGA的空间面阵CCD相机驱动时序发生器与下位机的一体化设计 [J], 冉晓强;汶德胜;邱跃洪;王华4.基于CPLD的空间面阵CCD相机驱动时序发生器的设计与硬件实现 [J], 冉晓强;汶德胜;郑培云;王华;梁义涛5.一种典型的科学级CCD驱动时序的FPGA设计 [J], 路美娜;洪津;陈迪虎;骆冬根;胡亚东因版权原因,仅展示原文概要,查看原文内容请购买。
基于FPGA的CCD相机时序发生器的设计
基于FPGA的CCD相机时序发生器的设计1 引言科学级CCD 相机(Scientific grade CCD camera)是一种具有低噪声、高灵敏度、大动态范围和高量子效率等优良性能的CCD 相机,用于对微光信号检测和微光成像。
它在射线数字成像检测、生物医学工程、水下摄影、武器装备、天文观测、空间对地观测等多种技术领域得到了广泛应用。
科学级CCD 相机一般由高速CCD 感光芯片、视频信号处理器、时序控制器、时序发生器、时序驱动器、外部光学成像系统等部分组成,其中时序发生器性能的优劣直接决定了相机的品质参数。
该科学级CCD 相机采用DALSA公司的IL-E2 型TDI-CCD 作为传感器,本文分析了IL-E2 型TDI-CCD 芯片的工作过程和对驱动信号的要求,在此基础上设计出合理的时序电路,为了满足在实际工作中像移速度异速匹配的要求,在时序电路的设计中时序发生部分是可调的。
这种设计方案简单、可靠、实用。
在综合比较各种硬件实现电路的优缺点后,选用现场可编程逻辑门阵列(FPGA)作为硬件设计平台,使用VHDL 语言对驱动电路方案进行了硬件描述,采用EDA 软件对所设计的时序发生器成功地进行了功能仿真。
最后针对XILINX 公司的可编程逻辑器件XC2VP20-FF1152 进行了适配和硬件电路调试,进而实现了对整个科学级CCD 相机的控制。
2 TDI-CCD 的工作原理及驱动分析2.1 TDI-CCD 工作原理简介TDI(time delay and integration)是一种能够增加线扫描传感器灵敏度的扫描技术。
TDI-CCD 是具有一种面阵结构、线阵输出的新型CCD,较普通的线阵CCD 而言,它具有多重级数延时积分的功能。
从其结构来看,多个线阵。
星载遥感CCD相机高性能时序发生器的研制
星载遥感CCD相机高性能时序发生器的研制随着人类对宇宙的探索和地球的环境变化的关注程度不断加深,星载遥感CCD相机作为一种常见的空间传感器,其性能不断提升,追求更高的分辨率、更高的灵敏度等指标。
在实现这些指标的过程中,高性能时序发生器的研制扮演着至关重要的角色。
本文介绍了一种基于FPGA技术的星载遥感CCD相机高性能时序发生器。
该时序发生器具有多通道的输入输出功能,并采用了高速线性缓存来存储数据。
通过高性能的处理能力和高速的数据传输,该时序发生器能够在保证数据精度的前提下实现快速而准确的数据采集和处理。
首先,我们分析了星载遥感CCD相机的数据采集原理和现有时序发生器的特点,发现其复杂性和灵活性都有待提升。
接着,我们介绍了FPGA技术的优势和特点,以及该技术在时序发生器领域的广泛应用。
在此基础上,我们设计了一种高性能时序发生器,采用多通道输入输出结构,充分保证了数据的准确性和采集速度。
同时,采用高速线性缓存技术来存储数据,充分实现了时序发生器的高速和高效。
在设计过程中,我们还针对FPGA时序设计的特点,充分考虑时序的性能和稳定性,确保时序发生器具有高可靠性和高可扩展性。
此外,我们还利用Simulink模型来实现自动设计和代码生成,提高了开发的效率和精度。
最后,我们通过对该时序发生器的测试和验证,发现其具有良好的性能,能够满足星载遥感CCD相机整个数据处理流程的需求。
该时序发生器的研制为星载遥感CCD相机的性能提升提供了可靠的技术支持,为更深入的空间探索和地球环境变化的监测提供了有力的保障。
在星载遥感应用中,时序发生器是非常重要的一个组成部分。
其主要功能是控制CCD线阵相机的读出时间,并将图像信号转换成数字信号,传输到地面端进行处理和分析。
由于遥感数据往往具有海量、高精度、高时效性等特点,因此时序发生器的稳定性、速度及可靠性至关重要。
传统的时序发生器使用较为简单的时序控制电路实现信号处理和转换,其缺点是精度和稳定性较低。
基于FPGA的时序脉冲发生器设计
基于FPGA的时序脉冲发生器设计颜丽;王伟【摘要】In the design of realization to the timing pulse generator, field programmable gate array was used to change the traditional methods of design, and made modifying and debugging hardware more facilitate. The working principle of a standard binary counter formed timing pulse generator was analyzed comprehensively, the improving method was take to eliminate the predominance of "competition - adventure" produce by the standard binary counter formed timing pulse generator, Johnson counter was used as the counter of a timing pulse generator counter, and used of the SR function method further simplify the circuit, thereby timing pulse interference presents a method to eliminate reasonable. The reasonable method to eliminate the "competition - adventure"interference of timing pulse was taken.%本文在实现时序脉冲发生器的设计中,利用现场可编程门阵列改变了传统设计方法,进一步方便了对硬件的修改与调试。
基于FPGA的CMOS图像传感器LUPA-4000时序设计
基于FPGA的CMOS图像传感器LUPA-4000时序设计近年来,图像传感器在图像采集和处理领域中起着越来越重要的作用。
特别是CMOS图像传感器在其低功耗、高性能等方面逐渐成为主流。
在众多CMOS图像传感器中,LUPA-4000以其高画质、低噪声等性能得到了广泛应用。
然而,仅仅有高性能的传感器还不足以发挥它的优点,如何设计好其时序显得尤为重要。
本文基于FPGA的CMOS图像传感器LUPA-4000时序设计,探究了LUPA-4000传感器在时序设计方面的优化。
首先,本文介绍了LUPA-4000图像传感器的基本原理以及其性能特点。
其次,本文分析了CMOS图像传感器时序设计的基本要素,包括行选通、像素信号增益和锁存等。
最后,本文结合实际应用,详细描述了LUPA-4000图像传感器在FPGA上的时序设计。
通过对时序信号的精确控制,我们可以实现传感器在图像采集、行扫描、像素输出等方面的优化。
本文所使用的LUPA-4000图像传感器具有高速、高灵敏度等优点,是一种高性能的图像采集设备。
但在实际应用中,这些优点并不一定都能够得到充分发挥。
因此,我们需要通过对时序信号的优化来实现更好的性能。
从理论上讲,CMOS图像传感器的时序设计是可以通过软件控制实现的。
但在实际应用中,这种方式往往受到计算机硬件资源的限制。
因此,本文采用了在FPGA上直接实现传感器时序控制的方式。
本文以LUPA-4000图像传感器为例,针对该传感器进行了时序控制的设计。
在时序控制中,我们需要考虑行选通、像素信号增益和锁存等多个控制信号的精确控制。
通过对这些信号的控制,我们能够实现传感器在图像采集、行扫描、像素输出等方面的优化。
在具体实现中,我们采用了Verilog语言编写FPGA的设计文件,并通过Vivado软件进行实现。
仿真结果显示,本文所设计的时序控制方案在控制信号精度、采样精度和数据处理速度等方面均得到了较好的优化。
总之,本文基于FPGA的CMOS图像传感器LUPA-4000时序设计探讨了传感器时序优化的重要性。
FPGA控制下面阵CCD时序发生器设计及硬件实现
40 4 ) 0 04
在分析 S n 公 司 I X 9 B oy C O 8 Q面 阵 C D图像传感 器驱 动 时序 的基础上 ,对 可调节曝光 时 间的 C D时序发 C C
生器及 其硬 件 电路进行设计 。选 用 F G P A器件 作为硬 件设计平 台,使 用 V L语 言对时序 关 系进 行 了硬件描 述 ,采 用 HD Q a u . ua sI8 0对所设计 的时序发生器进行 了功 能仿 真,并以 A ea 司的可编程逻辑 器件为核 心进 行硬件适 配。 实际 I hr公 测试表 明 ,所设计的驱动 时序发 生器能够满足 面阵 C D的驱动要求 ,实现 了设计 目的。 C 关键 词 面阵 C D;F G C P A;时序发生器 T7 N 9;T 7 2 2 P5. 文献标识码 A 文章编号 10 7 2 (0 1 0 0 7— 80 2 1 )6—17— 5 2 0
t i eea r i dutb xouet eadi ad a i u r ds nd F G h s s h a - i n gnr o wt ajs l epsr i n s rw r c ciae ei e. P A i coe a ehr m g t h ae m th e r t g s n t d
Ke wo d a e ra y r s r a ar y CCD ; FP GA ; d vn c e ue g n rtr i r i g s h d l e eao
C D是 利 用 光 电转 换 原 理 把 图 像 信 号 转 换 为 电 C 信号 ,即把 一 幅按 空 间域 分布 的光 学 图像 ,转 换 成 为
光学 l
系到 C D的信 号处 理能力 、转换效率和信噪 比等光 C
基于FPGA的全帧型面阵CCD驱动时序设计
第32卷增刊2006年8月光学技术O尸下7(1A L T E C H N I Q U EV01.32Sup pl.A u gust2006文章编号:1002—1582(2006)S-0313—04基于FPG A的全帧型面阵C C D驱动时序设计‘常磊,李国宁,金龙旭(中国科学院长春光学精密机械与物玛研究所,吉林长春130033)摘要:在介绍全帧型面阵CC D的结构和特点的基础上,分析了陔类型C C D的驱动信号和时序,并针对C CD442A 型CC D设计出了一种基于现场可编程门阵列(FPG A)的全帧型面阵C C D驱动时序。
采用集成开发环境和自上而下的模块化设计方法,实现了硬件没计的软件化,提高了开发效率。
关键词:全帧;面阵C C D;驱动时序;F PG A;仿真中图分类号:TN386.5文献标识码:AD e si gn on dr i vi ng ge ner at or ba se d on FPG A t e chnol ogyf O r C C D f ui I f r am e ar ea i m age s ens orC H A N G Lei,L l G uo.ni ng,d i n Long—X U(C h angch un I ns t i t ut e of O p t i c s,F i n e M ec ha ni cs a nd P h ysi cs,C hi nes e A cade m y of Sci ence s,C hangc hun130033,C hi na)A bs t r a ct:The s t r uct ur e a nd t he s peci f i cat i on of C C D ful l f r am e a l-o_.a i m age s ens or ar e i n t r odu ced,and t he dr i vi n g s i gnal s and.schedul es of t his O T D ar e st ud i ed.A dr i vi ng ge ner a t or bas ed o n FPG A t e chnol ogy f or C C q3442i s be e n s ucces sf ul l y de.s i gn e d.T he ci rcui t des i gned by t he so f t w ar e i s r eal ized ba sed o n t he i nt egr at ed devel op m ent e n vi r on m e n t a nd t he m odul ar i zat i on des i gn m et h od f r om t op t o bot t om.T he devel op m ent ef f i ciency i s enhanced.K e y w or ds:f u l l f r am e;ar odt i naage C C D;dr i vi ng s che dul e;F PG A;s i m ul at i on1引言C C D(char ge coupl ed devi c es)电荷耦合器件是20世纪70年代初发展起来的新型半导体集成光电器件…。
毕业设计论文基于FPGA的信号发生器设计
武汉工业学院毕业设计(论文)设计(论文)题目:基于FPGA的信号发生器设计姓名学号院系电气与电子工程学院专业电子信息科学与技术指导教师目录摘要 ...................................................................................................................................... i ii Abstract (iv)前言 (1)1绪论 (3)1.1 FPGA简介 (3)1.2 modelsim简介 (5)1.3 DDS基本原理介绍 (6)2设计方案 (8)2.1 总体设计方案 (8)2.2方案论证 (8)2.2.1方案一 (8)2.2.2方案二 (9)2.2.3方案三 (9)2.3方案确定 (9)3 硬件电路设计 (11)3.1硬件设计注意事项 (11)3.2 DA电路 (11)3.3滤波电路 (12)3.4硬件电路实现 (13)4软件设计 (14)4.1波形产生模块 (14)4.1.1正弦波 (14)4.1.2方波 (15)4.1.3 三角波 (15)4.2频率控制模块 (16)4.3相位累加模块 (17)4.4选择波形模块 (17)4.5幅度控制模块 (18)4.6软件设计总成 (19)5 调试 (20)5.1设计及仿真调试使用设备 (20)5.2 调试方法 (20)5.2.1 硬件调试 (20)5.2.2 软件调试 (20)5.2.3 综合调试 (20)5.3 调试结果 (21)5.3.1 软件仿真结果及分析 (21)5.3.2 综合调试结果 (24)总结 (25)致谢辞 (26)参考文献 (27)附件1 ROM生成源程序 (28)附件2 40位流水线加法器程序 (30)摘要信号发生器是数字设备运行工作中必不可少的一部分,没有良好的信号源,最终就会导致系统不能够正常工作,更不必谈什么实现其它功能了。
浅谈FPGA对线阵CCD驱动时序电路设计
浅谈FPGA对线阵CCD驱动时序电路设计1 概述CCD(Charge Coupled Device)电荷耦合器件是以电荷作为信号,实现电荷的存储和转移的图像传感器,因为有体积小、功耗低、灵敏度高等优点,在许多领域得到了普遍运用。
其工作原理包括电荷的产生、存储、传输和检测。
因为不同厂家制造的CCD,其驱动电路和驱动时序存在着不同程度的差异,导致CCD 的驱动电路设计不具有统一的规范性。
常见的CCD驱动方法有单片机驱动、EPROM驱动、专用IC驱动、CPLD驱动和FPGA驱动。
分析这五种驱动方法,会发现前三种驱动方式调试困难,灵活性差,频率较低。
CPLD和FPGA均具备高集成度、高速度、高可靠性和开发周期短的特色,相比较之下,FPGA的灵活性要强于CPLD器件,更适合对时序逻辑进行编写,利用VHDL语言通过FPGA可以很好地解决高速线阵CCD时序驱动要求,并结合USB3.0的高速传输优势可使CCD以高速度和高质量的状态进行实时图像采样和传输。
本文以日本TOSHIBA公司生产的TCD1209D芯片为例,分析其工作过程和对驱动时序信号的要求,并且设计驱动时序产生及采样硬件电路,通过VHDL语言对驱动时序发生硬件电路进行了描述,基于集成在FPGA板上的USB3.0接口進行图像数据传输。
通过ALTIUM DESIGNERR(QUARTUS II)仿真软件对所设计的驱动时序进行仿真。
2 TCD1209的结构与特点TCD1209D芯片内部结构由四部分构成:第一部分是光敏二极管接受光源;第二部分是转移栅;第三部分是CCD位移模拟寄存器;第四部分是CCD的输出缓存器。
TCD1209D外部引脚和内部结构如图1和图2所示。
TCD1209D高速图像传感器最高驱动频率为20MHz,具有5V的脉冲电压和12V工作电压。
单列包含2048个高灵敏度像元。
当有光源照射到CCD的光敏二极管上时,光电二极管中根据照射光的强弱进行相应的电荷累的存储,经过转移栅将电荷转移到CCD 位移模拟寄存器中,最后通过外部驱动分别将不同强弱的光所积聚的相应电荷等比地转换成电压信号,经放大和AD转化最终产生表示图像的电信号。
线阵 CCD 驱动的FPGA时序设计
中国海洋大学2007级电子信息科学与技术线阵 CCD 驱动的FPGA时序设计实验组成员:袁航周杰赵宁杨剑波摘要:CCD,英文全称:Charge-coupled Device,中文全称:电荷耦合元件。
可以称为CCD图像传感器。
CCD是一种半导体器件,能够把光学影像转化为数字信号。
CCD上植入的微小光敏物质称作像素(Pixel)。
一块CCD上包含的像素数越多,其提供的画面分辨率也就越高。
CCD的作用就像胶片一样,但它是把图像像素转换成数字信号。
CCD上有许多排列整齐的电容,能感应光线,并将影像转变成数字信号。
由于CCD的转换效率、信噪比等光电特性只有在合适的时序驱动下才能达到设计所规定的最佳值,输出稳定可靠的信号,因此,驱动电路的设计也就成为其应用中的关键问题之一。
关键词:CCD;时序;驱动仿真一、实验设计要求设计一线阵CCD驱动时钟,用一输入的clk,驱动CCD、AD、FIFO组成的整个CCD系统,并要求有一个复位端reset。
二、实验目的本实验主要是设计基于FPGA设计线阵CCD器件复杂驱动电路和整个CCD的电子系统控制逻辑时序的方法,并给出时序仿真波形,通过对线阵CCD驱动电路的时序设计,了解一个系统设计的基本方法,加深了解时序电路的设计方法。
三、实验设备ccd线阵:sonyILX511AD:Analog Devices --- AD9224FIFO:Integrated Device Technology --- IDT7204Cypress --- CY7C460A四、背景介绍AD电路里面的模拟信号转换为数字信号的电路简称AD电路。
FIFO英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。
基于FPGA的空间面阵CCD相机驱动时序发生器与下位机的一体化设计
基于FPGA的空间面阵CCD相机驱动时序发生器与下位机的一体化设计冉晓强;汶德胜;邱跃洪;王华【期刊名称】《光子学报》【年(卷),期】2007(36)B06【摘要】在分析e2v公司的CCD47-20 Backthinned NIMO型CCD器件驱动时序关系的基础上结合空间面阵CCD相机电子系统的总体要求,完成了基于FPGA的驱动时序发生器与下位机一体化设计。
选用FPGA器件作为硬件设计栽体,使用VHDL语言对一体化的时序与控制通系统进行了硬件描述。
针对ALTERA公司的FPGA器件EPlC6Q240C8对设计进行了RTL仿真及配置,完成了一体化系统的硬件电路。
硬件实验结果表明,所研制的基于FPGA的一体的时序与控制通信系统不仅可以满足CCD芯片和视频处理的时序要求,还可以与CCD相机上机进行可靠的串行通信,监测和控制相机的工作状态.【总页数】4页(P278-281)【关键词】空间面阵CCD相机;FPGA;一体化设计;驱动时序发生器;下位机【作者】冉晓强;汶德胜;邱跃洪;王华【作者单位】中国科学院西安光学精密机械研究所【正文语种】中文【中图分类】V211【相关文献】1.基于CPLD的面阵CCD驱动时序发生器设计 [J], 顾一;叶炜;许煜2.基于CPLD的面阵CCD图像传感器驱动时序发生器设计 [J], 陈学飞;汶德胜;王华3.基于FPGA的线阵CCD驱动时序发生器设计 [J], 张道勇;徐杜;蒋永平;林梓荣4.基于CPLD的面阵CCD驱动时序发生器设计及其硬件实现 [J], 陈学飞;汶德胜;郑培云5.基于CPLD的空间面阵CCD相机驱动时序发生器的设计与硬件实现 [J], 冉晓强;汶德胜;郑培云;王华;梁义涛因版权原因,仅展示原文概要,查看原文内容请购买。
基于FPGA大面阵数字CCD相机驱动电路的设计
第36卷,增刊红外与激光工程2007年9月V01.36Su ppl em e n t妣d粕d Las er Engi nee血g S印.2007基于FPG A大面阵数字C C D相机驱动电路的设计田睿1,刘艳滢2(1.中国科学院研究生院,北京100049;2冲国科学院长春光学精密机械与物理研究所,吉林长春130033)摘要:介绍了大面阵ccD相机的工作时钟产生电路的设计,利用大规模集成电路FPG A实现了该工作时钟驱动电路,采用了V H D L语言对工作时钟驱动电路进行了硬件描述,并利用M odel si I n 软件对所设计的工作时钟驱动电路进行了仿真,最后进行了硬件电路调试,实现了整个cC D相机的控制。
采用SO N Y公司的Icx285A L作为传感器。
关键词:数字C cD相机;FPG A;相关双采样中图分类号:r I P212文献标识码:A文章编号:10ar7.2276(2007)增(探测与制导).0574一04D es i gn of t he dr i V e ci r cui t of t he l ar ge a r r ay C C Dca m er a bas ed on F PG A删Ruil,LⅣY.孤一yin92(1.G r adua tc U n i V e瑙i t y o f C t l i ne se A ca dem y o f Sci锄cc s,Be巧i ng100049,Chi I Ia;2.a啪l gchun I nsm t e of opt ics,F i ne M ec h觚i cs锄d Physi cs,The ch h把∞A ca dem y o f s ciences,ch距gch岫130033,al i n a)A bst r act:I C X285A L C C D s e nsor pr o duc ed by SoN YC o.L t d.ha s bee n us ed i n t hi s C C D c锄em.Thedesi gn of t he ci r cui t w l l i ch can genem t e m e s ched ul e cl ock of t he l a玛e a邺7C C Di s br i e fl y pr e sent ed.FP(;A has be en cho s en a s t he har dw a r e des i gn pl at f o咖t o re al i z e nl e dri ve ci rc ui t,s chedul e ge n e r at or has bee n descr i b ed w i t l l V H D L-T he des i gned gener at or has bee n s uc ce s sf ul l y f ul f i l l ed f unc t i on si m ul撕on w iⅡl M odels i I Il s of t w ar e.Fi nal l y,m e i m pr ove d har dw ar e ci r cui t caI l m e et m e r e q ue s t of t he cont r01of t lle w h01e C C D caI ne r a.K e y w or ds:D珥t al C C D c锄em;FPG A;C伽陷l atcd doubl e s觚l pl er(C D S)0引言数字大面阵ccD相机作为高性能的图像传感器具有动态范围宽、噪声低、灵敏度高等模拟C C D的各种优点,同时兼有大面阵和空间分辨率高、抗干扰能力强等特性,长线传输没有信号损失,有利于远距离信号传输。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
技术创新中文核心期刊《微计算机信息》(嵌入式与SOC)2007年第23卷第2-2期360元/年邮局订阅号:82-946《现场总线技术应用200例》PLDCPLDFPGA应用基于FPGA的科学级CCD相机时序发生器的设计ThedesignofTimingGeneratorofScientificGradeCCDCameraBasedonFPGA(1.中国科学院长春光学精密机械与物理研究所;2.北京中国科学院研究生院)李云飞1,2李敏杰1,2司国良1郭永飞1LIYUNFEILIMINGJIESIGUOLIANGGUOYONGFEI摘要:简述了科学级CCD相机中CCD成像单元的时序发生器的功能:产生TDI-CCD、视频处理器和图像数据输出所需的各种时钟脉冲信号,在CCD成像单元工作中起着时间上同步协调的作用。
该科学级CCD相机采用DALSA公司的IL-E2型TDI-CCD作为传感器,在分析IL-E2型TDI-CCD器件驱动时序关系的基础上,设计了科学级CCD相机时序发生器。
选用FPGA作为硬件设计平台,使用VHDL语言对时序发生器进行硬件描述,采用EDA软件对所设计的时序发生器进行仿真,针对XILINX公司的可编程器件XC2VP20-FF1152进行适配。
结果表明:系统的集成度、抗干扰能力提高了,实现了科学级CCD相机工作时的可靠性、稳定性,以及低功耗,同时也使设计与调试周期缩短至小时量级。
关键词:科学级CCD相机;TDI-CCD;时序发生器;现场可编程门阵列中图分类号:TN29文献标识符:BAbstract:BrieflypresentedtheTimingGenerator'sfunctionsofScientificGradeCCDCamera:itgeneratesvariouskindsofimpulsesequencefortheTDI-CCDandvisionprocessorandimagingdataoutputandactsasthesynchronouscoordinatorfortimeintheCCDimagingunit.TheIL-E2TDI-CCDsensorproducedbyDALSACo.Ltd.hasbeenusedtheScientificGradeCCDCamera.DrivingschedulesofIL-E2TDI-CCDsensorhasbeenexaminedindetail,thedrivingschedulegeneratorhasbeendesignedforSci-entificGradeCCDCamera.FPGAhasbeenchosenasthehardwaredesignplatform,schedulegeneratorhasbeendescribedwithVHDL.ThedesignedgeneratorhasbeensuccessfullyfulfilledfunctionsimulationwithEDAsoftwareandfittedintoXC2VP20-FF1152(akindofFPGAproductsthatmadebyXILINX).Theexperimentsindicatethatthenewmethodimprovedtheintegratedlevelofthesystem.TheScientificGradeCCDcamerasystem'shighreliability,stabilityandlowpowersupplyareachieved.Atthemean-time,theperiodofdesignandexperimentissharplyshorted.Keywords:ScientificGradeCCDCamera,TDI-CCD,CCDtiminggenerator,FPGA文章编号:1008-0570(2007)02-2-0196-031引言科学级CCD相机(ScientificgradeCCDcamera)是一种具有低噪声、高灵敏度、大动态范围和高量子效率等优良性能的CCD相机,用于对微光信号检测和微光成像。
它在射线数字成像检测、生物医学工程、水下摄影、武器装备、天文观测、空间对地观测等多种技术领域得到了广泛应用。
科学级CCD相机一般由高速CCD感光芯片、视频信号处理器、时序控制器、时序发生器、时序驱动器、外部光学成像系统等部分组成,其中时序发生器性能的优劣直接决定了相机的品质参数。
该科学级CCD相机采用DALSA公司的IL-E2型TDI-CCD作为传感器,本文分析了IL-E2型TDI-CCD芯片的工作过程和对驱动信号的要求,在此基础上设计出合理的时序电路,为了满足在实际工作中像移速度异速匹配的要求,在时序电路的设计中时序发生部分是可调的。
这种设计方案简单、可靠、实用。
在综合比较各种硬件实现电路的优缺点后,选用现场可编程逻辑门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动电路方案进行了硬件描述,采用EDA软件对所设计的时序发生器成功地进行了功能仿真。
最后针对XILINX公司的可编程逻辑器件XC2VP20-FF1152进行了适配和硬件电路调试,进而实现了对整个科学级CCD相机的控制。
2TDI-CCD的工作原理及驱动分析2.1TDI-CCD工作原理简介TDI(timedelayandintegration)是一种能够增加线扫描传感器灵敏度的扫描技术。
TDI-CCD是具有一种面阵结构、线阵输出的新型CCD,较普通的线阵CCD而言,它具有多重级数延时积分的功能。
从其结构来看,多个线阵平行排列,像元在线阵方向和级数方向呈矩形排列,像元分布示意图如图1所示。
图1TDI-CCD像元分布示意图图1中,TDI-CCD的电荷累积方向是沿Y向进行的,其推扫级数自下而上为第1级至第96级。
在成像过程中,随着相机(或景物)的运动,TDI-CCD从第96级至第1级依次感光,电荷从第96级至第1级逐级累积。
最终,经过多重延时积分积累起来的电荷包(成像数据信息)转移到CCD水平读出寄存器上,并从第1级经运算放大器传输出去。
从TDI-CCD的电性能特点可以看出,TDI-CCD为一种单方向推扫成像器件。
与一般CCD相比,TDI借助了6、12、24、48、96等可变积分级数来增加曝光时间。
在传感器成像时,由于信号存储与曝光时间是成正李云飞:博士研究生资金资助:中科院科研资助项目(X04Q01Z)196--邮局订阅号:82-946360元/年技术创新PLDCPLDFPGA应用《PLC技术应用200例》您的论文得到两院院士关注比的,TDI-CCD通过延长曝光时间来增加所收集到的光子,因此比一般线阵CCD具有更高的灵敏度,可用在低光照度环境下成像,同时又不会影响扫描速度。
TDI-CCD具有可以不牺牲空间分辨率和工作速度的情况下获得高灵敏度这个突出特点,使其在高速、微光领域具有广泛的应用前景。
2.2关于DALSAIL-E2型TDI-CCD图像传感器CCD图像传感器是科学级CCD相机的关键组成部件,其性能的优劣直接影响着相机的功能和使用效果。
该科学级CCD相机选用了加拿大DALSA公司生产的IL-E2型TDI-CCD图像传感器,该TDI-CCD的像素结构2048×96。
像元尺寸为13μm(H)×13μm(V)、最高数据输出频率为20MHz、动态范围为1600:1、单向、单端输出、级数可选、具有蓝光响应增强功能的TDI-CCD。
IL-E2型TDI-CCD可以分为3个功能区,即光敏元探测区、电荷传输区、检测输出区。
2.3IL-E2型TDI-CCD驱动时序分析TDI-CCD的驱动时序控制比普通线阵CCD的驱动时序控制要复杂的多,IL-E2型TDI-CCD的时序控制包括各种直流电平控制和各种时钟脉冲序列控制。
对于前者,主要包括供电电压VDD、输出栅电压VEST、溢出栅电压VOV、衬底电压VBB和级数控制偏置电压等;对于后者,主要包括行转移时钟脉冲TCK,像元移位读出时钟脉冲CR1、CR2,输出复位时钟脉冲RST,TDI方向移位寄存器驱动时钟脉冲CI1~CI4,级数控制时钟脉冲CSS6、CSS12、CSS24、CSS48。
TDI-CCD工作时,在行转移时钟脉冲TCK为高电平期间,像元感光产生的信号电荷在TDI方向移位寄存器驱动时钟脉冲CI1、CI2、CI3、CI4的共同作用下,沿着TDI(TDI级数由TDI级数控制脉冲选为6、12、24、48、96中的一种)方向积累并转移到输出移位寄存器中;当TCK为低电平时,TDI-CCD在像元移位读出时钟脉冲CR1、CR2的作用下,输出复位时钟脉冲RST每来一个有效电平高电平时,TDI-CCD的输出信号OS端输出一个信号,直到信号输出完为止。
之后TCK由低电平变为高电平,CI1、CI2、CI3、CI4也相应的变为有效电平,转移上一次转移完后像元感光产生的信号电荷,开始一个新的周期。
这些时序控制的详细对应关系如图2所示。
图2TDI-CCD时序详图对于此TDI-CCD时序设计与普通线阵CCD时序设计存在以下几个突出特点。
(1)在TDI方向存在4相移位寄存器驱动时钟,它们的周期与行周期一致,高电平脉宽t3应大于3μs,CI1的上升沿滞后于TCK的上升沿,CI2的下降沿滞后于TCK的下降沿,CI1、CI2的高电平脉宽至少有1μs的重叠。
CI3、CI4在时序关系上分别为CI1、CI2的倒相。
(2)此TDI-CCD的工作级数可以通过CSS6、CSS12、CSS24、CSS48四个级数选择信号进行控制,使其工作于96、48、24、12和6级。
3时序发生器的原理组成和工作过程分析时序发生器产生TDI-CCD、视频处理器和图像数据输出所需的各种时钟脉冲信号,时序发生器在CCD成像单元工作中起着时间上同步协调的作用。
它由时序控制器给出的指令和参数予以控制。
时序控制器控制TDI-CCD工作时的行转移周期,积分级数,控制指令和参数以串行数据的形式送至时序控制器中,时序发生器根据时序控制器给出的指令和数据产生TDI-CCD和视频处理器所需要的时钟脉冲信号:行转移时钟脉冲、像元移位读出时钟脉冲、输出复位时钟脉冲、TDI方向移位寄存器驱动时钟脉冲、级数控制时钟脉冲、相关双采样时钟脉冲、A/D转换器采样时钟脉冲等。
为了提高工作时的可靠性,在时序控制器中控制指令和参数没有更新时,时序发生器将按时序控制器中初始设置参数工作。
时序发生器的设计:时序发生器生成TDI-CCD、视频处理器和图像数据输出所需要的各种时序。
所有时序是由主振脉冲序列通过逐级分频后的脉冲序列进行逻辑和组合运算产生的。