Sigma-delta dynamic receive beamforming

合集下载

sigma delta调制原理

sigma delta调制原理

Scope 2 Relay
Scope
Convert Data Type Conversion
CIC Decimation
CIC Decimation
Scope 3
scope1
scope2
scope3 12
∑△调制器性能分析
L阶∑△调制器的量化信噪比:
SNR(d= B) 6.02N +10 lg(2L +1) +10(2L +1) lg OSR −10L
0
wB
(b)
Xs(w)
w ws
混叠噪声 0
wB
(c)
ws
w
需要进行 抗混叠滤波
4
量化噪声
量化的有限精度导致量化噪声: y(n)=x(n)+e(n)
N位量化器的量化阶: q=1/2n
(输入信号归一化)
量化噪声: ∫ = σe2
1= q / 2 e2de q −q/2
q2 12
噪声谱密度: N( f ) = q2 12FS
16
Integrator 1
Scope 4
Relay
Unit Delay 1 z
yout yout
Scope
14
∑△调制器仿真模型
PSD [dB]
0 -20 -40 -60 -80 -100 -120 -140 -160 -180 -200
3
10
PSD of a 2nd-Order Sigma-Delta Modulator
噪声整形
过采样
0 FB
FS
噪声整形后的噪声分布
9
调制过程 e(n)
+
x(t)

适用于高阶Sigma Delta调制器的全差分运算放大器的设计

适用于高阶Sigma Delta调制器的全差分运算放大器的设计

适用于高阶Sigma Delta调制器的全差分运算放大器的设计赖兆泽;王卫东
【期刊名称】《电子器件》
【年(卷),期】2009(032)006
【摘要】比较了套筒式共源共栅、折叠式共源共栅和两级AB类输出的三种运算放大器结构,提出了一种可用于前馈型高阶Sigma Delta调制器的全差分跨导运算放大器.采用SIMC 0.18 μmCMOS工艺,完成了含共模反馈电路的两级AB类输出的跨导运算放大器的设计.利用Cadence/Spectre仿真器进行仿真,结果表明放大器的直流增益为62.19dB,单位增益带宽为205.56 MHz,相位裕度为70.81°,功耗仅为0.42 mW,适合于低压低功耗Sigma Delta调制器的应用.
【总页数】4页(P1048-1051)
【作者】赖兆泽;王卫东
【作者单位】桂林电子科技大学信息与通信学院,广西,桂林,541004;桂林电子科技大学信息与通信学院,广西,桂林,541004
【正文语种】中文
【中图分类】TN72
【相关文献】
1.高阶Delta-Sigma调制器噪声传输函数的设计 [J], 黄小伟;韩雁
2.用于Sigma-Delta调制器的低电压跨导运算放大器 [J], 陈炜;景新幸;祁琳娜;赖兆泽
3.适用于Sigma-Delta调制器的低功耗、快速响应参考电压缓冲器的设计 [J], 魏榕山;苏海姬
4.适用于高阶∑△调制器的全差分运算放大器的设计 [J], 邓爱枝;吴宗桂;傅兴华
5.高阶Sigma-delta调制器传递函数设计方法 [J], 李宏星;冯晖;林争辉
因版权原因,仅展示原文概要,查看原文内容请购买。

高性能sigmadelta调制器研究及实现

高性能sigmadelta调制器研究及实现

layout of modulator is designed in Virtuoso environment, and it is verified by Calibre.
When adding a sine wave with frequency of 20KHz and amplitude of 0.75V, the
图 1-2 ADC 的结构框图
Nyquist转换器指采样频率是信号频率两倍的转换器,其主要的特征是:采样速率 和转换速率相同。转换速率、分辨率和功耗是ADC中最为重要的性能指标,这三个指 标相互联系、相互制约,因此,很难用某一个指标来衡量ADC性能的好坏。有些文章 [3~4]提出了下述表达式:
FOM
Sigma Delta modulators and the design flow of high-performance modulators are firstly
provided, and then noise transfer function (NTF) of modulator is optimally designed,
application of mixed signal interfaces due to low sensitivity to analog component
imperfections and easy implementation in standard CMOS technologies.
In this thesis, the methodology of Top-Down design is adopted. Basic knowledge of
Noise transfer function
Macro-model

高精度SigmaDelta调制器的研究与设计

高精度SigmaDelta调制器的研究与设计
研究工作所取得的成果。除文中已经注明引用的内容外;本学位论文 的研究成果不包含任何他人创作的、已公开发表或者没有公开发表的

作品的内容。对本论文所涉及的研究工作做出贡献的其他个人和集
体,均已在文中以明确方式标明。本学位论文原创性声明的法律责任
由本人承担。
学位论文作者签名:
年月

南开大学学位论文使用授权书
Sigma.Delta technology are introduced by comparing with Nyquist rate and oversampling converter.Then a new Cascaded Sigma—Delta modulator structure using multi.bit quantizers combined with single—bit feedback is presented,and shown to have several significant advantages that make it suitable for high resolution operation
converters(ADC),acting as a necessary bridge between analog and digital world,are taking a more and more important position.Higher speed and resolution are urgently demanded for explosive developed computers and wireless communication.
非公开学位论文,保密期限内不向外提交和提供服务,解密后提交和服务同公开论文。 论文电子版提交至校图书馆网站:h01/index.htm。 本人承诺:本人的学位论文是在南开大学学习期间创作完成的作品,并已通过论文答辩; 提交的学位论文电子版与纸质本论文的内容一致,如因不同造成不良后果由本人自负。 本人同意遵守上述规定。本授权书签署一式两份,由研究生院和图书馆留存。

用于音频的高精度Sigma-Delta调制器的研究与设计

用于音频的高精度Sigma-Delta调制器的研究与设计

摘 要本论文对用于音频的四阶单比特开关电容Sigma-Delta调制器的整个设计过程进行了研究。

首先,调制器采用了输入前馈结构,调制器中有一条从输入到量化器的信号通路,这样输入信号成分将不再出现在环路滤波器中,积分器的输出摆幅就不用像反馈结构那样大,即减小了对积分器输出摆幅的要求。

由于这个优点,调制器的功耗可以较小。

为达到18位有效分辨率ADC的要求,本文选定了合适的调制器阶数、过采样率、量化器位数等。

由于单环结构对模拟电路非理想性和器件失配的不敏感,设计中采用了单环结构来实现四阶调制器。

然后,利用Delta-Sigma Toolbox对设计的调制器进行了理想系统和非理想系统建模,并在Matlab/Simulink环境下进行了仿真,结果显示设计的的调制器在输入信号带宽20 kHz,采样频率5.12MHz时,可达到118.4dB的信噪失真比。

其次,本文对Sigma-Delta调制器的开关电容电路实现进行了分析和设计。

设计的调制器在SMIC 0.18μm 1P6M CMOS工艺条件下实现,包括四个由全差分跨导运算放大器OTA构建的开关电容积分器、一个动态比较器、反馈DAC、两相非交叠时钟电路和带隙基准电压源等模块。

同时,本文还完成了调制器的版图设计。

经Cadence/Spectre仿真器仿真,结果显示调制器各模块性能良好,整体调制器电路可达到108.5dB的SNDR和17.72bits的ENOB。

设计的单环四阶开关电容Sigma-Delta调制器采用SMIC 0.18μm 1P6M CMOS工艺设计实现,采用CRFF结构、一位量化、128的过采样率。

该调制器在输入信号带宽20kHz、采样频率5.12MHz、电源电压1.8 V条件下,SNDR可达到108.5dB,功耗仅3.28mW,适用于音频领域和其他的便携式设备。

关键词:Sigma-Delta调制器;开关电容技术;高精度;音频应用;AbstractIn this thesis, the complete design procedure of a fourth-order single-bit switched-capacitor Sigma-Delta modulator for audio application is presented.Firstly, the input-feedforward topology which has an extra signal path from the input of the modulator to the quantizer is employed, as a result, the signal component will not appears in the loop filter and the voltage swings of integrators do not need to be so large as the feedback topology modulator. Due to this advantage, the power of modulator could be smaller. Then the order of modulator, the oversampling ratio, bits of quantizer are established to meet the requirements of 18-bits ENOB of ADC. A single-loop architecture which is not sensitive to analog non-idealities and component mismatch is adopted. The behavioral model, with and without non-idealities, of modulator is builted with Delta-Sigma Toolbox, and the behavioral simulation results of designed modulator in Matlab/Simulink indicate that the modulator could achieve 118.4dB SNDR(signal to noise and distortion ratio) in a signal bandwidth of 20kHz with a sampling frequence of 5.12MHz.Secondly, the switched-capacitor circuit implementation of Sigma-Delta modulator is analysed and designed. The modulator is implemented in SMIC 0.18μm 1P6M CMOS process, which includes four SC integrators builted with fully differential OTA, a dynamic comparator, feedback DAC, two phases non-overlapping clock circuit and bandgap voltage reference etc. Then the layout of the modulator is also accomplished. Simulated with Cadence/Spectre simulator, performance of all modules is good and the whole modulator circuit achieves 108.5dB SNDR, 17.72bits ENOB.In conclusion, the desiged single-loop fourth-order SC Sigma-Delta modulator implemented in SMIC 0.18μm 1P6M CMOS process is presented in this thesis. The CRFF topology, 1-bit quantizer, 128 OSR are adopted in this modulator, the simulation results demonstrate that the modulator can achieve 108.5dB SNDR in a signal bandwidth of 20kHz with a sampling frequence of 5.12MHz and 1.8V supply, and the power is only 3.28mW, which is applicable to audio application and other portable devices.KeyWord: Sigma-Delta Modulator; switched-capacitor technology; high resolution; audio application;目 录摘要 (I)Abstract (II)第一章绪论................................................................................................................- 1 - §1.1 研究背景、现状及研究意义........................................................................- 1 - §1.2 本文的主要工作及内容安排........................................................................- 3 - 第二章Sigma-Delta调制器的基本原理.....................................................................- 5 - §2.1 奈奎斯特率ADC与过采样ADC................................................................- 5 - §2.2 量化误差与Sigma-Delta ADC关键技术.....................................................- 6 - §2.2.1 量化误差.............................................................................................- 6 - §2.2.2 过采样(oversampling)....................................................................- 8 - §2.2.3 噪声整形(noise shaping)................................................................- 9 - §2.3 Sigma-Delta 调制器体系结构.....................................................................- 11 - §2.3.1 一阶Sigma-Delta调制器..................................................................- 11 - §2.3.2 二阶Sigma-Delta调制器..................................................................- 13 - §2.3.3 高阶单环Sigma-Delta调制器..........................................................- 15 - §2.3.4 MASH结构Sigma-Delta调制器.......................................................- 16 - §2.3.5 多位量化Sigma-Delta调制器..........................................................- 17 - §2.4 Sigma-Delta调制器的性能指标..................................................................- 18 - §2.5 小结............................................................................................................- 19 - 第三章Sigma-Delta调制器系统级设计与仿真........................................................- 20 - §3.1 结构选择及参数确定.................................................................................- 20 - §3.1.1 过采样率选择...................................................................................- 21 - §3.1.2 量化器位数选择...............................................................................- 21 - §3.1.3 调制器阶数选择...............................................................................- 21 - §3.1.4 结构选择...........................................................................................- 22 - §3.2 调制器中各系数的确定.............................................................................- 26 - §3.3 理想系统仿真.............................................................................................- 31 - §3.4 Sigma-Delta调制器非理想性分析..............................................................- 33 - §3.4.1 积分器的非理想性............................................................................- 33 - §3.4.2 开关非理想特性...............................................................................- 35 - §3.4.3 噪声分析...........................................................................................- 37 - §3.5 非理想系统仿真.........................................................................................- 40 -§3.6 小结............................................................................................................- 42 - 第四章Sigma-Delta调制器电路级设计与仿真.......................................................- 43 - §4.1 开关电容积分器的设计.............................................................................- 44 - §4.1.1 积分器中运算放大器的设计............................................................- 45 - §4.1.2 开关电容积分器中开关的选择........................................................- 50 - §4.2 一位量化器的设计.....................................................................................- 51 - §4.3 反馈DAC的设计.......................................................................................- 52 - §4.4 两相非交叠时钟的设计.............................................................................- 53 - §4.5 带隙基准电压源的设计.............................................................................- 54 - §4.6 调制器整体电路仿真.................................................................................- 58 - §4.7 小结............................................................................................................- 59 - 第五章Sigma-Delta调制器版图设计.......................................................................- 60 - §5.1 版图设计考虑.............................................................................................- 60 - §5.2 调制器版图设计.........................................................................................- 61 - §5.3 小结............................................................................................................- 65 - 第六章总结与展望...................................................................................................- 66 - §6.1 论文工作总结......................................................................................- 66 - §6.2 工作展望..............................................................................................- 66 - 参考文献....................................................................................................................- 68 - 致谢..........................................................................................................................- 72 - 作者在攻读硕士期间主要研究成果..........................................................................- 73 -第一章绪论第一章 绪论§1.1 研究背景、现状及研究意义现代社会中,电子产品充斥着人们生活的角角落落。

高精度低功耗音频Sigma-Delta调制器设计的开题报告

高精度低功耗音频Sigma-Delta调制器设计的开题报告

高精度低功耗音频Sigma-Delta调制器设计的开题报告一、研究背景和意义随着无线通信和数字音频技术的不断发展,人们对数字信号处理和音频技术的要求越来越高。

其中,音频信号的数字化处理是必不可少的环节。

而低功耗、高精度的音频Sigma-Delta调制器则是实现音频数字化处理的重要组成部分。

因此,对高精度低功耗音频Sigma-Delta调制器的研究与设计具有重要的研究意义和应用价值。

二、研究现状目前,针对音频Sigma-Delta调制器的研究主要集中在其工作原理、性能优化和设计方法等方面。

其中,关于低功耗音频Sigma-Delta调制器的研究主要集中在降低功耗和提高精度两个方向。

在降低功耗方面,研究者主要采用以下几种方式:降低运算精度、采用超低功耗电路、采用自适应算法等。

在提高精度方面,研究者主要采用以下几种方式:采用更高位数的Delta-Sigma结构、优化滤波器的性能、精细设计反馈路径等。

三、研究内容和方法本课题将研究高精度低功耗音频Sigma-Delta调制器的设计过程和设计方法。

研究内容主要包括以下几个方面:1. Sigma-Delta调制器的基本原理和工作模式研究;2. 分析Sigma-Delta调制器的误差来源及其影响因素;3. 研究实现低功耗和高精度的设计方法和技术;4. 利用Verilog HDL进行Sigma-Delta调制器的仿真和验证;5. 提出一种高精度低功耗Sigma-Delta调制器的设计方案。

研究方法主要采用文献调研、仿真分析、实验验证等方法。

四、预期成果和意义本课题预期能够设计出一种高精度低功耗的音频Sigma-Delta调制器,具有以下特点:可支持高质量的数字音频处理;达到极低的功耗水平;具有较高的运算精度。

这将有助于提高数字音频处理的性能和效率,为数字音频技术的应用发展提供重要的技术支撑。

一种基于反相器的音频应用低功耗Sigma-Delta模数转换器

一种基于反相器的音频应用低功耗Sigma-Delta模数转换器

一种基于反相器的音频应用低功耗Sigma-Delta模数转换器柯强;卫宝跃;梁帅;刘昱;张海英【期刊名称】《微电子学与计算机》【年(卷),期】2016(33)8【摘要】为实现音频应用低功耗Sigma-Delta模数转换器的设计,采用基于反相器的设计方法.模数转换器中Sigma-Delta调制器采用单环三阶前馈结构,以及基于反相器的开关电容积分器设计,并采用恒定跨导偏置LDO精确调整反相器的工作点,提高电路稳定性.该Sigma-Delta调制器采用SMIC 0.18μm CMOS工艺,在采样频率6.144 MHz下,24kHz音频信号带宽内,信噪失真比(SNDR)为91.5dB,动态范围(DR)为96dB,工作电源电压为1.3V,整体功耗为0.48mW,满足高性能低功耗的要求.【总页数】5页(P24-28)【关键词】音频模数转换器;Sigma—Delta调制器;低功耗;基于反相器的开关电容电路【作者】柯强;卫宝跃;梁帅;刘昱;张海英【作者单位】中国科学院微电子研究所;新一代通信射频芯片技术北京市重点实验室【正文语种】中文【中图分类】TN4【相关文献】1.基于共源共栅反相器的极低功耗Sigma-Delta调制器设计 [J], 陈铖颖;陈黎明;黄新栋;张宏怡2.一种基于反相器设计的低功耗音频∑△模数转换器 [J], 罗豪;韩雁;韩晓霞;刘晓鹏;曹天霖3.一种基于AD7795模数转换器的低功耗PT100温度采集系统设计 [J], DI Caiyun4.一种低功耗16bit音频Sigma-Delta调制器的设计 [J], 景新幸;包远鑫;胡胜5.一种低功耗的增益自举型C类反相器及其应用 [J], 曹天霖;罗豪;梁国;韩雁因版权原因,仅展示原文概要,查看原文内容请购买。

24位低功耗音频Sigma-Delta数模转换器数字前端实现

24位低功耗音频Sigma-Delta数模转换器数字前端实现

24位低功耗音频Sigma-Delta数模转换器数字前端实现梁帅;卫宝跃;刘昱;张海英
【期刊名称】《微电子学与计算机》
【年(卷),期】2015(0)5
【摘要】为实现24bit音频DAC的数字前端低功耗、微面积的设计,提出了一种新的面积优化方法.优化了有限冲击响应(FIR)插值滤波器结构,同时采用改进的非递归公共子式消除算法和加法器、寄存器共用的方法来减小硬件开销和面积.优化的4阶3bit Sigma-Delta调制器克服了单比特量化器需随机加抖的问题和减轻了对后续模拟重建滤波器的性能要求.该数字部分采SMIC 40nm 1P6M标准CMOS工艺设计,核心芯片面积为0.058mm2,在1.1V电源电压仿真下,得到功耗为53μW,峰值信噪比(SNR)达到了146dB,谐波失真(THD)为-150dB,实现了高性能低功耗的要求.
【总页数】5页(P36-40)
【关键词】音频数模转换器;Sigma;Delta调制器;插值滤波器
【作者】梁帅;卫宝跃;刘昱;张海英
【作者单位】中国科学院微电子研究所
【正文语种】中文
【中图分类】TN792
【相关文献】
1.音频Delta-Sigma数模转换器中高性能数字前端模块设计 [J], 赵津晨;吴晓波;赵梦恋
2.低功耗高线性度音频Sigma-Delta调制器 [J], 郭清;马绍宇;黄小伟;韩雁
3.基于PWM和Sigma-Delta调制的数字音频功率放大器的实现 [J], 彭振兴;林涛
4.一种低功耗16bit音频Sigma-Delta调制器的设计 [J], 景新幸;包远鑫;胡胜
5.一种基于反相器的音频应用低功耗Sigma-Delta模数转换器 [J], 柯强;卫宝跃;梁帅;刘昱;张海英
因版权原因,仅展示原文概要,查看原文内容请购买。

一种宽带、低失真、高过载特性的Sigma-Delta模数转换器结构

一种宽带、低失真、高过载特性的Sigma-Delta模数转换器结构
采用多个二阶低失真调制器可以组成高阶调制 器[. j 6 量化噪声可以直接由节点 Y 输出到下一级 : ( 如图4 第一, 二级之间的藕合结构)简化了 , 祸合结 构的设计. 但是, 每一级必须都需要多位量化器及数 模转换器, 势必增加电路的复杂性及由于多位数模 转换器带来的非线性问题.
第二级开始为传统的 一阶调制 器祸合结 构川可
E A C:5 0 E C 27
一种宽带、 低失真、 高过载特性的5 1 t模数转 1 分侧 a 多 换器结构
郭书苞, 仇玉林, 青 叶
( 中国科学院微电子研究所, 102 北京 009 )
摘 要: 一种混合s m, t 级联调 结构. 合传 低失真结构的 提出 i a a g 块l 制器 结 统和 优点, 包括4 第一级采用二阶 位低失真 级: 多
万方数据
第4 期
郭书芭, 仇玉林等: 种 带低 真 高 载 性 i 含 l模 换 结 一 宽 、 失 、过 特 的sm dt 娜专 器 构 g ea
15 29
号时, 与传统结构相比, 运放所需的带宽和转换率下 降, 因而节省了功耗. 本文第一部分描述了 低失真结构和传统结构及
其性能的比 较结果, 第二部分提出 一种混合 S m ia g-
P r rn n ei n e f ra c nov ro C n ii o ela 0 dt d o
G〔 S ub 。 Q UY 一n 飞 qn 尤) h 一 , I u l , 它 ig a i
( s tto n i e I tu fM艺 e c ,c, i sA a e yo c ne, e i 00 9 C i ) c l t i C n e cdZ fsi c B i n 0 2 , n o r er s h e o 刀 e s j gl h a

采用SIGMA—DELTA技术的声呐数据采集处理板

采用SIGMA—DELTA技术的声呐数据采集处理板

采用SIGMA—DELTA技术的声呐数据采集处理板
王欣
【期刊名称】《声学与电子工程》
【年(卷),期】1999(0)3
【摘要】1 引言现代声呐对声阵数据采集和处理系统的要求越来越高,通常要求对几十路甚至上百路的声阵数据进行采集,并完成几亿次甚至几十亿次的运算操作,而
每路信号的动态范围还可能超过一百分贝。

面对这一新情况,传统的设计技术和常
规的采集系统往往很难满足要求,特别是在大动态范围信号的压缩和抗信号混迭的
处理上,问题更为突出。

【总页数】3页(P35-37)
【关键词】SIGMA-DELTA;数据采集;信号处理;声呐
【作者】王欣
【作者单位】第七一五研究所
【正文语种】中文
【中图分类】U666.7;TP274.2
【相关文献】
1.国半推出业界首款采用连续时间Sigma-Delta技术的高速模拟/数字转换器 [J],
2.高速模拟/数字转换器首次采用连续时间sigma-delta技术 [J],
3.国半推出业界首款采用连续时间Sigma-Delta技术的高速模拟/数字转换器 [J], 章从福;
4.美国国家半导体推出业界首款采用连续时间Sigma-Delta技术的高速模拟/数字转换器 [J],
5.一种采用斩波-稳零技术的低功耗Delta-Sigma调制器的设计 [J], 范军;黑勇;陈铖颖
因版权原因,仅展示原文概要,查看原文内容请购买。

sigma delta adc原理和及其步进、输入热噪声计算

sigma delta adc原理和及其步进、输入热噪声计算

sigma delta adc原理和及其步进、输入热噪声计算
Sigma Delta ADC(Sigma-Delta Analog-to-Digital Converter)是一种基于高速计数的ADC,其原理是将模拟信号与一个高频时钟进行比较,并将比较结果转换为数字码。

它通过过采样和数据滤波技术,能够在高速采样下实现较高的分辨率和较低的失真。

Sigma Delta ADC的步进过程是通过不断比较模拟输入信号与DAC输出的数字错误值,来调整DAC输出值的大小,使得这个数字错误值的平均值趋近于0。

在一定时间内,ADC通过调整DAC输出的平均值来抵消模拟输入信号的误差,从而实现较高的分辨率。

输入热噪声是指ADC输入端由于温度和杂散电源的影响而产生的噪声。

通常使用热噪声功率谱密度来描述输入热噪声的大小,单位为V/√Hz。

对于Sigma Delta ADC,输入热噪声可以通过计算输入热噪声功率谱密度来获得。

计算输入热噪声功率谱密度的公式如下:
Noise Power = 4 * k * T * R * Δf
其中,k是玻尔兹曼常数 (1.38 * 10^-23 J/K),T是绝对温度(K),R是输入电阻(Ω),Δf是测量带宽 (Hz)。

需要注意的是,Sigma Delta ADC的输入热噪声还受到系统传递函数和滤波器的影响,因此实际的热噪声功率谱密度可能会有所不同。

此外,输入热噪声还与ADC本身的电路设计和增
益等因素有关。

因此,在具体应用中,需要综合考虑以上各个因素来计算和评估Sigma Delta ADC的输入热噪声。

双采样技术在三阶sigma-delta调制器中的应用

双采样技术在三阶sigma-delta调制器中的应用

双采样技术在三阶sigma-delta调制器中的应用
毕卓;石寅
【期刊名称】《电路与系统学报》
【年(卷),期】2000(5)4
【摘要】近年发展的双采样技术(double sampling)[1]是提高sigma-delta调制器信噪比的一种有效的方法,而电容的失配是影响其信噪比的重要因素.分析表明,双采样技术在三阶系统中的应用,电容失配引起前馈信号混叠,由此产生的噪声对系统信噪比的影响不可忽略.本文提出了一种结合ILA DAC[2]和前端完全浮动电容结构的电路形式,将这种结构应用在第二级调制器的积分器上,使双采样电容失配产生的噪声远小于量化噪声,从而满足了三阶调制器的性能要求.
【总页数】4页(P17-20)
【作者】毕卓;石寅
【作者单位】中国科学院半导体研究所,北京,100083;中国科学院半导体研究所,北京,100083
【正文语种】中文
【中图分类】TN602
【相关文献】
1.应用于X-ray安检系统的高性能Sigma-Delta调制器的设计 [J], 贾世杰;刘宏;汪明亮;田彤
2.应用于音频设备的14-bit Sigma-delta调制器的设计 [J], 代田慧;彭晓宏
3.16-Bit三阶级联结构Sigma-Delta调制器的设计 [J], 李威;李开航;王亮
4.三阶Sigma-delta调制器的设计 [J], 孙海燕;王彤彤;戴澜
5.三阶级联Sigma-Delta调制器设计 [J], 郭先清;林凡;吴孙桃
因版权原因,仅展示原文概要,查看原文内容请购买。

Sigma-Delta模数转换器中数字抽取滤波器的设计与ASIC实现的开题报告

Sigma-Delta模数转换器中数字抽取滤波器的设计与ASIC实现的开题报告

Sigma-Delta模数转换器中数字抽取滤波器的设计与ASIC实现的开题报告一、选题背景随着现代通信和计算机技术的发展,模数转换器(ADC)的应用越来越广泛和重要。

Sigma-Delta模数转换器是一种常见的ADC,它可以在低位数、宽动态范围和高精度的应用中发挥优异的性能。

互补金属氧化物半导体(CMOS)技术广泛应用于集成电路(IC)的设计和制造中,ASIC实现在高性能和低功耗方面具有优势。

因此,设计和实现Sigma-Delta模数转换器中数字抽取滤波器的ASIC是一个非常有价值的课题,也是本文的选题背景。

二、研究目的和意义本项目的主要目的是研究Sigma-Delta模数转换器中数字抽取滤波器的设计和制造技术,并实现ASIC。

具体地,本课题研究了数字抽取滤波器的设计方法和实现过程,包括滤波器系数的计算、器件和电路设计、模拟仿真和ASIC实现等步骤。

该项研究对于拓展数字抽取滤波器的应用、提高数字信号处理技术的水平、推动Sigma-Delta模数转换器的发展等方面具有重要的意义和价值。

三、研究内容和关键技术本项目的研究内容主要包括:1. 数字抽取滤波器的设计方法和理论基础:了解数字抽取滤波器的基本原理,包括数字信号处理的基本概念和原理,数字滤波器的基础知识,数字抽取滤波器的设计流程等。

2. 数字抽取滤波器的器件和电路设计:研究数字抽取滤波器的具体器件和电路的设计方法和技术,包括模拟抽取级的设计、数字滤波器的结构和功能、数字滤波器的稳定性等。

3. 数字抽取滤波器的模拟仿真:使用电子设计自动化(EDA)仿真工具,对数字抽取滤波器进行仿真实验,验证滤波器参数是否符合设计要求,检测滤波器性能并优化滤波器。

4. ASIC实现:在德州仪器(TI)公司的CMOS工艺下,实现数字抽取滤波器的ASIC,包括电路的布局、布线和物理实现等。

本项目的关键技术包括:数字信号处理、数字滤波器的设计、仿真和验证技术,CMOS工艺的设计和制造技术等。

sigma delta滤波时间 -回复

sigma delta滤波时间 -回复

sigma delta滤波时间-回复问题:什么是Sigma Delta滤波器?回答:Sigma Delta滤波器是一种数字滤波器,常用于模数转换器(ADC)或数模转换器(DAC)中。

它的核心思想是利用过采样和高阶噪声整形来实现高精度的数据转换和滤波。

Sigma Delta滤波器的设计目标是通过抑制输入信号频率带内的噪声和干扰,提高输出信号的信噪比。

它的滤波原理基于高阶噪声整形,即通过多级的积分器和比较器来控制输入信号和噪声的混合比较,并动态调整反馈路径上的增益,使得噪声成分集中在高频范围,从而减小对输入信号频率带的影响。

Sigma Delta滤波器的工作过程可以简单分为两个阶段:过采样和滤波。

首先,输入信号经过一个前置放大器或输入模块,并使用高频时钟对其进行过采样,即将其频率放大到超过Nyquist采样定理要求的频率。

这样可以保留输入信号的高频成分,同时使得噪声和干扰在更高频段内集中。

然后,采样的数据通过一系列的积分器和比较器进行处理,形成一个量化误差和一个差分信号。

这个量化误差代表了输入信号与滤波器输出之间的误差,而差分信号则用于动态调整反馈路径上的增益。

通过多级噪声整形和差分反馈,滤波器将噪声和干扰集中在高频范围内,并有效地抑制它们对输入信号频率带的影响。

最后,通过滤波器的输出模块或DAC模块,将处理后的数据转换为输出信号。

Sigma Delta滤波器的设计需要考虑折衷关系。

一方面,增加滤波器的阶数可以提高滤波器的性能,但会增加计算复杂性和系统延迟。

另一方面,过高的过采样率会导致计算资源和功耗的浪费。

因此,设计人员需要根据具体应用的需求和系统约束,选择合适的滤波器参数和框架。

总结起来,Sigma Delta滤波器是一种采用过采样和高阶噪声整形的数字滤波器。

它通过抑制输入信号中的噪声和干扰,提高输出信号的信噪比。

在设计Sigma Delta滤波器时,需要考虑滤波器的阶数、过采样率等参数,以满足应用需求和系统约束。

新一代电流传感技术-Sigma Delta调制解调技术仿真模型的建立

新一代电流传感技术-Sigma Delta调制解调技术仿真模型的建立

新一代电流传感技术-Sigma Delta调制/解调技术仿真模型的建立0引言随着电力电子技术的不断更新和业界对于AC/DC,DC/DC变换器转换效率要求的不断提高,进一步提高电压电流的检测精度以提高负反馈控制的准确度和实时性成为大势所趋。

另一方面,当分布式发电技术在今后成为现实以后,大规模新能源逆变器实现并网,又给并网的电力的安全性提出了更高的要求。

比如在新一代的太阳能并网型的逆变器的标准中,要求一个输出能力为几十安到几百安AC电流的逆变器的电流的直流分量仅为mA的级别。

这个对于电流检测的动态范围提出了严酷的要求。

传统的方式要么像普通电流互感器只能够测量AC电流,要么像霍尔传感器那样,成本随动态范围的要求呈几何比例的上升。

对于这种高动态范围的电流传感要求,目前业界有一个趋势是使用Shunt电阻来测量。

而如何解决Shunt电阻两端差模电压的“隔离”高精度测量,成为一个需要解决的问题。

本文通过模拟仿真的方法,论证了基于Sigma Delta调制解调原理的电流检测的方法和指出了这一技术的发展趋势。

1基于Sigma Delta调制解调原理的电流采样对于电流采样来讲,采样的精度主要取决于传感器的精度和模数转换电路的信噪比。

而如果把“精度”这个词来参数化的话,那么一般来讲可以把“精度”细分化成静态精度(DC accuracy)和动态精度(AC accuracy)两组不同的参数。

静态精度的指标主要有增益误差(Gain Error)和直流偏移量(Offset Error),而这些误差往往是可以被系统矫正环节给消除的。

假设我们先摒除温度漂移对直流精度的影响,其实静态误差对于一个经过系统矫正后的测量系统的精度影响并不大。

动态精度主要指的就是系统信噪比(SNR),而对于高动态范围的电流检测来讲,其实主要的挑战就在于如何提高电流测量信号的信噪比。

而要在一个开关动作频繁,感性器件众多的电力电子的环境内,得到一个高信噪比的电流采样信号,谈何容易啊!要想提高信噪比,无非有这么两个方法。

Sigma-Delta调制器的设计与仿真

Sigma-Delta调制器的设计与仿真

Sigma-Delta调制器的设计与仿真作者:余培邓世国刘华珠张志来源:《科学导报·学术》2020年第44期摘;要:提出一种基于线性系统分析和仿真拟合的5阶数字Sigma-Delta调制器的设计方法.关键词:Sigma-Delta调制器;过采样率;数模转换;积分非线性1、Sigma-Delta调制器的线性系统模型Sigma-Delta调制器和其他转换器一样,通过在时间上采样和幅度上量化来实现模数和数模转换.由于幅度上的量化,系统对信号的处理不再具有线性,所以整个Sigma-Delta调制器属于非线性系统.但是,如果输入信号为随机信号,量化的级数足够多,Sigma-Delta调制器的过采样率远远大于2,或者Sigma-Delta调制器整形滤波器系统传输函数H(z)的阶数足够高(大于2),则量化器带来的量化误差将平均分布在量化区间上,从而可以近似为平均分布的量化噪声.2、Sigma-Delta调制器的系统传输函数G(z)具有让基带信号通过而滤掉高频噪声的低通特性,而H(z)能有效地将量化噪声转移到高频带.忽略稳定性的要求,理想L阶调制器的信号传输函数为G(z)=z-L,噪声传输函为数H(z)=(1—z-1)L,相应信号基带内的噪声能量为其中:△为量化间隔;过采样率ROS= ƒS/(2ƒ).因此,系统的性能是传输阶数L和过采样率ROS的函数,ROS每提高一倍,基带内的噪声功率降低3(2L+1)dB,相当于同样输入信号强度的情况下,分辨率提高了L+0.5位.根据Sigma-Delta调制器的线性系统模型,可以设计不同的系统环路结构L1,从而实现噪声系统传输函数H(z).级联积分器单环反馈具有结构简单,运算速度快的特点,经常被用在数字Sigma-Delta调制器的设计中。

对于高于1阶的单环反馈调制器是有条件稳定的系统,所以H(z)的最大增益Hinf一般不能太大,否则系统无法正常工作.Hinf具体的数值由系統函数的阶数和量化器的量阶决定.基于线性系统模型的设计是一种近似方法,所以得到的系统函数最后需要仿真验证.H(z)表示为H(z)=N(z)/D(z),其中:有理函数N(z),D(z)的根为H(z)的零点和极点.D(z)是取决于Hinf大小的ⅡR滤波器的传输函数,而N(z)由零点的分布决定.如果让H(z)的零点均匀地分布在基带内,而不是都处在z=1处,即N(z)≠(z—1)L,则同样增益的H(z)可以获得更高的信噪比.由Matlab的线性系统和Sigma-Delta调制器设计工具,可以综合得到一个5阶的噪声系统传输函数H(z)为了简化数字电路,实际的零点采用了两个近似:第一,N(z)单位圆上的零点采用L1中单位圆外的零点近似逼近;第二,为了简化反馈回路的乘法运算,反馈系数g1~2用2的负幂次2-M(M为正整数)来近似,反馈信号的二进制数值只要向左移M位,并舍去低M位数字就可以实现相应的系数相乘.虽然以上近似得到零点不是最优的位置,但是能大大简化数字系统的实现,而信噪比的略微下降可以通过提高Hinf得到补偿.实际设计中,通过仿真得到的信噪比选择合适的M,可得到g1~2,g1≈2—1.997 2=0.002 8=2-8.48≈2-8;g2≈2—1.992 1=0.007 9=2-6.98≈2-7.关于z各阶幂次对应系数的匹配,可以得到一组关于b1~5的方程,解方程可以得到以b5为归一化因子的b1~5的比例系数.一般可以根据最后一级积分器精度要求的位数确定b5的数值,如b5=28.利用各级积分器的量化噪声滤波特性,可以使后级的位数逐级递减,而C1~5就是各级用来控制递减程度的增益系数.1/ROS≥ C1~5.b5和C1~5确定后,b2~5的数值即可确定,g1~2的数值需要考虑C1~5而作相应的修正,使最后的环路增益保持不变.所有系数求出后,每级数字积分器的位数,可以通过Matlab的系统模型输入正弦信号仿真得到的最大动态范围来确定.3、多位5阶数字 Sigma-Delta调制器的设计对于采样率为32的5阶数字Sigma-Delta调制器的设计可得g1=2-8,g2=2-7.由式(4)可以得到计算b1~5的方程,d1~5为N(z)—D(z)多项式4至0次幂的系数.由C1~5≤1/ROS=2-5,可以确定C1=C2=2-5,C3=C4=2-4,C5=2-8.最后,数字Sigma-Delta调制器环路反馈系数b1~5通过除以归一化因子b'5和C1~5得到4、仿真结果与比较将C1~5和b1~5代入数字Sigma-Delta调制器中,即可得到仿真拟合的Matlab模型.由仿真结果可知:调制器的输出,同时也是反馈信号在{±1,±3}之间跳变,具体取值可以通过对末级积分器的高2位二进制数判断得到,即采用的是2位的量化器.5、结束语基于线性系统分析和Matlab仿真拟合的5阶数字Sigma-Delta调制器,能够有效地设计稳定的Sigma-Delta调制器.对于3阶和4阶的Sigma-Delta调制器,当过采样率等于32时,其信噪比分别为68.0,73.3 dB;当过采样率等于64时,其信噪比分别为84.2,98.6 dB.文中设计的5阶数字Sigma-Delta调制器,在过采样率降低一半的情况下,即等于32时,可以获得104.1 dB 的信噪比,比3阶和4阶调制器有大于5 dB的改善.因此,需要宽带信号Sigma-Delta调制器的应用场合,可以考虑使用5阶调制器降低过采样率的要求.基金项目:广东省省级科技计划 2014B090911001。

TMR传感器中高精度多位量化Sigma-Delta调制器的设计

TMR传感器中高精度多位量化Sigma-Delta调制器的设计

TMR传感器中高精度多位量化Sigma-Delta调制器的设计哈尔滨工业大学工程硕士学位论文目录摘要 (I)Abstract .............................................................................................................. ....... I I 第1章绪论 . (1)1.1 课题背景 (1)1.2 国内外研究现状 (1)1.2.1 国外研究发展现状 (1)1.2.2 国内研究发展现状 (5)1.3 本课题的目的及意义 (5)1.4 课题的主要工作 (6)第2章Sigma-Delta调制器工作原理 (7)2.1 引言 (7)2.2 Sigma-Delta调制技术原理 (7)2.3 过采样原理与噪声整形技术 (9)2.4 Sigma-delta 调制器的实现结构 (11)2.5 多位量化及反馈DAC非线性 (14)2.6 反馈单元的失配校正 (16)2.7 本章小结 (18)第3章Sigma-Delta调制器非理想因素分析及建模 (19)3.1 引言 (19)3.2 Sigma-Delta 调制器的系统级设计 (19)3.2.1 调制器的系统级设计 (19)3.2.2 调制器的建模仿真 (21)3.3 非理想因素分析 (22)3.3.1 时钟抖动 (22)3.3.2 电路噪声 (23)3.3.3 非理想积分器 (29)3.3.4 非线性失真源 (34)3.4 非理想因素建模与仿真 (36)3.5 本章小结 (41)第4章Sigma-Delta调制器电路实现 (42)III哈尔滨工业大学工程硕士学位论文4.1 引言 (42)4.2 Sigma-delta调制器中的基本单元 (43)4.2.1 开关电容积分器 (43)4.2.2 反馈DAC (43)4.2.3 开关电容放大器 (44)4.2.4 模拟加法器 (45)4.2.5 多位量化器 (45)4.3 DWA实现及验证 (47)4.4 运算放大器的设计 (48)4.5 CMOS开关与时钟信号 (53)4.6 整体电路仿真与分析 (55)4.7 版图绘制与后仿 (57)4.8 本章小结 (58)结论 (59)参考文献 (60)攻读硕士学位期间发表的论文及其它成果 (63)哈尔滨工业大学学位论文原创性声明及使用授权说明 (64)致谢 (64)IV哈尔滨工业大学工程硕士学位论文第1章绪论1.1课题背景磁传感器在医疗、航天、汽车等领域具有广泛应用,目前应用比较多的有基于霍尔效应磁传感器、AMR磁传感器、GMR磁传感器以及TMR磁传感器。

基于MATLAB的一种高精度级联Sigma-Delta调制器的结构设计

基于MATLAB的一种高精度级联Sigma-Delta调制器的结构设计

基于MATLAB的一种高精度级联Sigma-Delta调制器的结构设计张敏;林伟【期刊名称】《电子器件》【年(卷),期】2012(035)003【摘要】过采样技术给在VLSI领域的高精度数模转化器的实现提供帮助.该文提供了一个在时间上连续的2-2-2级联Sigma-Delta调制器结构设计.该级联调制器由3级二阶振荡环路滤波器,1-bit量化器和反馈部分的数模转化器组成.在MATLAB环境下,通过大量仿真验证最后得出:在采样率为50 MHz、5V工作电压、过采样比为32的条件下,利用CMOS 0.18μm 工艺,该调制器其SQNR为87 dB.%Oversampling techniques supply certain advantages for the implementation of high-resolution A/D converters in VLSI technologies. This paper presents the design of a 2-2-2 cascaded continuous-time Sigma-Delta modulator. The cascaded modulator comprises three stages with second-order continuous-time resonator loopfilters, 1 -bit quantizer, and feedback digital-to-analog converters. Extensive simulations based on these models in MATLAB enviroment are then introduced. At a sampling rate of 50 MHz, under 5V supply and an oversampling ratio of 32 with CMOS 0. 18 |xm technology achieves a signal to quantization-noise ratio of 87 dB.【总页数】4页(P327-330)【作者】张敏;林伟【作者单位】福州大学福建省微电子集成电路重点实验室,福州35002;福州大学福建省微电子集成电路重点实验室,福州35002【正文语种】中文【中图分类】TP312【相关文献】1.一种用于音频的2-2级联结构Sigma-Delta调制器设计 [J], 张婷;钟传杰2.一种面向智能传感器的低功耗高精度sigma-delta调制器设计 [J], 周文彬;贾绍磊;梅年松;张钊锋3.一种高精度的Sigma-Delta ADC调制器电路设计 [J], 王娟4.一种新型的级联Sigma-Delta调制器的建模设计 [J], 曹仕林;陈红梅;尹勇生5.一种带有DAC失配整形的高精度Sigma-Delta调制器 [J], 刘铭扬;王小松;刘昱因版权原因,仅展示原文概要,查看原文内容请购买。

一种低功耗16bit音频Sigma-Delta调制器的设计

一种低功耗16bit音频Sigma-Delta调制器的设计

一种低功耗16bit音频Sigma-Delta调制器的设计
景新幸;包远鑫;胡胜
【期刊名称】《微电子学与计算机》
【年(卷),期】2013(30)9
【摘要】设计了一款工作在1.8V电源电压下、功耗仅为1.8mW、精度为16bit,优化系数(FOM)达170的音频sigma-delta调制器.其过采样率为128,采用3阶噪声整形.为了降低功耗,采用前馈结构以及单比特量化.通过采用PMOS管实现局部反馈,有效提升了调制器性能.调制器采用SMIC 0.18μm工艺实现,通过对系统结构和运算放大器、比较器等电路子模块的分析,完成整体电路和版图设计.在SS工艺角下,仿真表明本文设计的调制器性能良好,在20kHz的带宽内可达到100.8dB 的信噪比(SNR),折合有效位16bits精度要求.
【总页数】4页(P115-118)
【关键词】Sigma-Delta调制器;开关电容积分器;运算放大器;动态比较器
【作者】景新幸;包远鑫;胡胜
【作者单位】桂林电子科技大学信息与通信学院
【正文语种】中文
【中图分类】TN710.2
【相关文献】
1.低功耗高线性度音频Sigma-Delta调制器 [J], 郭清;马绍宇;黄小伟;韩雁
2.一种用于音频的2-2级联结构Sigma-Delta调制器设计 [J], 张婷;钟传杰
3.一种面向智能传感器的低功耗高精度sigma-delta调制器设计 [J], 周文彬;贾绍磊;梅年松;张钊锋
4.一种低功耗Sigma-Delta调制器的设计 [J], 王亮;杨骁;齐骋;凌朝东;谢应辉
5.一种低功耗高精度Sigma-Delta调制器 [J], 詹陈长;周晓方;周电
因版权原因,仅展示原文概要,查看原文内容请购买。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

Sigma-delta dynamic receive beamformingAn architecture is described for receive beamforming using sigma-delta conversion. The effects of signal stretching to achieve dynamic receive delays are analyzed and simulated. The presented architecture provides a simple and effective solution to the dynamic receive artifacts.SECTION IB ACKGROUNDSigma-delta (abbreviated SD hereafter) conversion is an analog-to-digital conversion technology that utilizes oversampling and noise shaping. Oversampling refers to the fact that the sampling rate is much higher (e.g. 10 times or more) compared to the Nyquist sampling rate, while noise shaping refers to the use of few quantization bits (e.g. 1~4 bits) with the quantization noise energy being pushed away from the signal bandwidth in the spectral domain. For example, with a low-pass SD converter, the signal's spectral energy concentrates in the low frequency region while the spectral energy of quantization noise concentrates in the high frequency region. Subsequent digital filtering (e.g. low-pass filtering) is used to remove the quantization noise from the low-bitwidth data stream and reconstruct the signal with a higher bitwidth (see Figure 1).Figure 1. Sigma-delta (SD) conversion and digital low-pass filteringSD conversion is an increasingly attractive technology for use with ultrasonic beamforming, due to the advancement of semiconductor manufacturing technology that leads to small line widths and high operating frequencies. The small time-delay quantization of SD conversionreduces and often eliminates the need for interpolation filters. In addition, SD conversion offers a trade-off between bandwidth and dynamic range that matches the needs of ultrasonic imaging in different modes.However, dynamic receive beamforming commonly used in ultrasonic imaging disrupts the spectral shaping of quantization noise and causes a significant degradation in in-bandsignal-to-quantization-noise ratio (SQNR). This issue has been the subject of several papers and patents in recent years [1] [2] [3].SECTION IIM ETHODS2.1 ArchitectureA new signal processing architecture was developed to address this issue. After mixing to baseband and SD conversion, element signals are fed into a delay memory and dynamically decimated by LPF1 under the control of dynamic receive delays.Figure 2. Baseband sigma-delta beamforming architectureThe conventional approach of direct sample repetition [1] can be viewed as the special case of LPF1=1 and decimation rate M=1, whereas the full sample reconstruction prior to channel summation [2] can be viewed as the special case of using LPF1 solely for reconstruction and LPF2=1. Since LPF1 is needed for every channel, there's a strong motivation to make LPF1 as simple as possible, without severely degrading the in-band SQNR. One may speculate that the requirement on LPF1's performance is higher for more dynamic signal stretching and for higher requirements on SQNR.2.2 Dynamic receive delayThe purpose of dynamic receive delay is to align waveforms generated at a focal point F as it moves outward. For simplicity, let's consider the 2-D geometry depicted in Figure 3 (the result is applicable to 3-D geometry). The 2-way propagation path length L is given by:TeX SourceFigure 3. Geometry for computing dynamic delayEq. (2)shows that, as increases uniformly with time, increases at a slower rate (except for , which corresponds to the element at the beam origin). Since channel signals are summed according to the value of at each instant of time during dynamic receive focusing, a slower increase rate of implies that signals are stretched by dynamic delay (a fact that can also be proven geometrically). The amount of stretching increases with element-beam origin distance and decreases with range and steering angle .Let , where represents real time, and signifies the time instant at which a signal sample value is needed for computing beamsum, and let , we get the followina exoression for stretchina ratio:TeX SourceFor Fnum=1, the maximum stretching ratio is about 1 /16th or 6.3%, while for Fnum=2, the maximum stretching ratio is 1/64th or 1.6%.Figure 4. Plots of signal stretching ratioFigure 4 shows example plots of signal stretching ratio, for Fnum=1 and 2, with an aperture size of 20 mm and an imaging range of 100 mm.2.3 Analysis of dynamic decimationWith SD conversion, signals are typically sampled at a rate much higher compared to the Nyquist sampling rate. Normal (uniform) decimation by M applies a FIR filter (corresponding to the LPF1 filter in Figure 2) on the SD sequence with a step size of M, whereas dynamic decimation (which effectively stretches the signal, as discussed above) applies the filter with a step size less than or equal to M but treat the result as if the filter had been applied with a step size of M. For example, if the decimation filter is applied with a step size of M-1, then the signal would have been effectively stretched by a ratio of 1/M. Conceptually, one can achieve the same effect by applying the filter on the SD sequence sample by sample, then repeating every (M-1)th sample in the output (thereby growing the signal in length), and then uniformly decimating the result by M. By examining the spectra during the conceptual intermediate step where the samples have been repeated but before decimation, we can study the impact of sample repetition with filtering by LPF1.2.4 Simulation MethodThe following steps are followed:Step 1A Gaussian pulse with a specified center frequency f0 and -6 dB bandwidth bw is computed at a sampling rate f s (200 MHz). Two cases have been considered, with (f0, bw)=(2.63, 1.56) MHz and (10, 6.25) MHz, respectively. These are representative of low and high operating frequencies of medical ultrasound. The corresponding oversampling ratios relative to signal bandwidths are 128 and 32, respectively.Step 2The pulse is convolved with a Gaussian random sequence, sampled at f s and is about 200 cycles long at f0. The result of convolution is normalized to have an rms amplitude of 0.15 to keep the signal amplitude within the range of about , where corresponds to the full input range of the SD converter.Step 3Two small random noise sequences are added to the result of Step 2 to provide perturbation and simulate 2 different input signals. The amplitude of the random sequences is at least 10 dB below the quantization noise level.Step 4The signals are mixed to baseband using quadrature square-wave mixing.Figure 5. Quadrature square-wave mixing signalsStep 5The complex signal after mixing is converted by a pair of 2nd-order low-pass sigma-delta converters, with set at 1.5 [4].Step 6The result of Step 5 is passed through an LPF1, which is a 3rd-order comb filter with thefollowing transfer function: TeX SourceTwo values of M have been considered: 8 or 16. The corresponding time-domain responses of the comb filter are 22 6-bit taps or 46 8-bit taps. For comparison, Step 6 is skipped to simulate the case of LPF1=1.Step 7The signals are stretched uniformly by repeating one sample for every 16 or 64 samples, which corresponds to the maximum stretching for realizing dynamic receive f-numbers of 1 or 2, as shown by Eq. (3). They are then decimated by 8, 16, or 1, depending on which filter was used as LPF1.Step 8The signal and quantization noise are estimated using the following:TeX Sourcewhere and are the results of Step 7.Step 9An LPF2 is applied separately to and . The spectral response of LPF2 is Gaussian centered at DC with a -6 dB bandwidth equal to the signals bandwidth bw used in Step 1.Step 10The SQNR is estimated asTeX Sourcewhere and are after the filtering described in Step 9 and rms(⋅) stands for computing the root-mean-square amplitude of the sequence.SECTION IIIR ESULTSSignal spectra under various processing conditions are shown below.Figure 6. Representative spectra for the wide-band simulation with f0=10 MHz and bw=6.25 MHzIn Figure 6, (a) shows the spectra of baseband SD conversion and illustrates the effects of spectral shaping; (b) shows the effect of direct sample repetition (one repetition for every 16 samples was used here), where we see that spectral shaping is nearly wiped out; (c) and (d) show the effects of applying a comb filter with M=8 and 16, respectively, where we see that spectral valleys are created by the filtering; (e) and (f) show the effect of sample repetition after applying the M=8 and M=16 comb filters, respectively, where we see that the in-band noise shaping is preserved (more so in (f) than in (e)), and that the valleys are filled up. The spectral valleys are important because after decimation, these frequency components alias into the signal passband, which affects particularly the noise amplitude since it's much lower compared to the signal amplitude.Table 1. In-Band Sqnr Under Various ConditionsThe same processing as described in Section 2.4is repeated 100 times using different realizations of the random sequences. The average in-band SQNR are summarized in Table 1. The standard deviation of SQNR is around 0.4 dB.SECTION IVD ISCUSSIONAs shown in Figure 6 and Table 1, direct sample repetition causes a significant degradation of inband SQNR. For example, with oversampling ratio being 32, the in-band SQNR is significantly reduced from the original of 37.7 dB to 10.9 and 16.2 dB, for rx f-number of 1 and 2, respectively.With comb filtering, the SQNR degradation due to dynamic receive focusing is much reduced. For a higher oversampling ratio (OSR), a longer comb filter is required to maintain the SQNR. For example, with OSR being 32, a comb8 filter (M=8) causes an SQNR loss of 2.3 dB and 0.2 dB, for rx f-number of 1 and 2, respectively. However, when OSR is raised to 128, the comb8 filter still caused 21.9 and 15.5 dB of loss in SQNR, for rx f-number of 1 and 2, respectively, whereas with a comb16 filter, SQNR losses are correspondingly reduced to 6.0 and 5.3 dB.It is noteworthy that the simulated cases assumed a constant stretching ratio over the entire signal record length. In actual dynamic receive focusing, however, as shown by Eq. (2) and Figure 4, the stretching ratio is range dependent and is inversely proportional to . Therefore, for a fixed element location (with a fixed value), the stretch ratio goes down from the value given by Eq. (3), so the SQNR values shown in Table 1 represent the worst cases.It is of interest to note that in some cases the SQNR after comb filtering and sample repetition is higher than the original value. This happens when the comb filter's passband is comparable to signal's passband. For example, with MHz and M=16, the comb filter's -6 dB bandwidth is 9.17 (MHz) based on Eq. (4). This is comparable to the signal's bandwidth (6.25 MHz) with OSR=32. Therefore, the gain in SQNR is at the expense of some loss in signal bandwidth.In summary, the presented architecture provides a simple and effective solution to the dynamic receive artifacts associated with sigma-delta conversion.FootnotesNo Data AvailableReferences1. S. R. Freeman, et al, IEEE UFFC vol. 46, no. 2, 1999Show Context2. H.-S. Han, et al, Proc. IEEE US Symp., 2006, pp. 2140-2143Show Context3. D.-L. Liu, et al, US Patent App., 2007Show Context4. R. Shreier and G. C. Temes, "Understanding sigma-delta converters", John Wiley & Sons, 2005Show ContextKeywordsIEEE KeywordsArray signal processing, Bandwidth, Delta-sigma modulation, Filtering, Finite impulse response filter, Noise shaping, Quantization, Sampling methods, Semiconductor device noise, Ultrasonic imaging INSPEC: Controlled Indexinganalogue-digital conversion, array signal processingINSPEC: Non-Controlled Indexingdynamic receive artifacts, dynamic receive beamforming, dynamic receive delays, sigma-delta conversion, signal stretching effects。

相关文档
最新文档