数字电路复习兴湘

v
2018/10/24
阜师院数科院
13
传输延迟时间:TPd=1/2(Tphl+Tplh) • 3. “线与” • 集电极开路门(OC门)
。
上拉电阻的计算： VCC -VOL ILM-NIIL
2018/10/24
。
≤ RC ≤
VCC-VOH NIoH+mIIH
阜师院数科院 14
三态门（TSL门） • 4.CMOS门电路 • CMOS传输门
D3
24
2）判别电路实现。依题意做出判别电路 输入输出真值表如下： • 判别电路真值表
D3 D2 D1 D0 Y
Y=∑（0，5，10，15）
D3 D2 D1 D0 Y
0
0 0
0
0 0
0
0 1
0
1 0
1
0 0
1
1 1
0
0 0
0
0 1
0
1 0
0
0 1
0
0 0
0
1 1
1
0 0
1
0 1
0
0 1
1
1 1
0
1 1
B
2018/10/24
CD 00 0 1
01
11
10
0 1
0
1
阜师院数科院 6
逻辑函数的卡若图化简
• • • •
最小项的定义及其性质 逻辑函数的最小项表达式 用卡若图表示逻辑函数 用卡若图化简逻辑函数 1、化简的依据 2、化简的步骤 3、无关项和约束条件
阜师院数科院 7
2018/10/24
例题1 使用卡诺图判断下列两组逻辑函 数Y1和Y2有何关系： Y1=ABC+ABC+ABC+ABC Y2=ABC+ABC+ABC+ABC
CD 00 01 11 10 AB 00 0 0 d 1 01 11 10 0 1 0 1 d d 1 d
Y=C+BD+AD
=C●BD ● AD
0 1
d
d
2018/10/24
阜师院数科院
9
2.1.2集成逻辑门电路
1.TTL与非门电路
A B
Y
2018/10/24
阜师院数科院
10
2。TTL与非门的电路特性及主要参数 • 电压传输特性及输入噪声容限
C A0 Y2 Y3 74138 Y4 Y5 S1 Y6 S’2 Y7 S’0
＆
＆
Z4 Z1 Z2
29
1 0 0
2018/10/24
wk.baidu.com
＆
阜师院数科院
数据选择器—其功能可等效于一个单刀多掷 开关。与数据分配器功能相反。
I0 I1 In-1
A
Y
B 数据输出
N位通道选 择信号
G
D0 D1 D2 D3
4选1数据选择器逻辑图
A 0 1 0 1 0 1 0 1
L 0 1 1 0 1 0 0 1
18
组合逻辑电路设计 对于给定要求完成的逻辑功能及选用器件， 设计出相应的逻辑电路。 • 组合逻辑电路设计步骤 用SSI实现
化简 逻辑抽象 实际逻 辑问题 逻辑函数 表达式 变换 适当形式 的式 用MSI实 现
2018/10/24 阜师院数科院 19
VO VOHmin VOH VNL VNH V IHmin VIH VI VNH=VIH-VIHmin VNL=VILmax-VIL
0 VIL VILmax
2018/10/24
阜师院数科院
11
• 输入特性 • Ii=f（Vi）
Ii mA
VCC
输入负载特性
VIH =1.0 Vi VILMAX
VR
R
T1
2018/10/24
阜师院数科院
3
3）反演定理
• 对于任何一个逻辑函数式Y，若将其中的 “*”换成“+”，“+”换成“*”，1换成 0，0换成1，并将原变量换成反变量，反变 量换成原变量，则得出的新的逻辑函数式 即为原函数式的反函数Y。 • 反演定理应用中要注意的两个问题： 如 L=A+ BC D E 1、运算顺序不能变； 则，L=A· （B+C ）· DE 2、不是一个变量上的非号不变。
2018/10/24 阜师院数科院 21
译码器--按其用途可分为变量译码器、 码制变换器和显示译码器。
• 例如3线-8线译码器74LS138的逻辑图如下：
Y0=CBA
Y1=CBA Y2=CBA
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A B C G1 G2A G2B 1 10 0
Y7=CBA
2018/10/24
最简函数 表达式
逻辑电路 图 逻辑电 路图
例2、 某逻辑函数的真值表给出如下，表中A、B、C、D为 输入，F为输出，试用与非门实现之。要求所用门及输入端 数最少。 解：
A B C D F
B
CD
AB 00
00 X X 0 0
01 X X 1 0
11 X 1 1 1
10 X X 1 0
0
1 1
1
0 0
A BC00 01 11 0 1 0 0 1 0 0 1 10 1 1 A BC 00 01 11 0 1 1 1 1 0 1 0 10 0 0
由卡诺图可知，函数Y1和Y2互为反函 数。
2018/10/24 阜师院数科院 8
例题2 使用卡诺图法将逻辑涵数 Y=∑m（5，6，7，8，9）+ ∑d（10，11，12， 13，14，15）化简成最简与非-与非式 •
2018/10/24 阜师院数科院 5
逻辑函数的代数化简法
• 例如化简 L=AB+AC’+BC’+B’C+BD+ADE （F+G） L=A（B+C’）+BC’+B’C+BD+ADE（F+G） =A(B’C)’+BC’+B’C+BD+ADE（F+G） =A+BC’+B’C+BD+ADE(F+G)=A+BC’+B’ 是否最简可用卡若图来检验，如 C+BD
F5
F3 F4 F5
100K
A
B 2018/10/24
﹠ 100K
≥
F6 F6
B
16
3 组合逻辑电路
• 组合逻辑电路在逻辑功能上的特点是： 电路在任何时刻产生的稳定的输出信号， 仅取决于该时刻的输入信号,而与输入信号 作用前电路原来的状态无关。 重点： 常用组合逻辑电路的逻辑功能及其应用； 组合逻辑电路的分析方法与设计方法。
1
0 0
1
0 1
0
0 0
0
0
2018/10/24
1
1
1
1
0
1
0
0
1
1
1
1
1
1
0
1
0
1
25
阜师院数科院
例题：3/8译码器连接如下图（a）、（b） 试分析其逻辑功能，并指出其名称。
Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7
74138
Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7
74138
A B C X0 X1 X2
2018/10/24
阜师院数科院
17
•例1 逻辑电路如下图所示，试分析其逻辑功能。 C CI 0 ＆ 0 0 C L =1 A =1 0 B 1 解：L=A⊕B ⊕C，其真值表如 右。逻辑功能：判奇电路 1 若加上与门部分后，其功能又是什 1 么？ 1
2018/10/24 阜师院数科院
B 0 0 1 1 0 0 1 1
Roff
VO 输出特性:VO=f(IL)
2018/10/24
RON
R
VOHMIN
阜师院数科院
IL
IH
IL
12
3.18 试说明在下列情况下，用万用表测量下图的VI2端得 出的电压各为多少？ Y VI1 1) VI1悬空； VI2 2) V 接低电平（0.2V）；
I1
3) VI1接高电平（3.2V）； 4) VI1经51Ω 电阻接地； 5) VI1经10KΩ 电阻接地。 图中的与非门为 74 系列的 TTL电路， 万用表使用 5V 量程，内阻为 20 KΩ/V 。
2018/10/24
阜师院数科院
23
138扩展为4线-16线译码器的连接图
Y
＆
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74138
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74138
A B C
G1 G2A G2B
A B C
G1 G2A G2B
+5V
2018/10/24
D0 D1 D2
阜师院数科院
ABC= A+ BC=A+B+C
2018/10/24 阜师院数科院 2
2）对偶定理
• 对于任何一个逻辑函数式Y，若将其中的 “*”，换成“+”，“+”换成“*”，1换 成0，0换成1，则的出一个新的函数式Y’， 把YD称为函数式Y的对偶式。 • 原函数式Y与对偶函数式 YD互为对偶函数， 两个函数相等，则它们的对偶式必相等。 • 如上表中的基本公式和对偶式。
1
0 0
1
0 1
1
0 0
F 01
11 10
C
1
0
0 1
1
1 0
0
1 0
0
1 0
D
1 1
1
1 1
1
1 1
0
1 1
1
0 1
1
1 1
F=CD+BD+BC=(CD+BD+BC) ’’ =((CD)’(BD)’(BC)’)’
2018/10/24
阜师院数科院
20
常用的组合逻辑电路 • 编码器—执行编码功能的电路 • 编码—完成代码与某一系列的数字或 事物产生一一对应关系的过程。 • 常用的编码器有：二进制编码器、二十进制编码器、优先编码器等。 • 译码器—实现译码功能的电路 • 译码 –是编码的逆过程，就是把一个 二值代码转换成一个输出信号。
•
1.1.2逻辑代数的基本公式与定理
逻辑代数基本公式 序号 1 2 名称 交换率 结合率 基本公式 A+B=B+A A+(B+C)=(A+B)+C 对偶式 AB=BA A(BC)=(AB)C
3
4
分配率
0-1率
A+BC=(A+B)(A+C)
1· A=A 0 · A=0
A(B+C)=AB+AC
0+A=A 1+A=1
变量译码器的特点是：若有n个输入变量， 对应就有 2n 个输出函数。每一个输出函数 就是一个具有n个变量的最小项。
阜师院数科院 22
例题：试用两片74LS138扩展成4线-16线译 码器。并加入必要的门电路实现一个判别电 路，输入为4为二进制代码，当输入代码能 被5整除时电路输出为1，否则为0。
解：1）、功能扩展。其思路是，在每个瞬间只能 有一块138工作，又由于74LS138的输入使能条件 是G1=1，G2A+G2B=0,因此可用三个使能端中一 个作扩展输入端。一种实现的方法如下图所示。
。
。 TG
例题：电路如图所示，已知输入信号A、B的波形，试画 出各个输出的电压波形。
2018/10/24
阜师院数科院
15
TTL
A B A
TTL
F1
A B
CMOS
F2
A B
﹠ 100 ﹠ 100K CMOS
F4
﹠ 100K A B F1 F2
﹠ 51
F3
B
1 AB 1 1 A
阜师院数科院
A
≥ TTL ﹠
Z1=(ABC’+AB’C+AB’C’+A’BC)’’=((ABC’) ’(AB’C)’(AB’C’)’(A’BC)’)’ =((M6)’ (M5)’ (M4)’ (M3)’)’ Z2=(ABC+A’BC+A’B’C)’’=((M7)’ (M3)’ (M1)’ )’ Z3=(ABC+AB’C’+A’BC’+A’B’C’)’’=((M7)’ (M4)’ (M2)’ (M0)’)’ A ’BC’ A Y0 Z4=(A +A ’C)’’=((M2) ’ (M3) 2 ’BC+AB Z3’ ＆ B’ )’ A1 Y1 (M5)
2018/10/24 阜师院数科院 27
例：画出用3/8线译码器74LS138（逻辑符号如 图示）和与非门电路产生如下多输出逻辑函 数的逻辑图。 Z1=AC’+A’BC+AB’C Z2=BC+A’B’C
Z3=A’BC’+B’C’+ABC Z4=A’B+AB’C
解：
2018/10/24
阜师院数科院
28
地址输入
G1 G2A G2B
1 （a）
A B C X0 X1 X2
地址输入
G1 G2A G2B
D （b）
2018/10/24
阜师院数科院
26
上题图（a）所示电路中，138的G1=1，G2A=0 待传送的脉冲信号加在G2B端上。因此，地址 码选中的通道直接传送输入脉冲信号。该电路 叫脉冲分配器。 • 图（b）所示电路中，138的G2A、G2B均接0， G1接要传送的数据，所以要使138工作D必 须为1，即地址码选中的通道输出为0，若 D=0，138不工作所有输出均为1，自然包括 地址选中的输出端。由此可见该电路是一个 数据分配器，且为反码输出。
2018/10/24 阜师院数科院 4
逻辑函数的化简
• 最简逻辑函数的标准 • 一个逻辑函数可以有多种不同的逻辑表达 式，如与-或式、或-与式、与非-与非式以 及与-或-非式等。不同形式有不同的标准， 但它们很容易转换。所以我们主要介绍最 简与或式。 • 最简与或式的标准： 1、与项的个数最少； 2、每个乘积项中的因子也最少。
A =0 A·
5 6 7 8
互补率 重叠率 非非率 吸收率
A+ A =1 A+A=A
A =A
A· A=A
A+ A B=A＋B
阜师院数科院 AB A B
A( A +B)=AB
9 2018/10/24
摩根定理
AB AB
1
逻辑函数的基本定理
• 1)代入定理
例如：
AB A B
中B用BC代入，则可得：
当G=0时， Y=B’A’D0+B’AD1+BA’D2+BAD3
2018/10/24 阜师院数科院 30
例：试用8选1数据选择器74LS151产生逻辑函数