[精选PPT]双极集成电路章总结
合集下载
《集成电路实验》课件
04
实验结束后，按照要求清理实验场地和设备
02 集成电路基础知识
集成电路简介
01
集成电路是将多个电子元件集成在一块衬底上，完成一 定的电路或系统功能的微型电子部件。
02
它采用一定的工艺，把一个电路中所需的晶体管、电阻 、电容和电感等元件及布线互连一起，制作在一小块或 几小块半导体晶片或介质基片上，然后封装在一个管壳 内，成为具有所需电路功能的微型结构。
面包板和跳线：用于搭建和 调试电路。
电阻、电容、电感等电子元 件：用于构建测试电路。
电源适配器：为电路提供稳 定的电源。
实验设备与器材的使用与维护
使用
在实验前应熟悉各种设备的使用方法 ，遵循操作规程，避免因误操作导致 设备损坏或数据误差。
维护
实验结束后，应按照设备要求进行清 洁和维护，确保设备的长期使用和精 度。同时，对于易耗品如探针、连接 线等，应及时更换以保证实验效果。
按加工工艺可分为半导 体集成电路和薄膜集成 电路。
集成电路的应用与发展趋势
集成电路的应用非常广泛，包括计算机、通讯 、消费电子、汽车电子、工业控制、军事和航 空航天等领域。
随着科技的不断发展，集成电路的发展趋势是 不断向更小尺寸、更高性能、更低功耗、更高 集成度和智能化方向发展。
同时，集成电路的设计和制造技术也在不断进 步，新材料、新工艺、新器件的不断涌现，为 集成电路的发展注入了新的活力。
实验数据与结果分析
学生们通过实验数据验证了理论知识的正确性，并对电路性能进行 了优化，达到了预期的实验效果。
实验收获与体会
理论知识与实践结合
01
学生们通过实验将理论知识与实践相结合，加深了对
集成电路的理解和掌握。
独立思考与团队协作
实验结束后，按照要求清理实验场地和设备
02 集成电路基础知识
集成电路简介
01
集成电路是将多个电子元件集成在一块衬底上，完成一 定的电路或系统功能的微型电子部件。
02
它采用一定的工艺，把一个电路中所需的晶体管、电阻 、电容和电感等元件及布线互连一起，制作在一小块或 几小块半导体晶片或介质基片上，然后封装在一个管壳 内，成为具有所需电路功能的微型结构。
面包板和跳线：用于搭建和 调试电路。
电阻、电容、电感等电子元 件：用于构建测试电路。
电源适配器：为电路提供稳 定的电源。
实验设备与器材的使用与维护
使用
在实验前应熟悉各种设备的使用方法 ，遵循操作规程，避免因误操作导致 设备损坏或数据误差。
维护
实验结束后，应按照设备要求进行清 洁和维护，确保设备的长期使用和精 度。同时，对于易耗品如探针、连接 线等，应及时更换以保证实验效果。
按加工工艺可分为半导 体集成电路和薄膜集成 电路。
集成电路的应用与发展趋势
集成电路的应用非常广泛，包括计算机、通讯 、消费电子、汽车电子、工业控制、军事和航 空航天等领域。
随着科技的不断发展，集成电路的发展趋势是 不断向更小尺寸、更高性能、更低功耗、更高 集成度和智能化方向发展。
同时，集成电路的设计和制造技术也在不断进 步，新材料、新工艺、新器件的不断涌现，为 集成电路的发展注入了新的活力。
实验数据与结果分析
学生们通过实验数据验证了理论知识的正确性，并对电路性能进行 了优化，达到了预期的实验效果。
实验收获与体会
理论知识与实践结合
01
学生们通过实验将理论知识与实践相结合，加深了对
集成电路的理解和掌握。
独立思考与团队协作
双极型逻辑集成电路幻灯片
• V电t=荷K量T/q（等效热电压）波尔兹曼常数、绝对温度、电子
（1）集成双极晶体管的有源寄生效应
▪ 简化EM模型：
• PN结正偏工作时，VF>0，（eVF/Vt-1）≈eVF/Vt
• PN界反偏时，VR<0，（eVR/Vt-1）≈-1
• 在电流叠加时只计算eVF/Vt项，可以忽略反偏电流，当全部
n+ P基区 n n+掩埋层
（1）
n+
Hale Waihona Puke p+隔离区
p-衬底
p+
n+ p+
n
隔离区
n+掩埋层
2.1.1集成晶体管与分立晶体管的区别
B(E-P) PNP
E(N+) NPN B
C(B-N)
E
N+
P
N
C
N+
p
S(C-P)
S
端电流关系式：IE=IB+IC+IS
2.1.2理想本征集成双极型晶体管
▪ 埃伯斯-莫尔（EM）模型（1954年Ebers和Moll提
《半导体集成电路》中10页图2-2
发射极串联电阻res
发射极串联电阻由发射极金属和硅的接触电阻 与发射区的体电阻
res= re,m + re,b re,m = RC/SE
RC：硅与发射极金属的欧姆接触系数（可查表） SE：发射极接触孔的面积
IF
)
I
R
0
IE IF αRIR
I B 1 α F I F 1 α R I R I C α F I F 1 α SF I R
I S α SF I R
接着上面公式推导
第5章集成电路元器件及其SPICE模型ppt课件
任何电容仅在低于f0的频率上才会起电容作用。 经验准则是让电容工作在f0/3以下。
金属叉指结构电容
优点：不需要额 外的工艺。
特征尺寸急剧降 低，金属线条的 宽度和厚度之比 大大减小，叉指 的侧面电容占主 导地位。
PN结电容
❖ 利用PN结电容的优点也是不需要额外的工艺，但所 实现的电容有一个极性问题。
❖耗尽区
❖反型区
G
Co 沟道 Cdep
Vss
G ++++++
沟道 耗尽层 P型衬底
Vss
（a）物理结构
tox d
Cgb Co 积累区
耗尽区
1.0
反型区
（b）电容与Vgs的函数关系 0.2
0
Vgs
三、集成电感
在集成电路开始出现以后很长一段时间内， 人们一直认为电感是不能集成在芯片上的。因 为那时集成电路工作的最高频率在兆赫量级， 芯片上金属线的电感效应非常小。现在的情况 就不同了，首先，近二十年来集成电路的速度 越来越高，射频集成电路（RFIC）已经有了很 大的发展，芯片上金属结构的电感效应变得越 来越明显。芯片电感的实现成为可能。
在设计电路的时候需要非常准确地 预测出电路的性能。为了做到这一点， 需要对电路尽可能地进行精确的性能分 析（Analysis）。因为集成电路元器件 无法用实物构建，必须首先建立器件模 型，然后对用这些元器件模型所设计的 集成电路进行以分析计算为基础的电路 仿真（Simulation）。
在集成电路的晶体管级仿真方面， SPICE是主要的电路仿真程序，并已成为 工业标准。因此，集成电路设计工程师， 特别是模拟和数字混合信号集成电路设计 工程师必须掌握SPICE的应用。
金属叉指结构电容
优点：不需要额 外的工艺。
特征尺寸急剧降 低，金属线条的 宽度和厚度之比 大大减小，叉指 的侧面电容占主 导地位。
PN结电容
❖ 利用PN结电容的优点也是不需要额外的工艺，但所 实现的电容有一个极性问题。
❖耗尽区
❖反型区
G
Co 沟道 Cdep
Vss
G ++++++
沟道 耗尽层 P型衬底
Vss
（a）物理结构
tox d
Cgb Co 积累区
耗尽区
1.0
反型区
（b）电容与Vgs的函数关系 0.2
0
Vgs
三、集成电感
在集成电路开始出现以后很长一段时间内， 人们一直认为电感是不能集成在芯片上的。因 为那时集成电路工作的最高频率在兆赫量级， 芯片上金属线的电感效应非常小。现在的情况 就不同了，首先，近二十年来集成电路的速度 越来越高，射频集成电路（RFIC）已经有了很 大的发展，芯片上金属结构的电感效应变得越 来越明显。芯片电感的实现成为可能。
在设计电路的时候需要非常准确地 预测出电路的性能。为了做到这一点， 需要对电路尽可能地进行精确的性能分 析（Analysis）。因为集成电路元器件 无法用实物构建，必须首先建立器件模 型，然后对用这些元器件模型所设计的 集成电路进行以分析计算为基础的电路 仿真（Simulation）。
在集成电路的晶体管级仿真方面， SPICE是主要的电路仿真程序，并已成为 工业标准。因此，集成电路设计工程师， 特别是模拟和数字混合信号集成电路设计 工程师必须掌握SPICE的应用。
第八章 双极型集成电路3
10
2.二极管中的寄生效应
IC中的二极管一般由NPN管构成，和 1类似。
SiO 2 P+ Al N+ SiO 2 N 外延层 Al P SiO 2 P+
11
3.电阻的寄生效应
1）基区扩散电阻
2）沟道电阻
12
• 要使电流全部流经P区，n区应接最高电位。这样同一个n区 中的多个电阻之间即不会形成PNP效应，也不会产生纵向 PNP效应。
(二)集成电路中的二极管
与NPN晶体管 发射区同时制 作 SiO 2 Al N+ P+
与NPN晶体管 基区同时制作 SiO 2 N 外延层 Al P SiO 2
P+
N型隔离岛
3
(三)集成电路中的电阻 利用半导体材料的体电阻
与NPN晶体管 基区同时制作
N N+
R L d W
二次扩散
N+
N+
15
二、电压传输特性
表示输出电压Vo和输入电压
Vi之间的关系 当Vi<ViL时，Vo＝VOH 关态 当Vi>ViH时，Vo＝VOL 开态 当ViL<Vi<ViH时，输出不稳 定 VL VW 逻辑摆幅 过渡区宽度
16
三、TTL门电路的主要参数
除了上面介绍的VOH、 VOL、ViL、ViH外，主要 还有IiL、IiH、VN、NO、 PC及tpd 1、IiL－－输入短路电流 IiH－－输入漏电流（又 称为高电平输入电流） 通常很小
VOH=VCC － IOHR2 =VCC－NOHIIHR2 NOH= (VCC －VOH)/IIHR2 IIH较小， NOH一般可以
达几十。
19
在开态：为保证VOL=VCES2，即T2处于饱和态，则 2I B 2 IC 2 S2 式中的S2是T2的饱和深度 因为 I C 2 I R 2 N OL I IL
2.二极管中的寄生效应
IC中的二极管一般由NPN管构成，和 1类似。
SiO 2 P+ Al N+ SiO 2 N 外延层 Al P SiO 2 P+
11
3.电阻的寄生效应
1）基区扩散电阻
2）沟道电阻
12
• 要使电流全部流经P区，n区应接最高电位。这样同一个n区 中的多个电阻之间即不会形成PNP效应，也不会产生纵向 PNP效应。
(二)集成电路中的二极管
与NPN晶体管 发射区同时制 作 SiO 2 Al N+ P+
与NPN晶体管 基区同时制作 SiO 2 N 外延层 Al P SiO 2
P+
N型隔离岛
3
(三)集成电路中的电阻 利用半导体材料的体电阻
与NPN晶体管 基区同时制作
N N+
R L d W
二次扩散
N+
N+
15
二、电压传输特性
表示输出电压Vo和输入电压
Vi之间的关系 当Vi<ViL时，Vo＝VOH 关态 当Vi>ViH时，Vo＝VOL 开态 当ViL<Vi<ViH时，输出不稳 定 VL VW 逻辑摆幅 过渡区宽度
16
三、TTL门电路的主要参数
除了上面介绍的VOH、 VOL、ViL、ViH外，主要 还有IiL、IiH、VN、NO、 PC及tpd 1、IiL－－输入短路电流 IiH－－输入漏电流（又 称为高电平输入电流） 通常很小
VOH=VCC － IOHR2 =VCC－NOHIIHR2 NOH= (VCC －VOH)/IIHR2 IIH较小， NOH一般可以
达几十。
19
在开态：为保证VOL=VCES2，即T2处于饱和态，则 2I B 2 IC 2 S2 式中的S2是T2的饱和深度 因为 I C 2 I R 2 N OL I IL
双极型集成电路PPT课件
2021/1/3
29
电路的特点是：
➢ 输入级：当输出端由低电平转向
R1
R2
R4 VCC
高电平时，也就是T1由正向导通转
向反向导通、T2由截止转向导通的 A
过程，在此过程中T1可反抽T2基区 中的过剩载流子，使电路的平均传 输延迟时间tpd下降，从而提高了
C2
T4
T1
T2
D1
E2
R3
D2 Y
T5
电路的工作速度。
2021/1/3
t t
25
• 平均传输延迟时间tpd
导通延迟时间tPHL ：输入波形上升沿的50%幅值处到 输出波形下降沿50% 幅值处所需要的时间，
截止延迟时间tPLH：从输 入波形下降沿50% 幅值
处到输出波形上升沿
50% 幅值处所需要的时
间，
平均传输延迟时间tpd：
t
pdt
P
LHt 2
P
HL
1.4V B1
A B C
VOH=5V
IC1 B2
0.7V
IB1=(VCC-VB1)/R1 =5V-1.4V/4K=0.9mA ∴ IB2≈0.9mA
T2管的发射结正偏 1）集电结反偏,工作在正向工作区 2)集电结正偏，则工作在饱和区
14
假设T2管工作在正向放大区
IB2≈0.9mA ßF=20
IC2=ßFIB2=18mA
高噪声容限
NML=VIL(max)-VOL(max) 噪声
低噪声容限
有效低电平输出
VOL(max)
2021/1/3
VOL(max)<VIL(max) VIH(min)<VOH(min)
噪声幅值< VIL(max)V噪O声L(m幅ax)值< VOH(min)-VIH(min)
超大规模集成电路.pptx
28
第29页/共155页
1）P阱CMOS集成电路工艺过程简介
一、硅片制备 二、前部工序
Mask 掩膜版
CHIP
29
第30页/共155页
• 掩膜1： P阱光刻
Si-衬底
P-well
具体步骤如下： 1．生长二氧化硅：
SiO2
Si-衬底
30
第31页/共155页
2．P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀
§1 双极型（NPN）集成电路工艺 (典型的PN结隔离工艺)
1
第2页/共155页
思考题
1.与分立器件工艺有什么不同？ 2.埋层的作用是什么？ 3.需要几块光刻掩膜版(mask)? 4.每块掩膜版的作用是什么？ 5.器件之间是如何隔离的？ 6.器件的电极是如何引出的？
2
第3页/共155页
1.衬底准备 2.第一次光刻——N+隐埋层扩散孔光刻
18
第19页/共155页
1.P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底， 在其上制作P阱。NMOS管做在P阱内， PMOS管做在N型衬底上。
19
第20页/共155页
P阱CMOS工艺
电连接时，P阱接最负电位，N衬底接最正 电位，通过反向偏置的PN结实现PMOS器件和 NMOS器件之间的相互隔离。P阱CMOS芯片剖 面示意图见下图。
艺有时已不满足要求，双阱工艺应 运而生。
26
第27页/共155页
双阱CMOS工艺
• 通常双阱CMOS工艺采用的原始材料是在 N+或P+衬底上外延一层轻掺杂的外延层， 然后用离子注入的方法同时制作N阱和P阱。
27
第28页/共155页
双阱CMOS工艺
第29页/共155页
1）P阱CMOS集成电路工艺过程简介
一、硅片制备 二、前部工序
Mask 掩膜版
CHIP
29
第30页/共155页
• 掩膜1： P阱光刻
Si-衬底
P-well
具体步骤如下： 1．生长二氧化硅：
SiO2
Si-衬底
30
第31页/共155页
2．P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀
§1 双极型（NPN）集成电路工艺 (典型的PN结隔离工艺)
1
第2页/共155页
思考题
1.与分立器件工艺有什么不同？ 2.埋层的作用是什么？ 3.需要几块光刻掩膜版(mask)? 4.每块掩膜版的作用是什么？ 5.器件之间是如何隔离的？ 6.器件的电极是如何引出的？
2
第3页/共155页
1.衬底准备 2.第一次光刻——N+隐埋层扩散孔光刻
18
第19页/共155页
1.P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底， 在其上制作P阱。NMOS管做在P阱内， PMOS管做在N型衬底上。
19
第20页/共155页
P阱CMOS工艺
电连接时，P阱接最负电位，N衬底接最正 电位，通过反向偏置的PN结实现PMOS器件和 NMOS器件之间的相互隔离。P阱CMOS芯片剖 面示意图见下图。
艺有时已不满足要求，双阱工艺应 运而生。
26
第27页/共155页
双阱CMOS工艺
• 通常双阱CMOS工艺采用的原始材料是在 N+或P+衬底上外延一层轻掺杂的外延层， 然后用离子注入的方法同时制作N阱和P阱。
27
第28页/共155页
双阱CMOS工艺
双极型集成电路PPT课件
28
第28页/共55页
氧化硅层的主要作用
• 在MOS电路中作为MOS器件的绝缘 栅介质，器件的组成部分
• 扩散时的掩蔽层，离子注入的(有时 与光刻胶、Si3N4层一起使用)阻挡层
• 作为集成电路的隔离介质材料
• 作为电容器的绝缘介质材料
• 作为多层金属互连层之间的介质材料
• 作为对器件和电路进行钝化的钝化层 材料
• 掺杂：
• 离子注入
退火
• 扩散
• 制膜：
• 氧化：干氧氧化、湿氧氧化等 • CVD：APCVD、LPCVD、PECVD • PVD：蒸发、溅射
44
第44页/共55页
补充1：接触与互连
蒸发或溅射 →芯片表面形成金属膜 →光刻和腐蚀 →连线
• 集成电路中的互连线一般采用金属（铝、铜），
有时也用多晶硅（电阻率较高）。 • Al是目前集成电路工艺中最常用的金属互连材
29
第29页/共55页
SiO2的制备方法
• 热氧化法
• 干氧氧化
• 水蒸汽氧化
• 湿氧氧化
• 干氧－湿氧－干氧(简称干湿干)氧化 法
• 氢氧合成氧化
• 化学气相淀积法 第30页/共55页
30
进行干氧和湿氧氧化的氧化炉示意图
31
第31页/共55页
32
第32页/共55页
2、化学气相淀积(CVD)
• 退火方式： • 炉退火 • 快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光 源(如卤光灯、电弧灯、石墨加热器、红外设备等)
27
第27页/共55页
三、制膜 1、氧化工艺
• 氧化：制备SiO2层
• SiO2的性质及其作用
SiO2是一种十分理想的电绝 缘材料，它的化学性质非常
第28页/共55页
氧化硅层的主要作用
• 在MOS电路中作为MOS器件的绝缘 栅介质，器件的组成部分
• 扩散时的掩蔽层，离子注入的(有时 与光刻胶、Si3N4层一起使用)阻挡层
• 作为集成电路的隔离介质材料
• 作为电容器的绝缘介质材料
• 作为多层金属互连层之间的介质材料
• 作为对器件和电路进行钝化的钝化层 材料
• 掺杂：
• 离子注入
退火
• 扩散
• 制膜：
• 氧化：干氧氧化、湿氧氧化等 • CVD：APCVD、LPCVD、PECVD • PVD：蒸发、溅射
44
第44页/共55页
补充1：接触与互连
蒸发或溅射 →芯片表面形成金属膜 →光刻和腐蚀 →连线
• 集成电路中的互连线一般采用金属（铝、铜），
有时也用多晶硅（电阻率较高）。 • Al是目前集成电路工艺中最常用的金属互连材
29
第29页/共55页
SiO2的制备方法
• 热氧化法
• 干氧氧化
• 水蒸汽氧化
• 湿氧氧化
• 干氧－湿氧－干氧(简称干湿干)氧化 法
• 氢氧合成氧化
• 化学气相淀积法 第30页/共55页
30
进行干氧和湿氧氧化的氧化炉示意图
31
第31页/共55页
32
第32页/共55页
2、化学气相淀积(CVD)
• 退火方式： • 炉退火 • 快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光 源(如卤光灯、电弧灯、石墨加热器、红外设备等)
27
第27页/共55页
三、制膜 1、氧化工艺
• 氧化：制备SiO2层
• SiO2的性质及其作用
SiO2是一种十分理想的电绝 缘材料，它的化学性质非常
双极霍尔效应集成电路基础知识
双极霍尔效应集成电路基础知识介绍：根据数字输出，霍尔效应集成器件可以分为四种：单极性开关,双极性开关，全极性开关和锁存型开关。
本文主要来阐述双极性开关。
双极性霍尔传感器设计为灵敏开关（请注意这个词“双极”指的是磁极性，是与双极型半导体芯片结构不相关的）。
双极型开关有一致的迟滞性，但是，不同的器件对发生在正极或者负极的开关点的范围是不同的。
因为需要改变磁场的极性，来确保开关点的切换，并且需要一致的迟滞性来确保周期，所以需要磁信号改变幅度ΔB，故而这些器件紧密排列，南北两极交替使用。
应用于检测旋转轴的位置，例如用在无刷直流电动机（无刷）列于图1，将多个磁铁组成一个简单的结构，采用磁场极性交替“环形磁铁”。
封装好的IC与每个相邻的环形磁铁构成霍尔双极性开关器件。
轴旋转时，磁场区向霍尔元件移动。
器件是受到最近的磁场影响，当与南极磁场相对时，打开，当与北极磁场相对时，关闭。
注意器件的打字面面向磁铁。
图1两个双极型器件与环形磁铁的使用磁场开关点的定义：B为磁场强度，用来表示霍尔器件的开关点，单位是GS（高斯），或者T（特斯拉），转换关系是1GS=0.1mT。
B磁场强度有南极和北极之分，所以有必要记住它的代数关系，北极磁场为负数，南极磁场为正数。
该关系可以比较南极北极磁场的代数关系，磁场的相对强度是由B的绝对值表示，符号表示极性。
例如：一个-100GS （北极）磁场和一个100GS（南极）磁场的强度是相同的，但是极性相反。
-100GS的强度要高于-50GS。
• BOP –磁场工作点；使霍尔器件打开的磁场强度。
器件输出的参数取决于器件的电学设计。
• BRP –磁场释放点；使霍尔器件关断的磁场强度。
器件输出的参数取决于器件的电学设计。
• BHYS –磁开关点滞回窗口。
霍尔元件的传输功能利用开关点之间的这个差值来过滤掉在应用中可能由于机械振动或电磁噪声引起磁场的小的波动值。
BHYS = | BOP − BRP |.典型工作状态双极性开关通常有一个正的BOP和一个负的BRP，但是这两个开关点不是正好关于B=0磁场对称的，这一特点使双极性开关可以比锁存型开关更灵敏，回差窗口更小。
《双极工艺》PPT模板课件
刻蚀（等离子体刻蚀）
3．N+掺杂： N+
As掺杂（离子注入）
去胶
N+
去除氧化膜
3:外延层淀积
主要设计参数
A
EB
C
S
外延层的电阻率ρ; 外延层的厚度Tepi;
P+
n+
p
n-epi
n+-BL
n+
P+
TepTiepi
P-Si P-Si
tepi-ox xmc xjc
TBL-up
Tepi> xjc+xmc +TBL-up+tepi-ox
⑵高功率BCD
主要的电压范围是40～90V，主要的应用 为汽车电子。它的需求特点是大电流驱动能力 、中等电压，而控制电路往往比较简单。因此 主要发展趋势侧重于提高产品的鲁棒性（ robustness），以保证在恶劣的环境下应用 能够具备良好的性能和可靠性；另一个方面是 如何降低成本。
⑶高密度BCD
VIP10的四周边界均 以电介质加以隔离, 利用浅沟蚀刻并以 填料填充,这样能够 解决集电极基极接 面的寄生电容 (Cjb)问题，减少 电流漏失，提升成 品率。
A’
典型PN结隔离双极集成电路中元件的形成过程
4:第二次光刻----P隔离扩散孔光刻
典型PN结隔离双极集成电路中元件的形成过程
5:第三次光刻----P区基区扩散孔光刻
EB
C
S
P+
n+
p
n+
P+
n-epi
n+-BL
P-Si
典型PN结隔离双极集成电路中元件的形成过程
6:第四次光刻----N+发射区扩散孔光刻
相关主题