DICE型D触发器三模冗余实现及辐照实验验证_张丹丹

了验证。仿真结果表明，TMＲ＆DICE 型 D 触发器 的抗单粒子翻转性能明显优于传统的普通 D 触发 器、TMＲ 型 D 触发器和 DICE 型 D 触发器。辐照 实验结果表明，本文设计的 TMＲ＆DICE 型 D 触发 器具有最小的翻转截面。
1 TMＲ＆DICE 型 D 触发器结构
图 1 是本文设计的基于 DICE 技术的 TMＲ 型 （ TMＲ＆DICE） D 触发器结构框图，即在 TMＲ 结构 中用 DICE 型 D 触发器替换传统 TMＲ 结构中的普 通 D 触发器。TMＲ＆DICE 型 D 触发器包括三个电 路结构相同的 DICE 型 D 触发器和一个裁决电路， 其中裁决电路为组合电路。
在组合电路中，由于不存在反馈信号，即使有 节点发生单粒子翻转 （ 实验表明单粒子翻转的持 续时间在 1 ns 内） ［3］，当单粒子翻转效应结束后， 组合电路也能够恢复原来的电平，因此在大多数应 用中，不考虑组合电路的单粒子翻转效应。而在时 序器件和存储器件中，由于存在反馈信号，如果某 节点发生了单粒子翻转，通过反馈线，电路有可能 锁存该节点发生单粒子翻转后的电平信号。因此， 触发器是 数 字 电 路 中 使 用 较 多 的 时 序 器 件［4］， 所 以本文选择 D 触发器单元结构作为抗辐照加固的 研究对象。
Zhang Dandan1，2，3，Yang Haigang1，Li Wei1，Huang Zhihong1，2，Gao Lijiang1，Li Tianwen1，2
（ 1. Institute of Electronics，Chinese Academy of Sciences，Beijing 100190，China； 2. University of Chinese Academy of Sciences，Beijing 100049，China； 3. The 50th Ｒesearch Institute，CETC，Shanghai 200331，China）
EEACC： 2570
基金项目： 国家科技重大专项资助项目 （ 2013ZX03006004） ； 国家自然科学基金课题资助项目 （ 61271149） ； 中国科学院、 国家外国专家局创新团队国际合作伙伴计划资助项目 通信作者： 杨海钢，E-mail： yanghg@ mail． ie． ac． cn
此外，本文采用主从结构的 DICE 型 D 触发器 作为基本单元，以减小芯片的面积。但是，相对于 传统的 TMＲ 型 D 触发器采用普通 D 触发器作为基 本单元而言，TMＲ＆DICE 型 D 触发器的面积还是 有所增加，在 CMOS 0. 13 μm 工艺下的芯片面积是 41 μm × 35 μm。
Abstract： The advantages and disadvantages of the triple modular redundancy （ TMＲ） type D flipflop and the dual interlocked storage cell （ DICE） type D flip-flop were analyzed，respectively． Based on the combination of the TMＲ technology and DICE technology，a triple modular redundancy D flip-flop using the dual interlocked storage cell （ TMＲ＆DICE） was realized． The single event upset （ SEU） tole rance performance of the TMＲ＆DICE-type D flip-flop was studied in the circuit level，and the SEU performance of the TMＲ＆DICE-type D flip-flop was compared to that of the other traditional D flip-flop with different circuit structures． The comparation result was proved by the simulation and radiation experiment． Simulation results show that the SEU tolerance performance of the TMＲ＆DICE type D flip-flop is better than that of the conventional D flip-flop，TMＲ-type D flip-flop and DICE-type D flip-flop． Ｒadiation experiment results show that the TMＲ＆DICE-type D flip-flop has the smallest upset section．
496 半导体技术第 39 卷第 7 期
2014 年 7 月
张丹丹 等： DICE 型 D 触发器三模冗余实现及辐照实验验证
櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶
（ a） G 的输出波形
触发器既克服了 DICE 技术抗动态 SEU 能力弱的缺 点，也克服了 TMＲ 抗静态 SEU 弱的不足。因此， 该 TMＲ＆DICE 型 D 触发器比传统的 DICE 型 D 触 发器具有较强的抗动态 SEU 能力，比传统的 TMＲ 型 D 触 发 器 具 有 较 强 的 抗 静 态 SEU 能 力， 即 TMＲ＆DICE 型 D 触发器具有较强的抗 SEU 能力。
櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶 DOI： 10． 13290 / j． cnki． bdtjs． 2014． 07． 003
DICE 型 D 触发器三模冗余实现及辐照实验验证
张丹丹1，2，3 ，杨海钢1 ，李威1 ，黄志洪1，2 ，高丽江1 ，李天文1，2
（ 1. 中国科学院 电子学研究所，北京 100190； 2. 中国科学院大学，北京 100049； 3. 中国电子科技集团公司 第五十研究所，上海 200331）
本文 将 三 模 冗 余 和 双 互 锁 存 储 单 元 （ TMＲ＆DICE） 技 术 进 行 融 合， 设 计 实 现 了 基 于 DICE 技术的 TMＲ 型 D 触发器。从电路级研究了 TMＲ＆DICE 型 D 触发器抗单粒子翻转的性能，与 其他传统类型电路结构的 D 触发器进行了抗单粒 子翻转性能比较，并通过电路仿真和辐照实验进行
摘要： 分析了三模冗余 （ TMＲ） 型 D 触发器和双互锁存储单元 （ DICE） 型 D 触发器各自的 优点和缺点，基于三模冗余和双互锁存储单元技术的 （ TMＲ＆DICE） 相融合方法，设计实现了 基于双互锁存储单元技术的三模冗余 D 触发器。从电路级研究了 TMＲ＆DICE 型 D 触发器抗单粒 子翻转的性能，与其他传统类型电路结构的 D 触发器进行了抗单粒子翻转性能比较，并通过电 路仿真和辐照实验进行了验证。仿真结果表明，TMＲ＆DICE 型 D 触发器的抗单粒子翻转性能明 显优于 传 统 的 普 通 D 触 发 器、TMＲ 型 D 触 发 器 和 DICE 型 D 触 发 器。辐 照 实 验 结 果 表 明， TMＲ＆DICE 型 D 触发器具有最小的翻转截面。
图 1 基于 DICE 技术的 TMＲ 型 D 触发器结构框图 Fig. 1 Structure diagram of the TMＲ-type D flip-flop based
on the DICE technology
该 TMＲ＆DICE 型 D 触发器在两个方面进行了 抗单粒子翻转加固。一方面采用传统 DICE 型 D 触 发器作为基 本 单 元［5 － 6］，用 于 提 高 单 元 电 路 的 抗 SEU 翻转阈值，进行抗静态 SEU 加固。电路结构 如图 1 所示。触发器的数据输入端插入钟控反相 器，以降低功耗。触发器的时钟输入端插入两个相 同的并联连接的反相器，分别产生反相的时钟信号 CLKN1 和 CLKN2 。两 个 反 相 时 钟 信 号 独 立 产 生， 增强了触发器抗单粒子瞬态脉冲的能力，这是因 为，当其中一个反相时钟信号发生瞬态脉冲干扰 时，另一个反相时钟信号不受影响，保证了错误信 号不会被写入 DICE 存 储单元。图 2 为 DICE 型 D 触发器关键节点 G 发生 SEU 时的仿真，t 为仿真时 间，V 为瞬态电压幅值。在图 1 中的关键节点 G 加 入辐 射 脉 冲，脉 冲 幅 度 为 10 mA，持 续 时 间 为 500 ps，上升时间和下降时间均为 50 ps［8］，由图 2 可知，DICE 的输出端 Q DICE 没有发生单粒子翻 转，即 DICE 型 D 触发器具有抗静态 SEU 加固能力。
关键词： 抗单粒子翻转 （ SEU） ； 三模冗余 （ TMＲ） ； 双互锁存储单元 （ DICE） ； 触发器； 辐 照实验
中图分类号： TN43 文献标识码： A 文章编号： 1003 － 353X （ Baidu Nhomakorabea014） 07 － 0495 － 06
TMＲ Ｒealization of the DICE-Type D Flip-Flop and the Ｒadiation Experiment Verification
Key words： single event upset （ SEU） tolerance； triple modular redundancy （ TMＲ） ； dual interlocked storage cell （ DICE） ； flip-flop； radiation experiment
2 仿真验证与实验结果
（ b） Q 的输出波形
图 2 传统 DICE 型 D 触发器关键节点 G 和 Q 发生 SEU 时的仿真
Fig. 2 Simulation for the SEU in the key nodes G and Q of the conventional DICE-type D flip-flop
July 2014
Semiconductor Technology Vol． 39 No． 7 495
张丹丹 等： DICE 型 D 触发器三模冗余实现及辐照实验验证
櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶
0 引言
当数字电路应用在空间环境中，周围的能量粒 子会渗透到芯片内部，并在渗透的路径上发生电离 而产生电子或空穴对，电路的节点可能会吸收电子 或空穴而改变原有的电平，造成时序电路和存储电 路功能异常甚至失效，这种效应称为单粒子翻转效 应 （ single event upset，SEU） ［1］。随着航天技术对 数字电路需求的不断增多，抗 SEU 技术的研究也 受到越来越多的关注［2］。
为了解决单粒子翻转效应，传统的方法是从特 殊的辐射工艺线上进行加固。但是，由于这种特殊 的工艺线生产流程较复杂，而且辐照产品的需求量 极低，使采用工艺加固进行抗辐照设计的研究进展 较为迟缓。为了降低工艺的复杂度，同时满足抗辐 照性能的要求，电路级抗辐照加固设计的方法得到 了快速发展。目前，常用的电路级抗单粒子翻转的 技术 有 双 互 锁 存 储 单 元 （ dual interlocked storage cell，DICE） ［5 － 6］技术和三模冗余技术 （ triple modular redundancy，TMＲ） ［7］等。DICE 技术提高了抗 SEU 的翻转阈值，对静态 SEU 具有加固能力，但 是一旦发生单粒子翻转则无法修复，抗动态 SEU 的能力较弱。三模冗余技术可以对单比特位翻转进 行修复，抗动态 SEU 的能力较强，但是其基本单 元的抗 SEU 阈值较低，抗静态 SEU 能力不足。