基于QUARTUS的EDA课程设计数字频率计的仿真
基于EDA技术设计数字频率计
生 成 具体 的门 级 逻辑 电路 网表 ， 载到 具 体 的 Ｃ Ｌ 下 Ｐ Ｄ器 件 中去 。 本文 利 用 Ｖ Ｄ Ｈ Ｌ语 言和 Ｃ Ｌ Ｐ Ｄ器件 设计 数字 频率计 ，具 有设 计 灵活 ，芯 片体 积 小 的特 点 。
１ 数 字 频 率 计 的 基 本 设 计 原 理 、
合 能力 。以 Ｖ Ｌ语 言 为代 表 的硬 件 描 述语 言具 有 强 大 的行 为 描 ＨＤ 述 能 力 和 多层 次 的 仿 真 模 拟 ，程序 结 构 规 范 ，设 计 效 率 较 高 。 Ｖ Ｄ Ｈ Ｌ具有 支 持 自顶 向下（ｏ ｏ ｎ的设 计 特点 ， Ｔｐｔ Ｄ ｗ ） ｏ 在顶 层进 行 系统 的结 构 设计 ， 方框 图一级 用 Ｖ Ｄ 在 Ｈ Ｌ对 电路 的 行 为进 行描 述 ， 并 仿 真 和纠 错 ， 后 在 系 统 一级 进 行 验 证 ， 后 用 逻 辑 综 合 优 化 工 具 然 最
图 １ 数 字频 率计原 理框 图
工作 过 程 ：脉 冲发 生 器输 入 １ 的标 准信 号 ，经 过测 频 控 制 ｃｅｒ Ｈｚ ｌ （ 沿有 效 ） 下次 计数 作 准备 ，它滞后 ｌ ｋ 号 ０５ 。本 ａ 上跳 ， 为 ｏ 信 ｅ ．秒 信 号发 生 器 ２ 频 后 产生 一 个 脉 宽 为 １ 的 时 钟信 号 ，以此 作 为 文设 计 的 频 率计 测 量 范 围 在 １ｋ ｚ 内 ，测 频 控制 信 号 发生 器 各 分 秒 ０Ｈ 以 计数 闸门信 号 。测 量 时 ，将 被 测信 号 通 过信 号 整形 电路 ， 生 同频 信 号 之 间 的 时序 关 系 见 图 ２ 示 。 产 所 率 的 矩 形 波 ， 入 计 数 器 作 为 时 钟 。当 计 数 闸 门信 号 高 电 平 有 效 输 Ｃｌ ｋ 时 ，计数 器开 始 计数 ，并 将 计 数结 果 送 入 锁 存器 中 。设 置 锁 存 器 的好 处 是 显 示 的数 据 稳定 ，不 会 由 于周 期 性 的 清 零信 号 而不 断 闪 Ｔｃ ｔｎ ｓｅ Ｌｏｃ ｋ 烁 。 最后 将 锁 存 的数 值 译 码 并 在 数 码 管 上 显 示 。
EDA设计16进制频率计
实验课程名称：EDA实验_
实验项目名称设计16进制频率计实验成绩
实验者专业班级组别
同组者实验日期
一、实验目的
设计8位16进制频率计，学习较复杂的数字系统设计方法。
二、实验内容和步骤
完成各个模块的设计，并给出仿真测试。再结合各模块，完成频率计的完整设计和硬件实现。
三、实验仪器
Quartus II软件
四、实验原理
根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1秒的输入信号脉冲计数允许的信号；1秒计数结束后，计数值被锁入锁存器，计数器清0，为下一测频计数周期作好准备。测频控制信号可以由一个独立的发生器来产生，即图7-57中的FTCTRL。根据测频原理，测频控制时序可以如图7-56所示。
设计要求是：FTCTRL的计数使能信号CNT_EN能产生一个1秒脉宽的周期信号，并对频率计中的32位二进制计数器COUNTER32B的ENABL使能端进行同步控制。当CNT_EN高电平时允许计数；低电平时停止计数，并保持其所计的脉冲数。在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前1秒钟的计数值锁存进锁存器REG32B中，并由外部的16进制7段译码器译出，显示计数值。设置锁存器的好处是数据显示稳定，不会由于周期性的清0信号而不断闪烁。锁存信号后，必须有一清0信号RST_CNT对计数器进行清零，为下1秒的计数操作作准备。
数字频率计的关键组成部分包括一个测频控制信号发生器、一个计数器和一个锁存器，另外包含外电路的信号整形电路、脉冲发生器、译码驱动电路和显示电路，其原理框图
如图1所示。
基于QUARTUS的EDA课程设计数字频率计的仿真
成绩评定表
课程设计任务书
目录
1.设计要求 (2)
2、设计目的 (2)
3.总体设计思路及解决方案 (2)
3.1相关知识 (2)
3.3、设计思路及解决方案 (4)
4.分层次方案设计及代码描述 (5)
4.1．底层程序源码 (5)
4.2顶层程序源码 (10)
5.各模块的时序仿真结果 (12)
6.设计心得 (15)
数字频率计课程设计
1.设计要求
设计一个四位十进制的数字频率计。要求具有以下功能：
（1）测量范围：1HZ~10HZ。
(2) 测量误差≤1／
（3）响应时间≤15s。
（4）显示时间不小于1s。
（5）具有记忆显示的功能。即在测量过程中不刷新数据。等数据过
程结束后才显示测量结果。给出待测信号的频率值。并保存到
下一次测量结束。
（6）包括时基产生与测评时序控制电路模块。以及待测信号脉冲计
数电路模块和锁存与译码显示控制电路。
2、设计目的
通过综合性课程设计题目的完成过程，运用所学EDA知识，解决生活中遇到的实际问题，达到活学活用，所学为所用的目的，进一步理解EDA的学习目的，提高实际应用水平。
本次设计的数字频率计具有精度高、使用方便、测量迅速、便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字频率计主要包括时基产生与测评时序控制电路模块、待测信号脉冲计数电路、译码显示与锁存控制电路模块。
3.总体设计思路及解决方案
3.1相关知识
Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
简述基于QuartusⅡ设计的频率计
重庆师范大学
期末考核提交材料
课程名称： EDA原理及应用
院系：物理与电子工程学院
时间： 2012—2013学年度第2学期
专业：电子信息科学与技术（职教师资）年级： 2011级
培养层次：本科
学生姓名：
学号：
成绩：
基于QuartusⅡ设计的频率计
摘要：计数器在数字电路中有着广泛的应用，现提出一种计数器设计穿插在电
子电路设计的教学方法，使学生能够快速地根据现有的数字电路知识转化到EDA 的应用。
关键词频率计；电子设计自动化；Verilog
0 引言：随着EDA技术的发展和应用领域的扩大，EDA技术在电子信息、通信、
自动控制及计算机应用等领域的重要性日益突出。同时，随着技术市场对EDA技术需求的不断提高，产品的市场效率和技术要求也必然会反映到数学和科研领域中来。以最近的十届全国大学生电子设计竞赛为例，涉及EDA技术的赛题从未缺席过。对诸如斯坦福大学、麻省理工学院等美国一些著名院校的电子与计算机实验室建设情况的调研表明，其EDA技术的教学与实践的内容也十分密集；在其本科和研究生教学中有两个明显的特点：其一，各专业中EDA教学实验课程的普及率和渗透率极高；其二，几乎所有实验项目都部分或全部地融入了EDA技术，其中包括数字电路、计算机组成与设计、计算机接口技术、数字通信技术、嵌入式系统、DSP等实验内容，并且更多地注重创新性实验。这显然是科技发展和市场需求双重影响下自然产生的结果。
1．QuartusⅡ简介：QuartusⅡ是Altera提供的FPGA/CPLD开发集成环境，
Altera是世界最大的可编程逻辑器件供应商之一。QuartusⅡ在21世纪初推出，是Altera前一代FPGA/CPLD集成开发环境MAX+plusⅡ的更新换代产品，其界面友好，使用便捷。
eda的频率计课程设计
eda的频率计课程设计
一、课程目标
知识目标：
1. 学生能理解EDA（电子设计自动化）的基本概念，掌握频率计的设计原理；
2. 学生能描述频率计的工作原理，了解其主要组成部分；
3. 学生能掌握频率计的电路设计方法，并了解其在实际应用中的重要性。
技能目标：
1. 学生能运用所学知识，使用EDA软件进行频率计的电路设计；
2. 学生能通过实验操作，搭建并调试频率计电路，提高实际动手能力；
3. 学生能分析实验数据，解决频率计使用过程中出现的问题。
情感态度价值观目标：
1. 学生对电子设计产生兴趣，培养创新意识和实践能力；
2. 学生养成合作学习的习惯，提高团队协作能力；
3. 学生认识到频率计在科技发展中的重要作用，增强社会责任感和使命感。分析课程性质、学生特点和教学要求，本课程目标旨在使学生在掌握基本理论知识的基础上，通过实践操作，提高电子设计能力。课程目标具体、可衡量，以便学生和教师能够清晰地了解课程的预期成果。后续教学设计和评估将围绕这些具体学习成果展开。
二、教学内容
本章节教学内容围绕以下三个方面进行选择和组织：
1. 理论知识学习：
- 电子设计自动化（EDA）基本概念及发展历程；
- 频率计的工作原理及主要组成部分；
- 频率计电路设计的基本方法。
教学内容关联课本第3章“电子设计自动化”及第4章“频率计的设计与应用”。
2. 实践操作环节：
- 使用EDA软件进行频率计电路设计；
- 搭建并调试频率计电路；
- 分析实验数据，解决实际问题。
实践操作环节与课本第5章“实验与实训”相结合。
3. 教学大纲安排：
- 第一周：学习EDA基本概念、发展历程，了解频率计的工作原理及主要组成部分；
EDA课程设计报告(数字频率计)
燕山大学EDA课程设计报告书
题目：数字频率计
姓名：
班级：
学号：
成绩：
一、设计题目及要求
1．输入为矩形脉冲，频率范围0~99MHz；
2．用五位数码管显示；只显示最后的结果，不要将计数过程显示出来；3．单位为Hz和KHz两档，自动切换。
二、设计过程及内容
1．总体设计思路
总电路图主要有两部分组成，即测频电路和扫描电路。
图1 总电路图
图2 总电路图仿真波形
测频电路测量一秒钟内通过计数器的脉冲个数，将其送至扫描电路中显示。
2.主要模块实现方法
（1）扫描电路
试验箱上共有8个数码管，但共用一个显示输入端，因此如要显示两位以上的数字，就必须使用扫描电路。其作用就在于不同的时间使不同的数码管显示当前输入的与其对应的数字，由于扫描的频率很高，带给人眼的感觉就是同时在显示。四个八选一数据选择器。扫描电路由一个八进制计数器、四个八选一数据选择器74151、一个七段译码器7448组成。
图3 扫描电路
图4 四个八选一数据选择器74151
图5 扫描电路仿真波形
（2）测频电路
测频电路由一个366进制计数器和计数换挡及寄存电路组成
图6 计数换挡寄存电路
在366进制计数器输入频率为366Hz的时钟信号，当该计数器通过366个脉冲，即经过时间一秒后366进制计数器的进位端输出高电平，将脉冲计数器置零，并控制储存寄存电路输出一秒内通过脉冲计数器的脉冲个数，以达到测量频率的效果，并且保证只显示最后结果不显示中间计数过程。
图8 366进制计数器
计数换挡及寄存电路由1个一亿进制计数器和20个门电路组合以及20个D触发器组成的寄存电路组成。
eda频率计课程设计
eda频率计课程设计
一、课程目标
知识目标：
1. 让学生理解EDA（电子设计自动化）的基本概念，掌握频率计的设计原理；
2. 学会运用已学的电子元件和电路知识，设计并搭建一个简单的频率计；
3. 掌握频率计在电子测量中的应用，了解其重要性和实际意义。
技能目标：
1. 培养学生动手操作能力，能正确使用电子仪器和工具进行电路搭建；
2. 提高学生问题解决能力，通过团队协作，设计和调试频率计电路；
3. 培养学生运用EDA软件进行电路仿真和优化设计的能力。
情感态度价值观目标：
1. 培养学生对电子设计的兴趣和热情，激发创新意识；
2. 培养学生团队协作精神，学会倾听、沟通、分享和合作；
3. 增强学生环保意识，了解电子产品的绿色设计和可持续发展。
分析课程性质、学生特点和教学要求，本课程将目标分解为以下具体学习成果：
1. 学生能独立完成频率计电路的设计和搭建；
2. 学生能运用EDA软件进行电路仿真，优化设计方案；
3. 学生在团队协作中，发挥个人特长，共同解决问题；
4. 学生通过课程学习，增强对电子设计领域的认识和兴趣，培养良好的情感态度价值观。
二、教学内容
根据课程目标，教学内容主要包括以下几部分：
1. EDA基本概念与频率计原理
- 介绍EDA的基本概念、作用及其在电子设计中的应用；
- 讲解频率计的工作原理、分类及其在电子测量中的重要性。
2. 电子元件与电路知识
- 复习已学的电子元件（如电阻、电容、二极管、晶体管等）及其特性；- 梳理相关电路知识（如放大电路、滤波电路等）在频率计设计中的应用。
3. 频率计设计与搭建
EDA课程设计报告,数字频率计
. I
目录
前言0
1. 总体设计方案1
1.1总体设计方案1
2. 单元模块设计1
2.1十进制计数器设计1
2.1.1 十进制计数器原件t10设计1
2.1.2 位十进制计数器的顶层设计2
2.2闸门控制模块EDA设计3
2.2.1 定时信号模块Timer3
2.2.2 控制信号发生器模块T_con4
2.3译码显示模块4
2.3.1 显示存放器设计4
2.3.2 译码扫描显示电路5
2.3.3 译码显示模块的顶层电路设计7
3. 软件测试8
3.1测试的环境8
3.2调试和器件编程8
4. 设计总结8
5. 参考文献9
前言
在电子技术高度开展的今天，各种电子产品层出不穷，而频率作为设计的最根本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测
量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程的自动化等优点。
数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器，它的根本功能是测量正弦信号、方波信号、尖脉冲信号以及其它各种单位时间变化的物理量。当今国外厂家生产的数字频率计在功能和性能方面都比拟优良，而且还在不断开展中，但其构造比拟复杂，价位也比拟高，在测量精准度要求比拟低的测量场合，使用这些数字频率计就不够经济合算。我所设计的这款数字频率计能够可靠实现频率显示功能，原理及构造也比拟简单本次所做的课程设计就是一个数字频率计，能测量1HZ～9999HZ的矩形波信号，并正确地显示所测信号的频率值。
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比拟复杂，而且会产生比拟大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA 的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。
基于QuartusⅡ软件平台的八位数字频率计设计
出不同的底层功能模块 ， 后再把这 模 块用元件 例 然
化 语 句组 装 起 来 ， 可生 成 具 有 一 定 功 能 的 器 件 ， 计 便 设
自由 ， 作 方 便 。 操 文 中 介 绍 了 在 Ｑ ａ ｕ Ⅱ软 件 平 台 上 应 用 Ｖ Ｄ ｕｒ ｓ ｔ Ｈ Ｌ 文本 输 入 设 计 方 法 实现 八 位 十 进 制 数 字 频 率 计 。采 用
境， 它可以轻 易满足特定设计 的需要 ， 是可编程片上系
统 （ Ｏ Ｃ 设计 的综 合性环境 。它可在个 人计算 机或 ＳＰ ） Ｕ ｉ Ｌｎｘ工作站上使用 ， ｎｘ ｉ ／ ｕ 提供广泛 的器件支 持库 、 高 速的编译效率 、 较好 的图形界面和便捷的仿真平台 ， 大
大 简便 了整 个 设 计 过 程 ， 到 真 正 的 快 速 Ｃ Ｌ ／ Ｐ 做 Ｐ Ｄ Ｆ ＧＡ
Ｅ Ａ技术 配合 Ｑ ａｔ 开发 软件的设计 方式改变 了 Ｄ ｕｒ ｓｌ ｕｉ 采用 中小规模集成 电路实现 时的器件 多、 靠性性等 可 缺点 ， 且它的开发周期 短 ， 在硬件 电路不变 时 ， 通过修
收 稿 日期 ：０ ０—１ ２１ ２—１ ７
形波进行计数 ，Ｓ １ 计数结束后 ， 将计数结果送人锁存器 中， 保证系统 可以稳定显示数据 ， 再通过译码显示计数
基于EDA的数字频率计电路设计
ｄ ｉ ｖ ２ ｃ ｌ ｋ ＜＝ｎ ｏ ｔ ｄ ｉ ｖ ２ ｃ ｌ ｋ；
ｅ ｎｄ ｉ ｆ ；
ｅ ｎｄ ｐｒ ｏ ｃ ｅ ｓ ｓ
ｐ ｒ ｏ ｃ ｅ ｓ ｓ （ ｃ ｌ ｋ， ｄ ｉ ｖ ２ ｃ ｌ ｋ ）
ｂ ｅ ｇｉ ｎ
ｆ （ ｃ ｌ ｋ ＝‘ ０ ’ａ ｎ ｄ ｄ ｉ ｖ ２ ｃ ｌ ｋ ＝’ ０ ’ １ ｔ ｈ ｅ ｎ
４仿 真 结 果
表１ ４路抢答器 的逻辑状态表
Ａ Ｓ Ｄ Ｆ
Ｏ Ｏ Ｏ Ｏ
Ｏ ０ ０ ｉ
ａ
×
０
ｂ ｃ ｄ ｅ ｆ ｇ
×
ｉ
×
１
×
０
×
０
×
ｌ
×
ｌ
Ｏ Ｏ １ ０ Ｏ Ｏ ｌ ｌ
Ｏ ｉ Ｏ Ｏ
ｃ ｌ ｒｃ ｎ ｔ ＜＝ ’ ｌ ’ ：
＿
在 ＭＡＸ＋ ｐ ｌ ｕ ｓ Ｉ Ｉ 的原理 图编辑窗 口的空 白处双 击 ， 将弹 出 “ Ｓ ｙ ｍｂ ｏ ｌ ” 窗 口， 点击左侧的元件库栏 中的Ｐ ｒ Ｎ ｅ ｃ ｔ 项， 选择 刚才第３ 部 分 中生成的各个功能模块 ， 再点击下方的Ｏ Ｋ， 即可将此元件调入原 理图编辑窗 口中， 并根据各模 块功能和频率计 的功能进行连接并生 成顶层 电路文件 ， 如图４ 所示。 数字频率计 的最终仿真波形如 图５ 所示。 实验验证 了上述设计 的正确性 。
EDA数字频率计课程设计
湖南涉外经济学院课程设计报告
课程名称：EDA技术及应用
报告题目：数字频率计设计
学生姓名：
所在学院：信息科学与工程学院
专业班级：
学生学号：
指导教师：
2013年6月25日
EDA技术及应用课程设计任务书
报告题目数字频率计设计完成时
间
2013.6.17至
2013.6.28
学生姓名专业
班级
电信
1001班
指导教师职称讲师总体设计要求和技术要点
1.任务及要求
1.任务及要求
（1）设计一个能测量方波信号的频率的频率计。
（2）测量的频率范围是0 999999Hz。
（3）结果用十进制数显示。
（4）按《湖南涉外经济学院课程设计管理办法》要求提交课程设计报告。
2.设计提示
（1）脉冲信号的频率就是在单位时间内所产生的脉冲个数，其表达式为f=N/T，f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。所以，在1秒时间内计数器所记录的结果，就是被测信号的频率。
（2）被测频率信号取自实验箱晶体振荡器输出信号，加到主控门的输入端。
（3）再取晶体振荡器的另一标准频率信号，经分频后产生各种时基脉冲：1ms，10ms，0.1s，1s等，时基信号的选择可以控制，即量程可以改变。
（4）时基信号经控制电路产生闸门信号至主控门，只有在闸门信号采样期间内(时基信号的一个周期)，输入信号才通过主控门。
（5）f=N/T，改变时基信号的周期T，即可得到不同的测频范围。
（6）当主控门关闭时，计数器停止计数，显示器显示记录结果，此时控制电路输出一个置零信号，将计数器和所有触发器复位，为新的一次采样做好准备。
（7）改变量程时，小数点能自动移位。
EDA简易数字频率计-课设报告1
《EDA技术》课程设计报告
题目：简易数字频率计
专业：
本组成员：
简述
随着数字电子技术的发展，频率测量成为一项越来越普遍的工作，因此测频计常受到人们的青睐。目前许多高精度的数字频率计都采用单片机加上外部的高速计数器来实现，然而单片机的时钟频率不高导致测频速度比较慢，并且在这种设计中，由于PCB版的集成度不高，导致PCB板走线长，因此难以提高计数器的工作频率。为了克服这种缺点，大大提高测量精度和速度，我们可以设计一种可编程逻辑器件来实现数字频率计。
EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。以QUARTUSII软件为设计平台，采用VHDL 语言实现数字频率计的整体设计。
EDA技术已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电子系统或电子产品自动化设计的技术，它与电子技术，微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。EDA的一个重要特征就是使用硬件描述语言（HDL）来完成的设计文件，VHDL语言是经IEEE确认的标准硬件语言，在电子设计领域受到了广泛的接受。
1.设计概述
1.1设计原理
在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
基于Quartus Ⅱ的两种数字频率计的设计与比较
机本 身 也受 到 工 作 频 率 及 内部 计 数 器位 数 等 因 素 的限 制 ．所 以 示 模 块 主要 为输 出显示 电路 提 供稳 定 的显 示 数 据 ．保 证 数码 管 无 法在 此领 域 取 得 突 破 性 的 进展 。 随着 大 规 模 可 编程 逻 辑 器 件 不 会 由于 周期 性 的清 零 信号 而 出现 不 断 的 闪烁 的现 象 技 术 的 发展 ， 够 将 大 量 的 逻 辑功 能 集 成 于单 个 芯 片 中 ． 据 不 ２ 原 理 图 输入 设 计 方 法 能 根 、 ， 同的 需要 所 提 供 的逻 辑 门 数 目可 以从 几 百 至上 百万 之 多 ．从 根 ２ １顶 层 原 理框 图 ． 本 上 解决 了单 片 机 的 先 天性 限制 问题 。在 基 准频 率 及 精 度 等 外 在 Ｑ ａｔｓ Ｉ 行 层 次化 设 计 的顶 层 原 理框 图如 图 ２ ｕｒ 进 ｕＩ 部 条件 的允 许 下 ， 据 不 同场 合 的精 度要 求 ． 硬 件描 述 语言 作 根 对 进 一步 的改 动 ， 以 较容 易 的使 系 统 在性 能上 得 到 升级 ． 而 降 可 从
低 系 统 的整 体 造 价 Ｑ ｕ 是 Ａ ｅａ公 司 推 出 的～ 款 功 能强 大 ，兼容 性 最 好 ｕ ｓＩ Ｉ ｈｒ 的 Ｅ Ａ 工 具 软件 。该 软 件 界 面友 好 、 Ｄ 使用 便 捷 、 能强 大 ． 一 功 是 个 完 全集 成 化 的 可 编程 逻辑 设 计 环 境 ，具 有开 放 性 、与结 构 无 关 、 平 台 、 全 集 成 化 、 富 的设 计 库 、 块 化工 具 、 持 多 种 多 完 丰 模 支 硬 件描 述语 言及 有 多 种 高 级 编 程 语 言 接 口等特 点 ｆ。Ｑ ａｔｓ １ ４ ｕｒ ］ ｕＩ 支持原理图输入与 Ｖ Ｄ Ｈ Ｌ输 入 混 合 设 计 ． 以将 Ｖ Ｌ设 计 文 可 ＨＤ 件 包装 成 元 件 ， 过 原 理 图方 式 被 调 用 ． 通 为设 计 者 提供 了极 大 的
EDA实验四数字频率计实验报告
EDA技术与应用实验报告
学院：电气与信息工程学院
班级：
指导老师：谭会生老师
姓名：
学号：
实验四：数字频率计的设计
一.实验目的
(1)熟悉artus I/ISE Suite/ispLEVNRI软件的基本使用方法。
（2）熟悉和掌握GW48-CK或其他EDA实验开发系统的使用。
（3）学习VHDL程序中数据对象、数据类型、顺序语句和并行语句的综合使用。
二．实验条件与要求
（1）开发软件：Quartus II 9.0
（2）实验设备：PC、GW48-CK EDA实验开发系统。
（3）画出系统的原理框图，说明系统中各个主要功能、编写各个VHDL源程序。画出输入信号波形并调试和仿真。
三.实验内容
设计并调试好八位十进制数字频率计，用GW48-CK实验开发系统进行硬件验证（实现应选择拟采用的实验芯片的型号）进行硬件验证。
四．实验设计
（1）VHDL源程序
1、8位可自加载加法计数器的源程序CNT10.VHD如下
--CNT10.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY CNT10 IS
PORT(CLK:IN STD_LOGIC;
CLR:IN STD_LOGIC;
ENA:IN STD_LOGIC;
CQ:OUT INTEGER RANGE 0 TO 15;
CO:OUT STD_LOGIC);
END ENTITY CNT10;
ARCHITECTURE ART OF CNT10 IS
SIGNAL CQI:INTEGER RANGE 0 TO 15;
BEGIN
PROCESS(CLK,CLR,ENA) IS
quartus实验报告
quartus实验报告
Quartus实验报告
引言：
Quartus是一种广泛应用于数字电路设计和开发的软件工具，它提供了一个集成的开发环境，用于设计、仿真和编译FPGA（现场可编程门阵列）和CPLD （可编程逻辑器件）等数字电路。本实验报告将介绍我在使用Quartus进行数字电路设计的经验和成果。
一、实验背景
数字电路设计是现代电子工程领域中的重要一环，它涉及到诸如计算机、通信设备、嵌入式系统等各个方面。在数字电路设计中，Quartus作为一种常用的设计工具，提供了丰富的功能和工具，可以帮助工程师们快速、高效地完成设计任务。
二、实验目的
本次实验的目的是通过使用Quartus软件，设计一个简单的数字电路，并进行仿真和编译，以验证设计的正确性和可行性。通过这个实验，我将学习如何使用Quartus进行数字电路设计，并了解数字电路设计的基本原理和流程。
三、实验过程
1. 设计思路
在开始设计之前，我首先明确了自己的设计目标和要求。我选择了一个简单的计数器电路作为我的设计对象。这个计数器电路可以接受一个时钟信号，并将计数值在7段数码管上显示出来。我希望通过这个设计，能够加深对数字电路设计的理解，并熟悉Quartus软件的使用。
2. 设计步骤
我按照以下步骤完成了我的设计：
（1）绘制电路原理图：我使用Quartus提供的原理图编辑器，绘制了我的电路原理图。在绘制原理图的过程中，我使用了逻辑门、触发器等基本的数字电路
元件，并进行了连接和布线。
（2）仿真验证：在完成电路原理图的绘制之后，我使用Quartus提供的仿真工具，对我的电路进行了仿真验证。通过仿真，我可以观察到电路的输出结果，
EDA课程设计——数字频率计的设计
EDA课程设计——数字频率计的设计《电⼦设计⾃动化（EDA）技术》
课程设计报告书
题⽬: 数字频率计的VHDL设计
姓名：
院系：
专业：
学号：
指导教师：
完成时间: 年⽉⽇
课程设计题⽬、内容、要求
⽬录
1 课程设计题⽬、内容与要求……………………………………
1.1 设计内容……………………………………………………
1.2 具体要求……………………………………………………
2 系统设计…………………………………………………………
2.1 设计思路……………………………………………………
2.2 系统原理与设计说明
3 系统实现…………………………………………………………
4 系统仿真…………………………………………………………
5 硬件验证（操作）说明…………………………………………
6 总结……………………………………………………………
7 参考书⽬………………………………………………………
1 课程设计题⽬、内容与要求
1.1课程设计的题⽬：数字频率计设计
1.2课程设计内容：
（1）设计⼀个能测量⽅波信号的频率计；
（2）测量范围是0-999999Hz；
（3）结果⽤⼗进制数显⽰。
2 系统设计
2.1设计思路：
2.1.1 数字频率计是⼀种⽤⼗进制数字显⽰被测信号频率的数字测量仪器.它的基本功能是测量⽅波信号及其他各种单位时间内变化的物理量。本数字频率计采⽤⾃顶向下的设计思想，通过闸门提供的1s闸门时间对被测信号进⾏计数及测出的被测信号的频率，测出的频率再通过译码器译码后输出给显⽰器显⽰。根据系统设计的要求，数字频率计的电路原理框图如下：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
成绩评定表
课程设计任务书
目录
1.设计要求 (2)
2、设计目的 (2)
3.总体设计思路及解决方案 (2)
3.1相关知识 (2)
3.3、设计思路及解决方案 (5)
4.分层次方案设计及代码描述 (5)
4.1．底层程序源码 (6)
4.2顶层程序源码 (13)
5.各模块的时序仿真结果 (16)
6.设计心得 (19)
数字频率计课程设计
1.设计要求
设计一个四位十进制的数字频率计。要求具有以下功能：
（1）测量围：1HZ~10HZ。
(2) 测量误差≤1／
（3）响应时间≤15s。
（4）显示时间不小于1s。
（5）具有记忆显示的功能。即在测量过程中不刷新数据。等数据过
程结束后才显示测量结果。给出待测信号的频率值。并保存到
下一次测量结束。
（6）包括时基产生与测评时序控制电路模块。以及待测信号脉冲计
数电路模块和锁存与译码显示控制电路。
2、设计目的
通过综合性课程设计题目的完成过程，运用所学EDA知识，解决生活中遇到的实际问题，达到活学活用，所学为所用的目的，进一步理解EDA的学习目的，提高实际应用水平。
本次设计的数字频率计具有精度高、使用方便、测量迅速、便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字频率计主要包括时基产生与测评时序控制电路模块、待测信号脉冲计数电路、译码显示与锁存控制电路模块。
3.总体设计思路及解决方案
3.1相关知识
Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输
入形式，嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。
Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三放EDA工具。
此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。
Maxplus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持，Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在Quartus II 中包含了许多诸如SignalTap II、Chip Editor和RTL Viewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了Maxplus II 友好的图形界面及简便的使用方法。
Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。
Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus 平台与Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。
3.2 设计思路及原理图
数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器.它的基本功能是测量方波信号及其他各种单位时间变化的物理量。本数字频率计采用自顶向下的设计思想，通过闸门提供的1s闸门时间对被测信号进行计数及测出的被测信号的频率，测出的频率再通过译码器译码后输出给显示器显示。根据系统设计的要求，数字频率计的电路原理框图如下：
图3.1 数字频率计的电路原理框图
3.3、设计思路及解决方案
设计方案自顶向下设计，底层模块分时基产生与测评时序控制电路模块、待测信号脉冲计数电路模块、译码显示与锁存控制电路模块。
（1）时基产生与测评时序控制电路模块：
设计频率记得关键是设计一个测频率控制信号发生器（即时基产生与测评时序控制电路模块），产生测量频率控制时序。控制时钟信号clk取为1Hz，二分频后即可产生一个脉宽为1s的时钟control-en ,以此作为计数闸门信号。
当control-en为高电平时，允许计数；当control-en的下降沿时，应产生一个锁存信号，将计数值保存起来；锁存数据后，在下一个control-en上升沿到来之前对计数器清零，为下次计数做准备。
（2）待测信号脉冲计数电路模块
待测信号脉冲计数电路模块就是计数器，计数器以待测信号作为时钟，在清零信号clr到来时，异步清零；使能信号en为高电平时允许计数，为低电平时禁止计数。
（3）锁存与译码显示控制电路模块
锁存器在control-en下降沿到来时，将计数器的计数值锁存，这样就不会因为周期性的清零信号而不断闪烁了。
译码显示电路将计数器测得的BCD码数字转换为七段晶体管LED显示
（0——9），显示出十进制的数字结果。
4.分层次方案设计及代码描述