寄存器组的设计与实现
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
寄存器组的设计与实现
第______ _________组
成员___ ____ ____
实验日期___ _____ _____
实验报告完成日期___________
1、实验目的
1、学习掌握Quartus软件的基本操作;
2、理解寄存器组的工作原理和过程;
3、设计出寄存机组并对设计的正确性进行验证;
二、实验内容
1、设计出功能完善的寄存器组,并对设计的正确性进行验证。要求如下:
(1)用图形方式设计出寄存器组的电路原理图
(2)测试波形时用时序仿真实现,先将不同的数据连续写入
4个寄存器后,再分别读出
(3)将设计文档封装成器件符号。
(4)数据的宽度最好是16位
2、能移位的暂存器实验,具体要求如下:
(1)用图形方式设计出能移位的暂存器电路原理图,分别实
现左移、逻辑右移和算术右移。
(2)测试波形时要用时序仿真实现,测试数据不要全为0也
不要全为1,算术右移的测试数据要求为负数(即符号位为
1)
(3)将设计文档封装成器件符号。
(4)数据的宽度最好是16位
三、能完善的寄存器组设计思想
1、对于寄存器组设计思路
利用具有三态功能的寄存器堆74670芯片进行设计,根据实验要求,需要设计16位的存储器组,则需要74670芯片4片,在寄存器组工作时,同时对4片74670芯片进行读写操作控制,封装后即可作为包含有4个寄存器的16位寄存器组在主机系统中调用。
2、对74670器件的学习
74670(三态输出4×4寄存器堆)提供4个4位的寄存器,在功能上可对4个寄存器去分别进行写操作和读操作。在寄存器进行写操作时,通过WB、WA两个寄存器选择端的组合和00、01、10、11、来选择寄存器,公国GWN写操作端控制进行三态控制,在GWN为低电平时将数据写入端数据D4D3D2D1写入该寄存器;在寄存
器进行读操作时,通过RB/RA两个寄存器选择端的组合和00、01、10、11来选择寄存器,通过GRN读控制端进行三态控制,在GRN为低电平时将所选寄存器数据通过Q4Q3Q2Q1进行输出,芯片图如下:
功能表如下:
读功能表:写功能表:
四、能完善的
寄存器组逻辑
电路图(以框
图方式画)
五、能移位的暂存器设计思想
算术移位和逻辑移位区别:
算术移位是对带符号数进行移位,逻辑移位对无符号数进行移位。示意图如下:
74198和74194芯片都具有移位暂存功能,扩展位数后可设计成16位的移位暂存器。
74194的端口中,CLRN为清零端,S1S0为模式选择端,选择移位方式;输入端口ABCD为并行输入端,用于移位寄存器置数;SLSI、SRSL为串行输入端,表示移位后补充的值;CLK为移位时钟;QA~AB为输出端,功能表如下:
74198:8位双向移位寄存器,功能表如下:
六、能移位的暂存器逻辑电路图(以框图方式画)