基于PCI总线的数据采集卡接口的设计及实现研究
合集下载
基于PCI数据采集卡的虚拟采集系统设计
由于 电子 技术 、计算机 技术和 网络技术 的高速 发展及 其在 电子测量技 术与仪器 领域 中的应用 ，新的仪 器 概念—— 虚拟 仪器 出现 了。虚拟 仪器把 计算机 硬件 和仪器 硬件 的组合作 为其通 用 的硬 件平 台，它通 过 计 算机 软件 设计 ，将 计算机 的核 心硬件 体 以及各大 外 围总线与仪 器硬 件有机 结合 ，并且把 计算机 强大 的 数 据处 理能力 、较 快的控 制速度 与仪器 硬件 的数据采 集和 处理等 功 能紧密结 合在 了一起 。操作者 只需要 在 计算 机软件 界面 中，就 可 以对 仪器硬 件进 行相关 控制 ，并对仪 器硬件 进行 快速 的读 写数 据操作 和数据 处理操 作 。即在本文 中我们 可 以根据 自己需要 ，根 据现有 的Ｐ Ｉ 卡功 能设计适合 自己的软件 界面 ，并定 Ｃ板 义 所需 的仪器功 能 。用计算 机软件 实现对 数据 的显 示 、存储 、分析 处理 以及发送等 仪器功 能 。总 的来 说 ， 虚 拟仪 器技 术就是 以高性 能 的模 块化硬 件基 础 ，把 高效 灵活 的计 算机 作为平 台 ，来 完成各 种测试 、测量 和 自动化 控Ｂ
Ｐ 端口输 Ｂ
出儒号
输
出
端
口
出
三 、 Ｐ Ｉ 线 Ｃ总
根据 所 用仪 器硬 件 的不 同，虚 拟仪 器可 分 为 Ｇ Ｉ ＰＢ
（Ｅ Ｅ ８ ）总线式 、以计算 机数据采 集卡和信 号调理 为 ＩＥ ４８
ａ ｏ ｅ ｓ＆ Ｓｙ ｔ ｍ ｔ Ｐｒ ｃ ｓ ｓｅ
系 统
由于 以计算 机为基 础 ，虚拟 仪器 大大 突破 了传统 仪 器在 数据 处理 、显示 、传 送 、储 存 、速度 、精度 、环 境
等 的 限 制 ，具 有 极 大 的 灵 活 性 】 当 各 种 与 主 流 Ｐ 相 关 。 Ｃ 的新 兴 技 术 出现 时 ， 只 需 更 改 相 关 的 部 件 就 可 以跟 上 Ｐ Ｃ
基于PCI-E总线的多功能同步数据采集卡设计
基于PCI-E总线的多功能同步数据采集卡设计基于PCI-E总线的多功能同步数据采集卡设计摘要：随着科技的不断发展和应用领域的不断扩展，对高性能、多功能的数据采集卡的需求也越来越大。
本文提出了一种基于PCI-E总线的多功能同步数据采集卡设计方案，采用高速数据传输和同步采样技术，实现了对多种信号的高清晰度采集和处理。
1. 引言数据采集卡是一种广泛应用于各个领域的电子设备，用于采集和处理各种信号，如模拟信号、数字信号、视频信号等。
随着科技的发展和应用领域的不断扩展，人们对数据采集卡的需求也越来越高。
本文基于PCI-E总线的数据采集卡设计，旨在实现高性能、高可靠性和多功能的数据采集和处理功能。
2. 系统设计2.1 总体架构本系统的总体架构由PCI-E接口模块、时钟同步模块、高速数据采集模块、FPGA数据处理模块等组成。
PCI-E接口模块将数据采集卡与主机之间的数据传输实现，时钟同步模块用于实现各个模块之间的同步采样，高速数据采集模块负责高速采集各种信号，FPGA数据处理模块用于对采集到的数据进行处理和分析。
2.2 PCI-E接口模块PCI-E接口模块是数据采集卡与主机之间的数据传输通道，通过PCI-E总线实现高速数据传输。
在设计中，选择了PCI-E 3.0 x4作为数据采集卡的接口标准，以满足高速数据传输的需求。
2.3 时钟同步模块为了实现各个模块之间的同步采样，需要设计一个时钟同步模块。
该模块主要包括一个高精度的时钟源和时钟分频模块。
通过时钟源产生的时钟信号，经过分频模块分频后，分别作为各个模块的时钟输入。
通过时钟同步模块，实现了数据采集模块和数据处理模块之间的同步采样。
2.4 高速数据采集模块高速数据采集模块是数据采集卡的核心模块，负责采集各种信号。
该模块包括模拟信号采集电路和数字信号采集电路两部分。
模拟信号采集电路使用高精度的ADC芯片，能够实现高清晰度的模拟信号采集。
数字信号采集电路使用高速采样芯片，能够实现高速的数字信号采集。
基于PCI总线多路图像采集卡的研究
２Ｅ ｓＣ ｉａ ｉ ｔ ｇ ｎｖｒｔＥｅｔ ｎ ａｄｎｏｍａｏ Ｄ ｐｒ ｅｔ ａｅａ ｇ ３ １０ ｈ ａ ． ａｔ ｈ Ｊ ｏ ｎ Ｕ ｅ ｉ ｌ ｒｉ ｎ Ｉｆｒ ｔ ｎ ｅａ ｍ ｎＮ ｈｎ ３０ ０ Ｃ ｉ ） ｎ ａｏ ｉ ｓｙ ｃ ｏｃ ｉ ｔ ｎ ｎ
Ａｂ ｔａ ｔ Ｔｈ ｓｐ ｐ ｒｉｔｏ ｕ ｅ ｕｔｐｅ ｉ ｇ ｓ ｎ ｈ ｏ ｉｅ ｍ ａ ｅａ ｑ ｉｉ ｏ ａｄ ｂ ｓ ｄｏ ｓｒ ｃ ： ｉ ａ ｅ ｒ ｄ ｃ ｓａｍ ｌ ｌｘｎ ｙ ｃ ｒ ｎｚ ｄｉ ｇ ｃ ｕ ｓｔ ｎｃ ｒ ａ ｅ ｎＰＣＩｂ ｓ Ｔｈ ｓｉ ｇ ｃ ｕ ｓｔｏ ａｄ ｎ ｉ ｉ ｕ ． ｉ ｍａ ｅａ ｑ ｉｉｉｎ ｃ ｒ ｉ ａ ｅ ｎ ｔ ｅＦ ＧＡ ｅ ｈ ｉ ｕ ． ｈ ＵＸ ｍ ａ ｅｓｇ ａ ｓｔａ ｓｏ ｍｅ ｎ ｏｄｇ ｔｌｄ ｔ ｙｕ ｉｇ ｔ ｅＳ ｓｂ ｓ ｄ ｏ ｈ Ｐ ｔｃ ｎ ｑ ｅＴ ｅ４ Ｍ ｉ ｇ ｉｎ ｌｉ ｒ ｎ ｆ ｒ ｄ ｉｔ ｉｉａ ａａｂ ｓｎ ＡＡ７１ ． ｔｅ ｈ １ Ａｆ ｒ １
ＺＨＵ ａ － ａ Ｗ ＡＮ － ｎ。 Ｈ ｉｋｕ ｎ ， Ｌｉｗｅ
（． ｎ ｈ ｎ ｉｅｓｔ ｆｒ ｔ ｎＳ ｉ ｃ ｄＴ ｃ ｎ ｌｇ ｓ ｔｔ， ｌｃ ｉａ Ｅ ｇｎ ｅｉｇｄｐ ｒ ｎ ， ｎ ｃ ａ ｇ ３ ０ ２ ｈｎ ； １ Ｎａ ｃ ａ ｇＵｎｖ ｒｉ Ｉ ｏｍａ ｏ ｃｅ ｅａ ｅｈ ｏｏ ｙＩ ｔｕｅＥ ｅｔ ｃｌ ｎ ｉｅｒ ｅ ａｔ ｔ Ｎａ ｈ ， ３ ０ ９Ｃ ｉａ ｙｎ ｉ ｎ ｎ ｎｉ ｒ ｎ ｍｅ ｎ
１ 引 言
随着视频技术 以及大规模集成 电路的飞速发展 ， 视频监控系 统的应用越来越广 泛。作为其核心 ， 视频采集 技术也 日 成熟。 趋 目 ， 前 大多数采集卡都采用了视频局部总线 ， 可以将 图像数 据直接 采入 内存 ， 采集卡不再需要专门的帧存储 体。 中基于Ｐ Ｉ 其 Ｃ 总线 的视频采集卡以其强大而灵活的功能和价格而成为目前市场上的 主流产品Ｂ ｌ Ｉ。 Ｓ 本文研究—个支持四路标准视频信号输入 ， 的像素阵列 采集 为 ７０ ７ 每秒钟采集 ２ 帧 ８ ２ Ｘ５６ ５ 位黑 白图像 的高速 图像采集卡 。
基于PCI总线的视频采集卡驱动程序的设计与实现
第5卷 第10期 中 国 水 运 Vol.5 No.10 2007年 10月 China Water Transport October 2007收稿日期：2007-8-4作者简介：周敏均 （1983-） 杭州电子科技大学 自动化学院 研究生 （310012） 研究方向：检测技术与自动化装置基于PCI 总线的视频采集卡驱动程序的设计与实现周敏均 杨成忠 江加加摘 要：本文介绍了基于PCI 总线的视频采集卡驱动程序的设计和实现。
视频采集卡基于PCI 总线的设计更好地满足了高速大容量的数据传输需求；针对视频设备的内核流驱动的设计更方便了上层应用软件的开发。
该视频采集卡驱动已经成功应用于视频监控系统中，有效地提高了视频监控系统的功效。
关键词：PCI 总线 视频采集卡 内核流驱动中图分类号：TP311.131 文献标识码：A 文章编号：1006-7973（2007）10-0149-03一、引言随着计算机、网络、多媒体技术以及全球安防事业的迅猛发展，数字视频技术得到了长足地发展，视频采集卡的应用也越来越广泛。
但是由于视频数据传输高速、大量的特点，传统的使用基于串口、并口或ISA 总线传输数据的方式已经不能满足其传输的需求。
同时，由于其复杂性，现在各厂商都是自己提供采集卡的SDK，没有统一的界面，使得上层应用的开发和设备的使用非常不便，而基于内核流的驱动程序能够很好的解决这个问题，上层应用程序能够通过系统提供的统一接口访问底层硬件。
当前，基于PCI 总线的视频采集卡以其强大而灵活的功能、高度的集成性成为主流产品。
为此，本文设计了基于PCI 总线的视频采集卡，并开发了相应的基于内核流的驱动程序。
二、视频采集卡硬件系统PCI 总线是近年来出现的一种高性能的局部总线，它理论上提供133MB/s 的传输速率，支持猝发式读写，具备完整的多总线主控能力，支持即插即用，很适合网络适配器、硬盘驱动器、全动态数字视频卡、图形卡及各类高速外设应用。
基于PCI总线的视频采集卡研究
在 个人 Ｐ Ｃ得 到迅速发展 的今 天 ，Ｃ 总线成为应用 ＰＩ 最 广泛 、 最流行 的一 种 高性 能计 算 机局部 总线 ， 具有 它
３ ／４位 总 线 宽 度 ， 钟 频 率 为 ０ ３ Ｈ ， 大 传 输 速 ２６ 时 ～ ３Ｍ ｚ 最
决 丁多 制式 彩色全 电视 信号的数字式锁相 和解码 技术 ， 以及视频 信号 与 图形信 号 的窗 口控制 ，从 而使视频 信
机输 出的视频数据 （ Ｖ 或视频 、 Ａ ） 音频 （ Ｓ端子 ） 的混合 数
图形 与图像叠 加 问题 的解决 使 图像 系统真 正为 多媒 体
系统所用 。
９ Ｏ年代后期 ， 随着系统集成 的发展 视频采集卡进 入
据进 行采集 、 压缩 、 存储 等处理 ， 最终 成为可 供计算机 编 辑处 理的数字信 号【 ２ １ ０世纪 ８ Ｉ 。 ０年代 中期 ，Ｃ机上开始 Ｐ 应用 视频 卡。这一时期图像系统的突出特点是 有一个专 用的图像显示器与 图像卡相连 ，而图形是通过 显示 卡输 出到图形 显示器 的， 因此不便实现图形图像的同屏显示 。 同期 图像处理硬件价格 昂贵 ，性 能又不 能满足多媒 体系 统的要求 （ 主要 是没有压缩功能 ） 因此不能 为多媒体 系 ，
在高分辨率图像实时处理中数据量十分庞大视频采集卡要不间断地采集模拟视频序列中的每帧图像广西自然科学基金桂科自0229053信息终端32videoengineeringno112006sumno295基于pci总线视频采集卡原理图并在采集下一帧图像之前把这些数据传入pc系统如果每帧视频图像的处理时间超过相邻两帧之间的相隔时间则要出现数据的丢失现象
远程 医疗 诊断系统 、远程 电子图书馆等新技术将付诸实
施， 通过 交互 电视 的机 顶盒（Ｔ ） 现网络浏览 、 ＳＢ实 电视购
３ ／４位 总 线 宽 度 ， 钟 频 率 为 ０ ３ Ｈ ， 大 传 输 速 ２６ 时 ～ ３Ｍ ｚ 最
决 丁多 制式 彩色全 电视 信号的数字式锁相 和解码 技术 ， 以及视频 信号 与 图形信 号 的窗 口控制 ，从 而使视频 信
机输 出的视频数据 （ Ｖ 或视频 、 Ａ ） 音频 （ Ｓ端子 ） 的混合 数
图形 与图像叠 加 问题 的解决 使 图像 系统真 正为 多媒 体
系统所用 。
９ Ｏ年代后期 ， 随着系统集成 的发展 视频采集卡进 入
据进 行采集 、 压缩 、 存储 等处理 ， 最终 成为可 供计算机 编 辑处 理的数字信 号【 ２ １ ０世纪 ８ Ｉ 。 ０年代 中期 ，Ｃ机上开始 Ｐ 应用 视频 卡。这一时期图像系统的突出特点是 有一个专 用的图像显示器与 图像卡相连 ，而图形是通过 显示 卡输 出到图形 显示器 的， 因此不便实现图形图像的同屏显示 。 同期 图像处理硬件价格 昂贵 ，性 能又不 能满足多媒 体系 统的要求 （ 主要 是没有压缩功能 ） 因此不能 为多媒体 系 ，
在高分辨率图像实时处理中数据量十分庞大视频采集卡要不间断地采集模拟视频序列中的每帧图像广西自然科学基金桂科自0229053信息终端32videoengineeringno112006sumno295基于pci总线视频采集卡原理图并在采集下一帧图像之前把这些数据传入pc系统如果每帧视频图像的处理时间超过相邻两帧之间的相隔时间则要出现数据的丢失现象
远程 医疗 诊断系统 、远程 电子图书馆等新技术将付诸实
施， 通过 交互 电视 的机 顶盒（Ｔ ） 现网络浏览 、 ＳＢ实 电视购
基于PCI总线模块的多通道串行数据采集系统设计
０ 引 言
目前 市 面上 有多 种数 据 采集 卡 ，但 其 应用 都
具 有 一 定 的局 限 性 ，不 可 能 完 全 满 足 用 户 的 需
寄存 器 有 ：供 应 商 代 码 （ ｅ ｄ ｒ Ｄ Ｖ ｎ ｏ ）寄 存 器用 于 Ｉ
标 明设 备 制造 商） ，设 备代 码 （ ｅ ｉ ）寄 存器 Ｄ ｖ ｅＩ ｃ Ｄ （ 于指 明特 定 的设 备 ，它 由供 应 商 分 配） 用 ，版本
平 触发 ，Ｐ Ｉ 备 为低 电平触 发 （ ｖｌＳｌｉｖ） Ｃ设 １ ｅ—ｅｌｔ ｅ。 ｅ ｓｉ Ｐ Ｉ 线 上 有 ４条 中 断 请 求 信 号 线 ： Ｉ Ａ 、 Ｃ总 ＮＴ ＃ ＩＴ ＃ ＩＴ ＃ Ｎ Ｄ Ｎ Ｂ 、 Ｎ Ｃ 、Ｉ Ｔ ＃， 中 断 引 脚 寄 存 ： 值 器的
（ 入／ 出）空 间 和 配置 空 间３ 输 输 种地 址 空 间 ，并 具 有 两 种 工 作模 式 ：其 中 主模 式 下 的Ｐ Ｉ 备 具 有 Ｃ设 总 线控 制权 ，可 以实 现Ｄ ＭＡ传输 ：而被 主设备 控 制进 行 通信 的称 为从 模式 （Ａ Ｅ ） Ｔ ＲＧ Ｔ。
ＰＩ Ｃ 总线 是 一 种 高 性 能 的局 部 总 线 ，具 有 ３ ２
位可 升级 到 ６ 位 的 、独立 于 Ｃ Ｕ的总 线 结构 。工 ４ Ｐ
基 地址 寄存 器 。另外 ，若要 实 现 中断 ，还必 须设
置 中断 引 脚 （ ｔｒ ｐ ｉ）寄 存 器 和 中 断线 （ — Ｉ ｅｒ ｔ ｎ ｎ ｕ Ｐ Ｉ ｎ
ｔ ｒｐ Ｌｎ １寄存 器 。 ｅ ｕ ｔ ｉｅ ｒ １ Ｐ Ｉ 线的 中断 机 制 ． ２ Ｃ总
Ｐ Ｉ 线 的 硬 件 中 断 方 式 分 为 边 沿 触 发 和 电 Ｃ总
高速电机控制领域的PCI总线的数据采集卡设计
制 系统 中。 １ 数 据 采 集 卡 的 结构 及 功 能
地实 现 ， 又要 考 虑 其 适 宜 的 价 格 。
２１ Ｐ 总线 接 口芯 片 Ｐ ９ ５ ＣＩ ＣＩＯ ２和 Ｈ ９ Ｌ ６串行 Ｅ Ｐ ＯＭ Ｔ ３ Ｃ４ Ｅ Ｒ
Ｐ ９５ ＣＩ０ ２是 一 种 专 用 的 Ｐ 总 线 接 口芯 片 ，它 实 现 了 Ｐ ＣＩ ＣＩ 规范 所 有 的硬 件 接 口信 号 和 配置 空间 寄存 器 ，能 够 减 少 开 发 的 时 间 和成 本 ，并 获得 较好 的数 据 传 输 性 能 ，并 且 该 芯 片 功 能 强 大 ， 户接 口简 单 。 用 Ｐ ９５ ＣＩ ２的工 作 模 式 有 复用 模 式 、 复 用 模 式 、 Ａ 接 口模 ０ 非 Ｉ Ｓ 式 ， 文 的数 据 采 集 卡 采 用 了 非 复 用 模 式 ， 模 式 下 主要 的管 脚 该 该
引线 信 号 如 图 ２所 示 。
／ 、、
采 集 卡 的 基本 结构 如 图 １所 示 ， 用 Ｐ ） Ｏ ２作 为 接 口芯 使 Ｌ（ ５ ９
片实 现 与 Ｐ 总 线 的 连 接 ， 块 Ｅ Ｐ ＯＭ 对 ９ ５ ＣＩ 一 Ｅ Ｒ ０ ２进 行 初 始 化
益霹
兽
。
掰
’ Ｒ
维普资讯
高 速 电 机控 制 领 域 的 Ｐ 总线 的数 据 采 集 卡设 计 ＣＩ
高速电机控制领域的 Ｐ Ｃ 总线的数据采集卡设计 Ｉ
Ｄｅ ｉｎ ｏ ＣＩ ｓｇ ｆ Ｐ Ｄａａ Ａｃ ｕｓｔ ｎ ｔ ｑ ｉｉｏ Ｃａ ｄ ｉ ｉ ｒ ｎ Ａｐｐ ｉａ ｉｎ ｏ ｇｈ ｌ ｔ ｆ Ｈｉ －Ｓｐ ｅ Ｍｏ ｏ ｎ ｒ ｃ ｏ ｅｄ ｔ ｒ Ｃｏ ｔ ｏ
ｉ ｐｒｓ ｔ ｌ ｔ ｓ ｅ ｅｎｅｄ ａｔ ａｓ ．
地实 现 ， 又要 考 虑 其 适 宜 的 价 格 。
２１ Ｐ 总线 接 口芯 片 Ｐ ９ ５ ＣＩ ＣＩＯ ２和 Ｈ ９ Ｌ ６串行 Ｅ Ｐ ＯＭ Ｔ ３ Ｃ４ Ｅ Ｒ
Ｐ ９５ ＣＩ０ ２是 一 种 专 用 的 Ｐ 总 线 接 口芯 片 ，它 实 现 了 Ｐ ＣＩ ＣＩ 规范 所 有 的硬 件 接 口信 号 和 配置 空间 寄存 器 ，能 够 减 少 开 发 的 时 间 和成 本 ，并 获得 较好 的数 据 传 输 性 能 ，并 且 该 芯 片 功 能 强 大 ， 户接 口简 单 。 用 Ｐ ９５ ＣＩ ２的工 作 模 式 有 复用 模 式 、 复 用 模 式 、 Ａ 接 口模 ０ 非 Ｉ Ｓ 式 ， 文 的数 据 采 集 卡 采 用 了 非 复 用 模 式 ， 模 式 下 主要 的管 脚 该 该
引线 信 号 如 图 ２所 示 。
／ 、、
采 集 卡 的 基本 结构 如 图 １所 示 ， 用 Ｐ ） Ｏ ２作 为 接 口芯 使 Ｌ（ ５ ９
片实 现 与 Ｐ 总 线 的 连 接 ， 块 Ｅ Ｐ ＯＭ 对 ９ ５ ＣＩ 一 Ｅ Ｒ ０ ２进 行 初 始 化
益霹
兽
。
掰
’ Ｒ
维普资讯
高 速 电 机控 制 领 域 的 Ｐ 总线 的数 据 采 集 卡设 计 ＣＩ
高速电机控制领域的 Ｐ Ｃ 总线的数据采集卡设计 Ｉ
Ｄｅ ｉｎ ｏ ＣＩ ｓｇ ｆ Ｐ Ｄａａ Ａｃ ｕｓｔ ｎ ｔ ｑ ｉｉｏ Ｃａ ｄ ｉ ｉ ｒ ｎ Ａｐｐ ｉａ ｉｎ ｏ ｇｈ ｌ ｔ ｆ Ｈｉ －Ｓｐ ｅ Ｍｏ ｏ ｎ ｒ ｃ ｏ ｅｄ ｔ ｒ Ｃｏ ｔ ｏ
ｉ ｐｒｓ ｔ ｌ ｔ ｓ ｅ ｅｎｅｄ ａｔ ａｓ ．
一种基于PCI接口的1394B总线的设计与实现
一种基于PCI接口的1394B总线的设计与实现一、引言随着数字设备的不断发展，人们对数据接口的要求也越来越高。
在实时数据传输和多媒体设备连接方面，1394B总线已经成为一种非常理想的选择。
1394B总线的传输速度快、可靠性高，是连接数字摄像机、音频设备、外部存储设备等的理想选择。
随着1394B总线技术的不断完善，其在各种应用领域中的应用也越来越广泛。
本文将介绍一种基于PCI接口的1394B总线的设计与实现。
我们将介绍1394B总线的基本原理和特点，然后将介绍基于PCI接口的1394B总线的设计方案，并通过实际案例进行验证和实现。
二、1394B总线的基本原理和特点1394B总线是一种高速串行总线，也称为FireWire总线，它是一种用于连接外围设备的通信协议和总线。
1394B总线具有如下特点：1. 高速传输：1394B总线支持最高800Mbps的传输速率，远高于USB接口。
这使得它非常适合实时数据传输和多媒体设备连接。
2. 灵活性：1394B总线可以连接多个设备，支持热插拔和点对点连接，能够满足不同外围设备的连接需求。
3. 稳定性高：1394B总线采用了差分传输技术，具有较强的抗干扰能力，能够保证数据传输的稳定性和可靠性。
三、基于PCI接口的1394B总线设计方案基于PCI接口的1394B总线设计方案，主要包括以下几个部分：1. PCI接口芯片：PCI接口芯片是连接1394B总线和主机的关键部件，它负责将主机的命令和数据传输到1394B总线上，同时将外围设备的数据传输给主机。
PCI接口芯片通常由PCI总线控制器、1394B总线控制器和DMA引擎组成。
它不仅要能够支持高速传输，还要对1394B的特性有一个良好的支持。
3. 物理层接口：物理层接口主要包括电气接口和连接器，它负责将1394B总线的数据传输到外部设备上。
电气接口一般由差分传输技术组成，能够提供较高的抗干扰能力；连接器一般为6针或9针接口，能够满足不同外围设备的连接需求。
基于PCI总线的信令采集卡的硬件设计
总线是一种不依附于某个具 体处理器的
（ ）一个主接 口（ ｓ ｎ ｅｆｃ ） １ Ｈｏ ｔＩｔｒａ ｅ：
局部总线 ，基于 Ｐ 的系统 不受处理 器 主接 口又 由四个部分组成 ：设备配置寄 ＣＩ 升级的影响 。每个典型 的ＰＣ 可以支持 存器、Ｐ Ｉ Ｉ Ｃ 功能 ０ 的配置空 间、 Ｉ ＰＣ 功能 大约 １ 个 电气负载。它支持 ３ 位或 ６ １ ０ ２ ４ 的配置空 间、 Ｃ 接 口。主接 口主要提 Ｐ Ｉ 位 的 总 线 宽 度 ， 支 持 的 工 作 频 率 为 供 Ｂ ４ ４ Ｐ Ｔ８ ７ 与 Ｃ之间的接 口， 完成设备
果 良好 ．符合测 试 的要求
弓 害 ｌ
七号信令数据 的采集 。本卡基于 ＰＣ 设 Ｉ
计 ，完成 的主 要功 能有 ：物 理层的数据
采集 、ＨＤＬ Ｃ链路控制 。在 整个系统 中 主要完成层一和层二 的控制 ，它要求较 高 的可靠性 、可用性 和可扩展性 。为了
试仪 ，完善 Ｔ Ｓ ＤＭＡ产业链 ，形成 满足 网络 测试 仪数据流量大 、方 便用户 Ｄ— Ｃ
图 ２ Ｂ８ ７ 的 串口功能设计原 理图 ｔ４ ４
完成和其他设备之 间的通信控制 。 （ ２）接 收 ／ 发送 线 性 接 口单 元 （ Ｉ Ｔ Ｉ 。 ＲＬ Ｕ／ Ｌ Ｕ） 数 字发送 器 （ ＸＭＴ 。 Ｒ） 数据接收 器 （ ＶＲ） ＲＣ 。 发送 系统总线 （ Ｓ 。 Ｔ Ｂ） 接收 系统总线 （ Ｂ） ＲＳ 。 时钟 速率 适配器 （ ＡＤ） ＣＬ 。 边界 扫描 接 口 （Ｔ Ｊ ＡＧ） 。 其功能 图如 图 ３ 、图 ４ 所示 。
维普资讯
应用设计 无线通信
基于 Ｐ Ｉ Ｃ 总线的信令采集卡的硬件设计
重庆邮 电大学 邓贤君 张治 中
基于PCIe总线的高速数据采集卡设计与实现
ａｒｅ
ｄｅｓｉｇｎ，ｈａｒｄｗａｒｅ
ｉｎｔｅｒｆａｃｅ ａｎｄ ｓｏｆｔｗａｒｅ ｐｒｏｇｒａｍ ｏｆ ｔｈｅ
ｑｕｉｓｉｔｉｏｎ ｃａｒｄ ｔｒａｎｓｆｅｒ
ｓｔａｔｅ
ａｎａｌｙｚｅｄ ａｎｄ ｄｉｓｃｕｓｓｅｄ ｍａｉｎｌｙ，ａｎｄ ｔｈｅ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｍｅｔｈｏｄ ｏｆ ｈｉｇｈ—ｓｐｅｅｄ ＤＭＡ ｄａｔａ
模拟输入信号１ 模拟输入信号２
需要进行灵活的配置，并且ＰＣＩｅ高带宽优势明显。 本设计使用Ａｈｅｒａ公司Ｃｙｃｌｏｎｅ ＩＶ ＧＸ系列的ＦＰ— ＧＡ芯片ＥＰ４ＣＧＸ３０ＣＦ２３Ｃ８。该芯片集成了ＰＣＩｅ ＩＰ 硬核模块，实现×４通道的ＰＣＩｅ接口。ＩＰ核采用分层 结构，即分别为物理层、数据链路层、传输层和用户应
１
收稿日期：２０１２—０６—０１ 基金项目：辽宁省教育厅高校科研计划项目（ＬＳ２０１００３２）；中央 高校基本科研业务费专项资金资助（ＤＵＴ １０ＪＲｌ４） 作者简介：李木国（１９５３一），男，辽宁庄河人，教授，主要研究方 向为网络运动控制、图像测量等；黄影（１９８７一），女，吉林松原 人，硕士，主要研究方向为数据采集接口技术。
３．２
… ～一
３２－ｂｉｔ中断服务０ｘ２为允许ＰＣＩｅ产生中断；０ｘ３为ＤＭＡ 寄存器 传输结束中断
。如８誓盏甚鬻输寄存器每传送一个双字地址自删Ⅱ４
～～
。．
３２一ｂｉｔ
ＤＭＡ传输每传送一个双字自动减４，直到减为０，
ＭＢ
字节寄存器ＤＭＡ传送一次最多为２
… …～
３２－ｂｉｔ
ＤＭＡ传输ＯｘＯｌ：ＤＭＡ读操作（Ｐｃ机到ＦＰＧＡ端）； Ｏｘｌ００：ＤＭＡ写操作（ＦＰＧＡ端到Ｐｃ机）
发挥ＰＣＩｅ高带宽的优势，在ＦＰＧＡ内部开辟了深度为 １２８ ＫＢ的ＦＩＦＯ缓存空间用于缓存Ａ／Ｄ采集的数据， 上位机获得数据时可以通过ＤＭＡ方式传输。 本文所设计的采集卡的关键技术集中在ＰＣＩｅ的 ＤＭＡ实现上，本节将讨论ＰＣＩｅ传输时数据包的ＴＬＰ 结构以及基于ＦＰＧＡ实现的ＰＣＩｅ的ＤＭＡ写操作核心 状态机的设计与实现。
ｄｅｓｉｇｎ，ｈａｒｄｗａｒｅ
ｉｎｔｅｒｆａｃｅ ａｎｄ ｓｏｆｔｗａｒｅ ｐｒｏｇｒａｍ ｏｆ ｔｈｅ
ｑｕｉｓｉｔｉｏｎ ｃａｒｄ ｔｒａｎｓｆｅｒ
ｓｔａｔｅ
ａｎａｌｙｚｅｄ ａｎｄ ｄｉｓｃｕｓｓｅｄ ｍａｉｎｌｙ，ａｎｄ ｔｈｅ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｍｅｔｈｏｄ ｏｆ ｈｉｇｈ—ｓｐｅｅｄ ＤＭＡ ｄａｔａ
模拟输入信号１ 模拟输入信号２
需要进行灵活的配置，并且ＰＣＩｅ高带宽优势明显。 本设计使用Ａｈｅｒａ公司Ｃｙｃｌｏｎｅ ＩＶ ＧＸ系列的ＦＰ— ＧＡ芯片ＥＰ４ＣＧＸ３０ＣＦ２３Ｃ８。该芯片集成了ＰＣＩｅ ＩＰ 硬核模块，实现×４通道的ＰＣＩｅ接口。ＩＰ核采用分层 结构，即分别为物理层、数据链路层、传输层和用户应
１
收稿日期：２０１２—０６—０１ 基金项目：辽宁省教育厅高校科研计划项目（ＬＳ２０１００３２）；中央 高校基本科研业务费专项资金资助（ＤＵＴ １０ＪＲｌ４） 作者简介：李木国（１９５３一），男，辽宁庄河人，教授，主要研究方 向为网络运动控制、图像测量等；黄影（１９８７一），女，吉林松原 人，硕士，主要研究方向为数据采集接口技术。
３．２
… ～一
３２－ｂｉｔ中断服务０ｘ２为允许ＰＣＩｅ产生中断；０ｘ３为ＤＭＡ 寄存器 传输结束中断
。如８誓盏甚鬻输寄存器每传送一个双字地址自删Ⅱ４
～～
。．
３２一ｂｉｔ
ＤＭＡ传输每传送一个双字自动减４，直到减为０，
ＭＢ
字节寄存器ＤＭＡ传送一次最多为２
… …～
３２－ｂｉｔ
ＤＭＡ传输ＯｘＯｌ：ＤＭＡ读操作（Ｐｃ机到ＦＰＧＡ端）； Ｏｘｌ００：ＤＭＡ写操作（ＦＰＧＡ端到Ｐｃ机）
发挥ＰＣＩｅ高带宽的优势，在ＦＰＧＡ内部开辟了深度为 １２８ ＫＢ的ＦＩＦＯ缓存空间用于缓存Ａ／Ｄ采集的数据， 上位机获得数据时可以通过ＤＭＡ方式传输。 本文所设计的采集卡的关键技术集中在ＰＣＩｅ的 ＤＭＡ实现上，本节将讨论ＰＣＩｅ传输时数据包的ＴＬＰ 结构以及基于ＦＰＧＡ实现的ＰＣＩｅ的ＤＭＡ写操作核心 状态机的设计与实现。
基于PCI总线和DSP的多串口数据采集卡的设计与实现
统 的需 要 。同时 ， 数字 信 号 处 理 器 Ｄ Ｐ应 用 到 数据 采 集 卡 中 ， 把 Ｓ
（ｏ ｅ 、ｏ ｅ 、ｏ ｅ 、ｏ ｅ ｚ ｎ ０ ｚ ｎ １ｚ ｎ ２ ｚ ｎ ６和 ｚ ｎ ７ ，每个 区域 的参数都能 ｏｅ）
够单独配置 ， 可以灵 活地 与多种不 同速率的外设连接 。
实时采集和处理结果 的高速交换 ，对通信接 口的传输速率有很 高的要求 ， 同时 ， 由于现场需要监控的对象分布广 、 数量多 ， 计算 机 自带的两路 Ｒ 一 ３ Ｓ ２ ２串 １无论是在性能上还是在数量上都不 ： ３ 能满足实际需 要。Ｐ 总线是一种高性能的局部总线 ， ＣＩ 利用计算 机 的 Ｐ 插槽扩展多路 Ｒ 一 ２ ＣＩ Ｓ ４ ２串１ ： ３，非常适合于集散控制 系
ⅪＮ Ｔ１
Ｋ ｙ ｒｓＤ ＰＰ ．Ｐ ｅ ｗｏｄ ：Ｓ 。Ｃ１ ＧＡ．Ｓ ４ ２ｄ ｔ ｃ ｕｓ ｉｎ Ｆ Ｒ 一 ２ ，ａａ ａ ｑ ｉｉ ｔ ｏ
在 工 业 控 制 系统 中 ，监 控 主机 和 下 位 机 间 的大 容 量 数 据 的
能 ， 路事件管理器 （Ｖ 两 Ｅ Ａ和 Ｅ Ｂ 、６路 １ Ｖ ）１ ２位 Ａ Ｄ，ＣＩ Ｐ、 ／ Ｓ 、 Ｉ Ｓ ｅＡ Ｃ Ｎ和 Ｍｃ Ｓ Ｂ Ｐ四种串 １外设。 ２ １ ： ３ Ｆ ８ ２外 围接 １电路如图 ２所 ： ３ 示。 ２ １ Ｆ ８ ２上带有一个外部接 １（ ＩＴ ）ＸＮ Ｆ具有 １ ： ＸＮ Ｆ ， ＩＴ ３ ９根地址 线 ，６根数据线 ， １ 寻址 空间为 １ ｉ 划分为 ５个存 储映象区域 Ｍｂｔ ，
Ａ （ ： ９， Ｘ （８ ） ＿ Ａ （： Ｂ１ ０ １） － Ａ１： Ｏ ． Ｂ７ ） ０
Ｄ （５０ Ｂ １： ●’ Ｘ １： Ｄ（５０ ） ● ＇ Ｄ （： Ｂ２０ ）
（ｏ ｅ 、ｏ ｅ 、ｏ ｅ 、ｏ ｅ ｚ ｎ ０ ｚ ｎ １ｚ ｎ ２ ｚ ｎ ６和 ｚ ｎ ７ ，每个 区域 的参数都能 ｏｅ）
够单独配置 ， 可以灵 活地 与多种不 同速率的外设连接 。
实时采集和处理结果 的高速交换 ，对通信接 口的传输速率有很 高的要求 ， 同时 ， 由于现场需要监控的对象分布广 、 数量多 ， 计算 机 自带的两路 Ｒ 一 ３ Ｓ ２ ２串 １无论是在性能上还是在数量上都不 ： ３ 能满足实际需 要。Ｐ 总线是一种高性能的局部总线 ， ＣＩ 利用计算 机 的 Ｐ 插槽扩展多路 Ｒ 一 ２ ＣＩ Ｓ ４ ２串１ ： ３，非常适合于集散控制 系
ⅪＮ Ｔ１
Ｋ ｙ ｒｓＤ ＰＰ ．Ｐ ｅ ｗｏｄ ：Ｓ 。Ｃ１ ＧＡ．Ｓ ４ ２ｄ ｔ ｃ ｕｓ ｉｎ Ｆ Ｒ 一 ２ ，ａａ ａ ｑ ｉｉ ｔ ｏ
在 工 业 控 制 系统 中 ，监 控 主机 和 下 位 机 间 的大 容 量 数 据 的
能 ， 路事件管理器 （Ｖ 两 Ｅ Ａ和 Ｅ Ｂ 、６路 １ Ｖ ）１ ２位 Ａ Ｄ，ＣＩ Ｐ、 ／ Ｓ 、 Ｉ Ｓ ｅＡ Ｃ Ｎ和 Ｍｃ Ｓ Ｂ Ｐ四种串 １外设。 ２ １ ： ３ Ｆ ８ ２外 围接 １电路如图 ２所 ： ３ 示。 ２ １ Ｆ ８ ２上带有一个外部接 １（ ＩＴ ）ＸＮ Ｆ具有 １ ： ＸＮ Ｆ ， ＩＴ ３ ９根地址 线 ，６根数据线 ， １ 寻址 空间为 １ ｉ 划分为 ５个存 储映象区域 Ｍｂｔ ，
Ａ （ ： ９， Ｘ （８ ） ＿ Ａ （： Ｂ１ ０ １） － Ａ１： Ｏ ． Ｂ７ ） ０
Ｄ （５０ Ｂ １： ●’ Ｘ １： Ｄ（５０ ） ● ＇ Ｄ （： Ｂ２０ ）
基于PCI接口和CPLD技术的数据采集卡的设计
ａ ｄ ｉ ａ ｌｏ ｎ ｔ ｃ ｎ ａ ｓ ｏｕ ｐｕ １６— ｔ ｉ ｉａ ｓｇｎ ｌ ｆ ｏ ｎ ｔ ｔ — ｄ ｇ ｔ ｌ ｉ ａ ｓ ｒ ｍ ａ ｏｕ ｐ — ｈ ｎｎｅ ａ ｃ ｎｔ ｉ ａ ２— ｉ ｂｉ ｔ ｕｔｃ ａ — ｌ ｎｄ ｏ ａ ｎ ３ — ｔ ｂ ｃ ｎｔ ｒ，ｗ ｈｉｈ ｃ ｎ ｂ ｅ ｏ ｃ ｔ ｏ ｅ ｌｔｍ ｅ ｙ ｏｕ ｅ ｃ ａ ｅ ｕｓ ｄ ｔ ｏｎ ｒ ｌｒ ａ— ｉ ｌ ． Ｋｅ ｒ ｓ：ＣＰＬＤ ； ＣＨ ３ ｙ ｗｏ ｄ ６５； Ａ Ｄ１ ４； ａ ａ ａ ｑ ｓ ｔｏ ａ ｄ ６７ ｄ ｔ ｃ ｕｉｉｉｎ ｃ ｒ
场的 物理信 号通 过 传 感 器 转化 成 电信 号 ， 路模 多
１ Ｐ Ｉ 据 采集 卡 的总体 设 计 Ｃ数
Байду номын сангаас
拟 开 关 Ｃ ０ １ 计 算 机 的 信 号 控 制 下 采 集 １ Ｄ４ ５ 在 ６
收稿 日期 ： ０ ７—１ —１ ２０ ２ ２
作者 简 介 ： Ｌ 文 （ ９ １一 ， ， 士研 究 生 德 １８ ）男 硕
本 数 据 采 集 卡 采 用 Ｐ Ｉ总 线 接 口，以 Ｃ
Ｃ ６ 、 Ｐ Ｄ 为核 心 和 相 关 的 协议 来 实 现 与 传 Ｈ３ ５ Ｃ Ｌ 感器 、 计算 机 的通 信 以及 计 算 机 和 控 制 现场 的通 信． １ 数据 采集 卡 的总体框 图 ． 图 为 图 １中 Ｃ ０ １ 传感器 通 信． Ｄ４ ５ 与 首先 ， 制 现 控
Ａｂ ｔａ ｔ Ａｐ ｌ ｉ ｇ ＣＰＬ （ ｍ ｐ ｅ ｏ ｒ ｍ ｍａ ｌ ｇ ｃ Ｄｅ ｉ ｅ ａ ｄ ＣＨ ３ ＰＣ ｎ ｅ ｆ ｃ ｓｒ ｃ ： ｐ ｙｎ Ｄ Ｃｏ ｌ ｘ Ｐｒ ｇ ａ ｂ ｅ Ｌｏ ｉ ｖｃ ） ｎ ５ ６ Ｉ ｉ ｔ ｒａ ｅ
场的 物理信 号通 过 传 感 器 转化 成 电信 号 ， 路模 多
１ Ｐ Ｉ 据 采集 卡 的总体 设 计 Ｃ数
Байду номын сангаас
拟 开 关 Ｃ ０ １ 计 算 机 的 信 号 控 制 下 采 集 １ Ｄ４ ５ 在 ６
收稿 日期 ： ０ ７—１ —１ ２０ ２ ２
作者 简 介 ： Ｌ 文 （ ９ １一 ， ， 士研 究 生 德 １８ ）男 硕
本 数 据 采 集 卡 采 用 Ｐ Ｉ总 线 接 口，以 Ｃ
Ｃ ６ 、 Ｐ Ｄ 为核 心 和 相 关 的 协议 来 实 现 与 传 Ｈ３ ５ Ｃ Ｌ 感器 、 计算 机 的通 信 以及 计 算 机 和 控 制 现场 的通 信． １ 数据 采集 卡 的总体框 图 ． 图 为 图 １中 Ｃ ０ １ 传感器 通 信． Ｄ４ ５ 与 首先 ， 制 现 控
Ａｂ ｔａ ｔ Ａｐ ｌ ｉ ｇ ＣＰＬ （ ｍ ｐ ｅ ｏ ｒ ｍ ｍａ ｌ ｇ ｃ Ｄｅ ｉ ｅ ａ ｄ ＣＨ ３ ＰＣ ｎ ｅ ｆ ｃ ｓｒ ｃ ： ｐ ｙｎ Ｄ Ｃｏ ｌ ｘ Ｐｒ ｇ ａ ｂ ｅ Ｌｏ ｉ ｖｃ ） ｎ ５ ６ Ｉ ｉ ｔ ｒａ ｅ
基于PCI总线的大容量雷达数据采集系统的设计
数 据 采集 技 术是 信 号处 理 一 个 非 常 重要 的 环 节 ， 广 泛 应用 于 雷 达 、 通信 、 测 遥感 等 领 域 。在 研制 基 于 遥 新 型连 续 波 噪 声 雷 达 体 制 的新 型 连 续 波 雷 达 时 ， 了 为
式 存 入计 算 机 内存 。 当数 据采 集 完成 后 ， 些 内存 中的 这 数 据将 存 入 硬 盘 ， 成 雷 达数 据 文件 。 个 通 道 的雷 达 生 每 信 号 只用 了 １ ６位 中 的 １ ２位 ， 有 ４位 未用 ， 还 我们 利用 这 ４位来 传 输雷 达 随机 二 相码 码 字 等一 些 数 字状 态信 息 ， 些 信息 将 从锁 存 模 块输 入 ， 雷 达信 号 同步采 集 这 随 到 计 算机 中 。 数据 采 集 卡 的控制 是 由控 制 模 块来 完 成 的 。 内部 时 钟 模 块 提 供 内触发 信 号 ， 和 外 触 发 信 号 一 起 接 到 它
位 的数字 信 号 经 锁存 后 ， 被送 到 Ｆ Ｆ 模 块 缓 存 起 来 ， ＩＯ
这 些缓 存 的数据 将 通 过 Ｐ Ｉ 线 接 口模 块 以 Ｄ Ｃ 总 ＭＡ 方
・ 收 稿 日期 ｛ｏ ２ ０ — ０ ２０— ６ ４
３ 数据 采集卡主 要功能模 块的 实现
・４ ・ ５
维普资讯
控制模块 ， 由控 制 模 块 根 据 用 户 要 求 来 选 择 使 用 不 同
的触 发 信 号 。Ｅ Ｐ ＯＭ 内存 储 有 Ｐ Ｉ 线 接 口芯 片 Ｅ Ｒ Ｃ 总 Ｐ Ｘ９ ５ Ｌ ０ ４的配 置 信息 。
Ｉ Ｈ和 Ｑ Ｈ通道 Ｃ Ｃ 状态信 息
２ 数据采 集卡 系统结构 的介绍
ａ ｑｕ ｓ ｔｏ ｙｓ ｅ ｂａ ｅ ｎ ＰＣＩｂｕｓ ｃ ｉ ｉｉ ｎ ｓ ｔ ｍ ｓ ｄ ｏ ．Ｔｈ ｙ ｔ ｍ ｎ ｌ ｅ ＷＯ ａ ｑｕｉｉｉ ｎ ｃ ｎｎ ｌ 。ｗｉｈ １ 一 ｔ ｅ ｓ ｓ ｅ ｉ ｃ ｕｄ ｓ ｔ ｃ ｓ ｔｏ ｈａ ｅ ｓ ｔ ｂｉ ２
式 存 入计 算 机 内存 。 当数 据采 集 完成 后 ， 些 内存 中的 这 数 据将 存 入 硬 盘 ， 成 雷 达数 据 文件 。 个 通 道 的雷 达 生 每 信 号 只用 了 １ ６位 中 的 １ ２位 ， 有 ４位 未用 ， 还 我们 利用 这 ４位来 传 输雷 达 随机 二 相码 码 字 等一 些 数 字状 态信 息 ， 些 信息 将 从锁 存 模 块输 入 ， 雷 达信 号 同步采 集 这 随 到 计 算机 中 。 数据 采 集 卡 的控制 是 由控 制 模 块来 完 成 的 。 内部 时 钟 模 块 提 供 内触发 信 号 ， 和 外 触 发 信 号 一 起 接 到 它
位 的数字 信 号 经 锁存 后 ， 被送 到 Ｆ Ｆ 模 块 缓 存 起 来 ， ＩＯ
这 些缓 存 的数据 将 通 过 Ｐ Ｉ 线 接 口模 块 以 Ｄ Ｃ 总 ＭＡ 方
・ 收 稿 日期 ｛ｏ ２ ０ — ０ ２０— ６ ４
３ 数据 采集卡主 要功能模 块的 实现
・４ ・ ５
维普资讯
控制模块 ， 由控 制 模 块 根 据 用 户 要 求 来 选 择 使 用 不 同
的触 发 信 号 。Ｅ Ｐ ＯＭ 内存 储 有 Ｐ Ｉ 线 接 口芯 片 Ｅ Ｒ Ｃ 总 Ｐ Ｘ９ ５ Ｌ ０ ４的配 置 信息 。
Ｉ Ｈ和 Ｑ Ｈ通道 Ｃ Ｃ 状态信 息
２ 数据采 集卡 系统结构 的介绍
ａ ｑｕ ｓ ｔｏ ｙｓ ｅ ｂａ ｅ ｎ ＰＣＩｂｕｓ ｃ ｉ ｉｉ ｎ ｓ ｔ ｍ ｓ ｄ ｏ ．Ｔｈ ｙ ｔ ｍ ｎ ｌ ｅ ＷＯ ａ ｑｕｉｉｉ ｎ ｃ ｎｎ ｌ 。ｗｉｈ １ 一 ｔ ｅ ｓ ｓ ｅ ｉ ｃ ｕｄ ｓ ｔ ｃ ｓ ｔｏ ｈａ ｅ ｓ ｔ ｂｉ ２
基于PCI总线的多通道多频率实时数据采集系统
到无 限长 的连续 数据 。 由于本 系统要 求连续 地显 示信 号波 形 ， 种模 式就 不 能 满足 需要 ． 这 采用 双缓 冲模 式 则 很好 地 解决 了这个 问题 。 双缓 冲模 式下 ， 采集 数据 用 环状 缓 冲区 ， 据写 到 缓冲 区结 尾处 就 回到开 始部 数 分继续 写 ， 冲掉 旧 的数 据 。 在逻辑 上 ， 这块缓 冲区被分 成 相 等长 度的两段 。其工 作过程 如 图 ２所 示 。
示
图 １ 直 流 电 机 数 据 采 集 系统 结 构 圈
２ 多通道 多频 率实时数 据 采集 系统的 软件 设计 ２１双缓 冲技 术 ．
一
般 的单 缓 冲模 式 一次 只 能采 集 一定 长 度 的 连
续数 据 到计 算 机缓 冲区里 ， 种模 式易 于 实现 ， 时 这 同
还能 发挥 采集设 备 的速 度 。但 它 的缺点是 ， 能 采集 不
摘
要
在 数 据 采 集 中 ， 时 需 要 利 用 不 同采 样 频 率 采 集 多 十通 道 的 信 号 、 时显 示 波彤 、 存 采 样 数 据 以 供 分 析 。本 文介 有 实 保 绍的 系统 ， 用 美 国 国 家仪 器岱 司 的 Ｐ Ｉ 线 Ｅ 系列数 据 采 集 卡 ． Ｖ 利 用 ＮＩＤ Ｑ． 功 实现 了多 通 道 多频 率 采 Ｃ总 在 Ｃ５０上 —Ａ 成 数 据 采 集、 波形 实 时显 示 的 功 能 ， 于 工业 电谩 备 的 在 线 监 剥 ， 障 分析 具有 重 大意 义 。 系统 通 用 一 、 全 可 靠 ． 经 对 故 谊 睦强 安 已
数 据采 集设 备首先 将 数据写 入前 半个缓 冲区 （ 图
在 采 集信 号时 ， 了与 现场 控 制系统 和强 电系 统 为
示
图 １ 直 流 电 机 数 据 采 集 系统 结 构 圈
２ 多通道 多频 率实时数 据 采集 系统的 软件 设计 ２１双缓 冲技 术 ．
一
般 的单 缓 冲模 式 一次 只 能采 集 一定 长 度 的 连
续数 据 到计 算 机缓 冲区里 ， 种模 式易 于 实现 ， 时 这 同
还能 发挥 采集设 备 的速 度 。但 它 的缺点是 ， 能 采集 不
摘
要
在 数 据 采 集 中 ， 时 需 要 利 用 不 同采 样 频 率 采 集 多 十通 道 的 信 号 、 时显 示 波彤 、 存 采 样 数 据 以 供 分 析 。本 文介 有 实 保 绍的 系统 ， 用 美 国 国 家仪 器岱 司 的 Ｐ Ｉ 线 Ｅ 系列数 据 采 集 卡 ． Ｖ 利 用 ＮＩＤ Ｑ． 功 实现 了多 通 道 多频 率 采 Ｃ总 在 Ｃ５０上 —Ａ 成 数 据 采 集、 波形 实 时显 示 的 功 能 ， 于 工业 电谩 备 的 在 线 监 剥 ， 障 分析 具有 重 大意 义 。 系统 通 用 一 、 全 可 靠 ． 经 对 故 谊 睦强 安 已
数 据采 集设 备首先 将 数据写 入前 半个缓 冲区 （ 图
在 采 集信 号时 ， 了与 现场 控 制系统 和强 电系 统 为
基于PCIe总线的数据采集卡设计与实现
关 键 词 ：ＰＣＩｅ总 线 ； 数 据 采 集 卡 ；ＦＰＧＡ； 高 速 数 据 传 输
犘犐犲犅狌狊犇犪狋犪犃犮狇狌犻狊犻狋犻狅狀犆犪狉犱犇犲狊犻犵狀犪狀犱犐犿狆犾犲犿犲狀狋犪狋犻狅狀
Ｘｉａｏ Ｍｉｎｇｇｕｏ１，Ｄｏｎｇ Ｍｉｎｇｌｉ１，２，Ｌｉｕｆｅｎｇ１，２，ＬｏｕＸｉａｏｐｉｎｇ１，２，ＺｈｕＬｉａｎｑｉｎｇ１，２
基于 犘犆犐犲总线的数据采集卡设计与实现
肖 明 国１， 董 明 利１，２， 刘 锋１，２， 娄 小 平１，２， 祝 连 庆１，２
（１． 北京信息科技大学 光电测试技术北京市重点实验室，北京 １００１９２； ２． 生物医学检测技术及仪器 北京实验室，北京 １００１９２）
摘要：为了实现对多路高速光信号采集，利用 ＦＰＧＡ 设计基于 ＰＣＩｅ总线的数据采集系统；对 ＰＣＩｅ总线低速 Ｓｌａｖｅ通道与高 速 ＤＭＡ 通道的关键算法进行了研究；首先，介绍了数据采集卡的硬件构成及基本工作原理，提出了 ＰＣＩｅ总线算法需要解决的数据传输问题；然 后，分析数据采集卡 ＰＣＩｅ总线低速 Ｓｌａｖｅ通道和高速 ＤＭＡ 通道原理以及实现的关键算法；通过 Ｍｏｄｅｌｓｉｍ 和 ＳｉｇｎａｌＴａｐ工 具 分 别 对 数 据 传输算法进行功能验证和在线仿真；最后，将设计数据采集卡互联 ＰＣＩｅ上位机进行实际测试；实验结果表明，本设计 ＰＣＩｅ总线采 用 Ｘ４ 接口模式，数据传输系统的数据上传峰值速率为６１５．３８ ＭＢ／ｓ，可以满足稳定可靠、高带宽、模块化等要求。
犃犫狊狋狉犪犮狋：Ｉｎｏｒｄｅｒｔｏａｃｈｉｅｖｅｍｕｌｔｉ－ｃｈａｎｎｅｌｈｉｇｈ－ｓｐｅｅｄｏｐｔｉｃａｌｓｉｇｎａｌａｃｑｕｉｓｉｔｉｏｎ，ａｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｂａｓｅｄｏｎＰＣＩｅｂｕｓｉｓｅｓｔａｂ ｌｉｓｈｅｄａｎｄｉｔｓａｐｐｌｉｅｄａｌｇｏｒｉｔｈｍｓｓｕｃｈａｓｌｏｗ－ｓｐｅｅｄＳｌａｖｅｃｈａｎｎｅｌａｎｄｈｉｇｈ－ｓｐｅｅｄＤＭＡｃｈａｎｎｅｌａｒｅｉｎｖｅｓｔｉｇａｔｅｄ．Ｆｉｒｓｔ，ｂａｓｅｄｏｎｈａｒｄｗａｒｅ ｓｔｒｕｃｔｕｒｅａｎｄｂａｓｉｃｏｐｅｒａｔｉｎｇｐｒｉｎｃｉｐｌｅｏｆｄａｔａａｃｑｕｉｓｉｔｉｏｎｃａｒｄ，ｔｈｅａｌｇｏｒｉｔｈｍｓｏｆｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｐｒｏｂｌｅｍｓｆｏｒＰＣＩｅｂｕｓａｒｅｐｒｅｓｅｎｔｅｄ． Ｔｈｅｎ，ｔｈｅｐｒｉｎｃｉｐｌｅｓａｎｄａｌｇｏｒｉｔｈｍｓｏｆｌｏｗ－ｓｐｅｅｄＳｌａｖｅｃｈａｎｎｅｌａｎｄｈｉｇｈ－ｓｐｅｅｄＤＭＡｃｈａｎｎｅｌａｒｅａｎａｌｙｚｅｄ．Ｆｕｎｃｔｉｏｎｓｉｍｕｌａｔｉｏｎａｎｄｏｎｌｉｎｅ ｓｉｍｕｌａｔｉｏｎｏｆｔｈｅｄａｔａｔｒａｎｓｍｉｓｓｉｏｎａｌｇｏｒｉｔｈｍｉｓｓｕｃｃｅｓｓｆｕｌｌｙｆｕｌｆｉｌｌｅｄｗｉｔｈ ＭｏｄｅｌｓｉｍａｎｄＳｉｇｎａｌＴａｐ．Ｆｉｎａｌｌｙ，ｐｌｕｇｔｈｅｄａｔａａｃｑｕｉｓｉｔｉｏｎｃａｒｄ ｉｎｔｏＰＣｆｏｒｔｈｅａｃｔｕａｌｔｅｓｔ．Ｅｘｐｅｒｉｍｅｎｔａｌｒｅｓｕｌｔｓｉｎｄｉｃａｔｅｔｈａｔｔｈｅｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍ’ｓｐｅａｋｂａｎｄｗｉｄｔｈｂａｓｅｄｏｎＰＣＩｅｂｕｓｗｉｔｈ Ｘ４ ｍｏｄｅｉｓ６１５．３８ ＭＢ／ｓ．Ｉｔｃａｎｓａｔｉｓｆｙｔｈｅｓｙｓｔｅｍｒｅｑｕｉｒｅｍｅｎｔｓｏｆｓｔｒｏｎｇｓｔａｂｉｌｉｚａｔｉｏｎ，ｈｉｇｈｂａｎｄｗｉｄｔｈ，ａｓｗｅｌｌａｓｍｏｄｕｌａｒｉｚａｔｉｏｎ．
犘犐犲犅狌狊犇犪狋犪犃犮狇狌犻狊犻狋犻狅狀犆犪狉犱犇犲狊犻犵狀犪狀犱犐犿狆犾犲犿犲狀狋犪狋犻狅狀
Ｘｉａｏ Ｍｉｎｇｇｕｏ１，Ｄｏｎｇ Ｍｉｎｇｌｉ１，２，Ｌｉｕｆｅｎｇ１，２，ＬｏｕＸｉａｏｐｉｎｇ１，２，ＺｈｕＬｉａｎｑｉｎｇ１，２
基于 犘犆犐犲总线的数据采集卡设计与实现
肖 明 国１， 董 明 利１，２， 刘 锋１，２， 娄 小 平１，２， 祝 连 庆１，２
（１． 北京信息科技大学 光电测试技术北京市重点实验室，北京 １００１９２； ２． 生物医学检测技术及仪器 北京实验室，北京 １００１９２）
摘要：为了实现对多路高速光信号采集，利用 ＦＰＧＡ 设计基于 ＰＣＩｅ总线的数据采集系统；对 ＰＣＩｅ总线低速 Ｓｌａｖｅ通道与高 速 ＤＭＡ 通道的关键算法进行了研究；首先，介绍了数据采集卡的硬件构成及基本工作原理，提出了 ＰＣＩｅ总线算法需要解决的数据传输问题；然 后，分析数据采集卡 ＰＣＩｅ总线低速 Ｓｌａｖｅ通道和高速 ＤＭＡ 通道原理以及实现的关键算法；通过 Ｍｏｄｅｌｓｉｍ 和 ＳｉｇｎａｌＴａｐ工 具 分 别 对 数 据 传输算法进行功能验证和在线仿真；最后，将设计数据采集卡互联 ＰＣＩｅ上位机进行实际测试；实验结果表明，本设计 ＰＣＩｅ总线采 用 Ｘ４ 接口模式，数据传输系统的数据上传峰值速率为６１５．３８ ＭＢ／ｓ，可以满足稳定可靠、高带宽、模块化等要求。
犃犫狊狋狉犪犮狋：Ｉｎｏｒｄｅｒｔｏａｃｈｉｅｖｅｍｕｌｔｉ－ｃｈａｎｎｅｌｈｉｇｈ－ｓｐｅｅｄｏｐｔｉｃａｌｓｉｇｎａｌａｃｑｕｉｓｉｔｉｏｎ，ａｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｂａｓｅｄｏｎＰＣＩｅｂｕｓｉｓｅｓｔａｂ ｌｉｓｈｅｄａｎｄｉｔｓａｐｐｌｉｅｄａｌｇｏｒｉｔｈｍｓｓｕｃｈａｓｌｏｗ－ｓｐｅｅｄＳｌａｖｅｃｈａｎｎｅｌａｎｄｈｉｇｈ－ｓｐｅｅｄＤＭＡｃｈａｎｎｅｌａｒｅｉｎｖｅｓｔｉｇａｔｅｄ．Ｆｉｒｓｔ，ｂａｓｅｄｏｎｈａｒｄｗａｒｅ ｓｔｒｕｃｔｕｒｅａｎｄｂａｓｉｃｏｐｅｒａｔｉｎｇｐｒｉｎｃｉｐｌｅｏｆｄａｔａａｃｑｕｉｓｉｔｉｏｎｃａｒｄ，ｔｈｅａｌｇｏｒｉｔｈｍｓｏｆｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｐｒｏｂｌｅｍｓｆｏｒＰＣＩｅｂｕｓａｒｅｐｒｅｓｅｎｔｅｄ． Ｔｈｅｎ，ｔｈｅｐｒｉｎｃｉｐｌｅｓａｎｄａｌｇｏｒｉｔｈｍｓｏｆｌｏｗ－ｓｐｅｅｄＳｌａｖｅｃｈａｎｎｅｌａｎｄｈｉｇｈ－ｓｐｅｅｄＤＭＡｃｈａｎｎｅｌａｒｅａｎａｌｙｚｅｄ．Ｆｕｎｃｔｉｏｎｓｉｍｕｌａｔｉｏｎａｎｄｏｎｌｉｎｅ ｓｉｍｕｌａｔｉｏｎｏｆｔｈｅｄａｔａｔｒａｎｓｍｉｓｓｉｏｎａｌｇｏｒｉｔｈｍｉｓｓｕｃｃｅｓｓｆｕｌｌｙｆｕｌｆｉｌｌｅｄｗｉｔｈ ＭｏｄｅｌｓｉｍａｎｄＳｉｇｎａｌＴａｐ．Ｆｉｎａｌｌｙ，ｐｌｕｇｔｈｅｄａｔａａｃｑｕｉｓｉｔｉｏｎｃａｒｄ ｉｎｔｏＰＣｆｏｒｔｈｅａｃｔｕａｌｔｅｓｔ．Ｅｘｐｅｒｉｍｅｎｔａｌｒｅｓｕｌｔｓｉｎｄｉｃａｔｅｔｈａｔｔｈｅｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍ’ｓｐｅａｋｂａｎｄｗｉｄｔｈｂａｓｅｄｏｎＰＣＩｅｂｕｓｗｉｔｈ Ｘ４ ｍｏｄｅｉｓ６１５．３８ ＭＢ／ｓ．Ｉｔｃａｎｓａｔｉｓｆｙｔｈｅｓｙｓｔｅｍｒｅｑｕｉｒｅｍｅｎｔｓｏｆｓｔｒｏｎｇｓｔａｂｉｌｉｚａｔｉｏｎ，ｈｉｇｈｂａｎｄｗｉｄｔｈ，ａｓｗｅｌｌａｓｍｏｄｕｌａｒｉｚａｔｉｏｎ．
基于PCI总线DSP数据采集系统设计
关 键词 ： Ｃ 总 线 Ｐ Ｉ
ＤＳ 数据 采 集 Ｐ
ＷＤ 驱 动程 序 Ｍ
Ｄｅ ｉ ｎ ｏ ａ ａ ａ ｑ ｉｉｉ ｎ ｓ ｓ ｅ ｂ ｓ ｄ ｏ Ｐ ｎ ｓｇ ｆｄ ｔ ｃ ｕ ｓｔｏ ｙ ｔ ｍ ａ ｅ ｎ ＤＳ ａ ｄ ＰＣＩ
Ｌａ ａ ｂ ｎ Ｈ ｕ Ｚｅ Ｌａ ｎ ｉ Ｘｉｏ ｉ ｉ Ｘｉ
ｓ ｅ ｄａ ｄ ＩＷ ｏ ｔ ｐ ｅ ｎ Ｏ ｃ ｓ．Ｄｅ ｉｎ ｏ ＣＩｉ ｔｒａ ｅ ｉ ｎ ｒ ｄ ｃ ｄ Ｉ ｏ ｕ ｎ ｔ ｅ Ｗ ＤＭ ＇ ｆａ ｅ ｏ ｋ ａ ｄ ｓｇ ｆＰ ｎ ｅｆ ｃ Ｓｉ ｔｏ ｕ ｅ ． ｔｆ ｃ ｓ ｏ ｈ ｓ ｒｍ ｗ ｒ ｎ ｐ ｉｃｐ ｅ ｈ ｐ ｅ ｎ ａ ｉｎ ｗａ ｆｔ ｅｂ ｓｃｆ ｎ ｔｏ ｆｔ ｅｄ ｖｃ ｒｖ ｒａ ｄ ｔ ｅｃ ｍｍ ｕ ｉａｉ ｎ ｒｎ ｉ ｌ ，ｔ ｅｉ ｌｍｅ ｔｔｏ ｙｏ ｈ ａ ｉ ｕ ｃ ｉｎ ｏ ｈ ｅ ｉｅ ｄ ｉ ｅ ｎ ｈ ｏ ｍ ｎｃ ｔｏ ｂ ｔ ｅ ｈ ｐ ｌ ａｉｎ ｐ ｏ ｒ ｍ ｎ ｅ ｉｅｄ ｉ ｅ ａ ｅ ｎ Ｗ ｉ ｄ ｗ ｓ ０ ０ ｏ ｅａ ｉ ｇ ｓ ｓｅ ｅｗｅ ｎ ｔ ｅａ ｐ ｉ ｔ ｒ ｇ ａ ａ ｄｄ ｖｃ ｒｖ ｒｂ ｓ ｄｏ ｎ ｏ ２ ０ ｐ ｒ ｔ ｙ ｔ ｍ ｃ ｏ ｎ ．
块 ＰＩ Ｃ 插卡上 ， 采用 Ｔ 公 司的 Ｐ Ｉ 用接 口芯片 Ｉ Ｃ转 Ｐ １０ ０ ］ Ｃ ２４ Ｅ实现 Ｐ Ｉ １ Ｃ 总线 协议 ， 以半 双工模式完 成
主机 与 Ｄ Ｐ之 间 的数 据 交 换 。考 虑 到 数 据 采 集 卡 Ｓ
的适用性与设计 的灵活性 ， ／ Ａ Ｄ采用 了 Ｔ 公 司的 Ｉ 单通道 １ 位串行 Ａ Ｄ转换器 Ｔ Ｖ１７ ； Ｓ Ｏ ／ Ｌ ５２Ｄ Ｐ选用 了 目前 Ｃ ４ 系 列 中 性 能 较 高 的 单 核 处 理 器 ５Ｘ
基于PCI总线的数据采集卡设计
ｅ ｐ ｒｍｅ ｔｉ ｈ ｒ ｕ ｄ ｐ ｎ ｔａｉ ｇ ｒ ｄ ｒ ｔ ｅ ｅ ｔｕ ｄ ｒ ｒｕ ｄ ｍｉｅ ａ ｅ ｏ ｒ ｅ ，ｉ ｉ ｈ ｗｎ ｔ ａ ｈ ｓ ｍｅ ｈ ｄ ｘｅ ｉ ｎ ｎ ｔｅ ｇ ｏ ｎ － ｅ ｅ ｒ ｔ ａ ａ ｏ ｄ ｔ ｃ ｎ ｅ ｇｏ ｎ ｎ ｒｌｒ ｓ ｕ ｃ ｓ ｔ ｓ ｓ ｏ ｈ ｔｔ ｉ ｎ ｔｏ ｃ ｎ ｍｅ ｔ ｈ ｅ ｕ ｒ ｍｅ ｔ ｆ ｆ ｃｉ ｅｙ ｔ ｎ ｍｉ ｉ ｇ ａ ｄ ｐ ｏ ｅ ｓｎ ａ ａｉ ｅ ｌ ｉ ． ａ ｅ ｅ ｒ ｑ ｉ ｔ ｅ ｎ ｆ ｔ ｌ ｒ ｓ ｔ ｎ ｎ ｒ ｃ ｓｉ ｇ ｄ ｔ ｎ ｒ ａ ｍｅ ｏｅｅ ｖ ａ ｔ ｔ
ｔｋ ｓ Ｘｉ ｎ ＇ Ｃ Ｌ ｏ ｔｏｉｇ ｍｏ ｕ ｅ ｃ ｉ ａ ｅ ｌ ｘ ｓ Ｐ Ｄ ｃ ｎ ｒｌ ｄ ｌ ｈ ｐ ＸＣ９ ４ ｎ ｕ ｎ ｅ ｆ ｃ ｈ ｐ Ｐ Ｘ９ ５ ｓｔ ｅ ｃ ｒ ｆｔ ｅ ｍｕ ｔ ｉ ｎ ５１ ＸＬ ａ ｄ ｂ ｓ ｉ ｔｒ ｅ ｃ ｉ Ｌ ０ ４ ａ ｈ ｏ ｅ ｏ ｌ － ４ ａ ｈ ｉ
Ｋｅ ｙ ｗｏｒ ：ｄ ｔ ｏｌｃｉｎ， ｔｒ ｃ Ｐ ｕ ，ｎ ｅｇｏ ｎ ｅｅ ｔ ｇｒｄ ｒｓｓ ｍ ｄｓ ａａｃｌ ｔ ｉ ｅｆ ｅ，ＣＩ ｓ ｕ ｄ ｒｒｕ ｄ ｄ ｔｃｉ ａ ａ ｙｔ ｅ ｏ ｎ ａ ｂ ｎ ｅ
随着计 算机 的广 泛 应用 和 电子学 的高 速 发展 ， 字系 统 已被 广泛 地 应用 于 国 民经 济 、 防建设 和 数 国 科 学试 验 的各个 领 域． 与模 拟系 统相 比 ， 数字 系统 有精 度 高 、 定 性好 等一 系 列优 点 ， 是 数字 系统 只 稳 但 能 处理离 散 的数字 信 号． 外部 世界 的各种 各 样 信息 经过 传 感器 转 换 以后 ， 了极小 部分 为数 字信号 和 除
ｔｋ ｓ Ｘｉ ｎ ＇ Ｃ Ｌ ｏ ｔｏｉｇ ｍｏ ｕ ｅ ｃ ｉ ａ ｅ ｌ ｘ ｓ Ｐ Ｄ ｃ ｎ ｒｌ ｄ ｌ ｈ ｐ ＸＣ９ ４ ｎ ｕ ｎ ｅ ｆ ｃ ｈ ｐ Ｐ Ｘ９ ５ ｓｔ ｅ ｃ ｒ ｆｔ ｅ ｍｕ ｔ ｉ ｎ ５１ ＸＬ ａ ｄ ｂ ｓ ｉ ｔｒ ｅ ｃ ｉ Ｌ ０ ４ ａ ｈ ｏ ｅ ｏ ｌ － ４ ａ ｈ ｉ
Ｋｅ ｙ ｗｏｒ ：ｄ ｔ ｏｌｃｉｎ， ｔｒ ｃ Ｐ ｕ ，ｎ ｅｇｏ ｎ ｅｅ ｔ ｇｒｄ ｒｓｓ ｍ ｄｓ ａａｃｌ ｔ ｉ ｅｆ ｅ，ＣＩ ｓ ｕ ｄ ｒｒｕ ｄ ｄ ｔｃｉ ａ ａ ｙｔ ｅ ｏ ｎ ａ ｂ ｎ ｅ
随着计 算机 的广 泛 应用 和 电子学 的高 速 发展 ， 字系 统 已被 广泛 地 应用 于 国 民经 济 、 防建设 和 数 国 科 学试 验 的各个 领 域． 与模 拟系 统相 比 ， 数字 系统 有精 度 高 、 定 性好 等一 系 列优 点 ， 是 数字 系统 只 稳 但 能 处理离 散 的数字 信 号． 外部 世界 的各种 各 样 信息 经过 传 感器 转 换 以后 ， 了极小 部分 为数 字信号 和 除
基于PCI总线多通道数据采集系统的设计
基于ＰＣＩ总线多通道数据采集系统的设计作者：李润秋贺占庄来源：《现代电子技术》2008年第01期摘要：基于PCI总线的高速数据采集系统是近年来数据采集及其传输技术的一个发展方向。
文中围绕PCI总线接口控制器PCI9054，给出系统硬件设计方案，并阐明各个模块的具体实现。
设计出的采集卡具有体积小、速度快、支持突发性大数据量传输和抗干扰性强等特点，主要应用在图像数据采集领域。
关键词：数据采集中图分类号：TP274 文献标识码：B文章编号：Design of a Multi-channel Data Acquisition System Based on PCI(No.771 InstituteofChinaAerospace TimesElectronics Corp.,Xi′an,710065,C hina)Abstract：In recent years，based on PCI bus high speed data collecting system is a developing direction of data gather and transmission technology.This paper encircle with PCI bus interface controller PCI9054,presents the hardware system design scheme,and respectively discusses the modules.The card which we designed have the characteristic of less capacity,high speed,back up the burst transmission of a great number of data,and have strong performance of anti jamming,the mostly application domain of this card is image manipulation.Keywords：data acquisition;PCI9054;CPLD;DSP1 引言基于PCI总线的多通道数据采集卡的工作流程是:计算机应用程序根据命令通过驱动程序启动模数转换，模拟信号通过信号调理后进入A/D芯片，模数转换后的数据存入FIFO(先进先出)存储器缓存，在数据存储器中存满一帧时，硬件向主机发中断，主机响应中断后通过PCI9054芯片用DMA方式读出存放在数据存储器中的采样数据，然后进行后续处理(如计算、存储)并将结果显示于屏幕。
基于PCIe总线的高速数据采集卡设计与实现
基于 Ｐ Ｃ Ｉ ｅ总 线的 高速数 据 采集 卡设计 与 实现
・ｌ ９・
基于 Ｐ Ｃ Ｉ ｅ 总线的高速数据采集卡设 计与实现
李 木国 ， 黄 影 ，刘于之
１ １ ６ ０ ２ ４ ； （ １ ． 大连理工大学 海岸和近海工程 国家重点实验室 ， 辽宁 大连 ２ ． 大连理工 大学 电子与信息工程学院 ， 辽 宁 大连 １ １ ６ ０ ２ ４ ）
ｓ ｕ ｉ ｔ ｓ ａ ｒ ｅ ｇ ｉ ｖ ｅ ｎ ｂ ｙ ｕ ｓ ｉ ｎ ｇ Ｓ ｉ ｇ ｎ ａ ｌ Ｔ ａ ｐ Ｈ ｉ ｎ Ｑ ｕ ａ ｒ ｔ ｕ ｓ Ⅱ１ １ ． ０ ａ ｎ ｄ ｔ ｈ ｒ ｏ ｕ ｇ ｈ ｄ ｅ ｂ ｕ ｇ ｇ ｉ ｎ ｇ ａ ｎ ｄ ｖ ｅ ｒ ｉ ｉ ｆ ｃ ａ ｔ ｉ ｏ ｎ 。 ｔ ｈ ｅ ｔ ｅ ｓ ｔ ｓ ｓ ｈ ｏ ｗ ＂
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ： Ａｃ ｏ ｒ ｒ ｄ ｉ ｎ ｇ ｔ ｏ ｔ ｈ ｅ ｒ ｅ ｑ ｕ ｉ ｒ ｅ ｍｅ ｎ ｔ ｓ ｏ ｆ ｒ ｅ ａ ｌ － ・ ｔ ｉ ｍｅ ｄ ａ ｔ ａ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ ｇ ａ ｎ ｄ ｈ ｉ ｇ ｈ－ － ｓ ｐ ｅ ｅ ｄ ｔ ｒ ａ ｎ ｓ ｍｉ ｓ ｓ ｉ ｏ ｎ ｉ ｎ ｈ ｉ ｇ ｈ － — ｓ ｐ ｅ ｅ ｄ ｄ ａ ｔ ａ ａ ｃ ｑ ｕ ｉ ｓ ｉ ｔ ｉ ｏ ｎ ｓ ｙ ｓ ｔ ｅ ｍ， ａ ｈ ｉ ｇ ｈ— ｓ ｐｅ ｅ ｄ ｄ ａ ｔ ａ ａ ｃ ｑ ｕ ｉ ｓ ｉ ｔ ｉ ｏ ｎ ｃ ａ ｒ ｄ ｂ ａ ｓ ｅ ｄ ｏ ｎ ｔ ｈ ｅ ＰＣＩ ｅ ｂｕ ｓ ｉ ｓ ｄ ｅ ｓ ｉ ｇ ｎｅ ｄ， ｗｈ ｉ ｃ ｈ Ｕ—
Ｌ Ｉ Ｍｕ — ｇ ｕ ｏ ， ＨＵＡＮＧ Ｙｉ ｎ ｇ ， Ｌ Ｉ Ｕ Ｙｕ — ｚ ｈ ｉ （１ ． Ｓ ｔ ａ ｔ ｅ Ｋ ｅ ｙ Ｌ ａ ｂ ｏ ｒ ａ ｔ ｏ ｒ ｙ ｏ ｆ Ｃ ｏ ａ ｓ ｔ ａ ｌ ａ ｎ ｄ Ｏ ｆ ｆ ｓ ｈ ｏ ｒ ｅ Ｅ ｎ ｇ ｉ ｎ ｅ ｅ ｉ ｒ ｎ ｇ ， Ｄ ｌ ａ ｉ ａ ｎ Ｕ ｎ ｉ ｖ ｅ ｒ ｓ ｉ ｔ ｙ ｏ ｆ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ， Ｄ ａ ｌ ｉ ａ ｎ １ １ ６ ０ ２ ４ ， Ｃ ｈ ｉ ｎ ｅ ｒ ａ Ｆ Ｐ ＧＡ Ｐ Ｃ Ｉ ｅ Ｉ Ｐ ｈ ａ ｒ ｄ ｃ ｏ ｒ ｅ ． Ｔ ｈ ｅ ｏ ｖ ｅ ｒ ａ ｌ ｌ ｄ ｅ ｓ ｉ ｇ ｎ ， ｈ ａ ｒ ｄ ｗ ａ ｒ ｅ ｉ ｎ ｔ ｅ ｒ ｆ ａ ｃ ｅ ａ ｎ ｄ ｓ ｏ ｔ ｆ ｗａ ｒｅ ｐ ｒ ｏ ｇ ｒ ａ ｍ ｏ ｆ ｔ ｈ ｅ ａ ｃ — ｑ ｕ ｉ ｓ ｉ ｔ ｉ ｏ ｎ ｃ ａ ｒ ｄ ａ ｒ ｅ ａ ｎ ａ ｌ ｙ ｚ ｅ ｄ ａ ｎ ｄ ｄ ｉ ｓ ｃ ｕ ｓ ｓ ｅ ｄ ｍａ ｉ ｎ ｌ ｙ ， ａ ｎ ｄ ｔ ｈ ｅ ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｍｅ ｔ ｈ ｏ ｄ ｏ ｆ ｈ ｉ ｇ ｈ — ｓ ｐ ｅ ｅ ｄ ＤＭＡ ｄ ａ ｔ ａ
・ｌ ９・
基于 Ｐ Ｃ Ｉ ｅ 总线的高速数据采集卡设 计与实现
李 木国 ， 黄 影 ，刘于之
１ １ ６ ０ ２ ４ ； （ １ ． 大连理工大学 海岸和近海工程 国家重点实验室 ， 辽宁 大连 ２ ． 大连理工 大学 电子与信息工程学院 ， 辽 宁 大连 １ １ ６ ０ ２ ４ ）
ｓ ｕ ｉ ｔ ｓ ａ ｒ ｅ ｇ ｉ ｖ ｅ ｎ ｂ ｙ ｕ ｓ ｉ ｎ ｇ Ｓ ｉ ｇ ｎ ａ ｌ Ｔ ａ ｐ Ｈ ｉ ｎ Ｑ ｕ ａ ｒ ｔ ｕ ｓ Ⅱ１ １ ． ０ ａ ｎ ｄ ｔ ｈ ｒ ｏ ｕ ｇ ｈ ｄ ｅ ｂ ｕ ｇ ｇ ｉ ｎ ｇ ａ ｎ ｄ ｖ ｅ ｒ ｉ ｉ ｆ ｃ ａ ｔ ｉ ｏ ｎ 。 ｔ ｈ ｅ ｔ ｅ ｓ ｔ ｓ ｓ ｈ ｏ ｗ ＂
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ： Ａｃ ｏ ｒ ｒ ｄ ｉ ｎ ｇ ｔ ｏ ｔ ｈ ｅ ｒ ｅ ｑ ｕ ｉ ｒ ｅ ｍｅ ｎ ｔ ｓ ｏ ｆ ｒ ｅ ａ ｌ － ・ ｔ ｉ ｍｅ ｄ ａ ｔ ａ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ ｇ ａ ｎ ｄ ｈ ｉ ｇ ｈ－ － ｓ ｐ ｅ ｅ ｄ ｔ ｒ ａ ｎ ｓ ｍｉ ｓ ｓ ｉ ｏ ｎ ｉ ｎ ｈ ｉ ｇ ｈ － — ｓ ｐ ｅ ｅ ｄ ｄ ａ ｔ ａ ａ ｃ ｑ ｕ ｉ ｓ ｉ ｔ ｉ ｏ ｎ ｓ ｙ ｓ ｔ ｅ ｍ， ａ ｈ ｉ ｇ ｈ— ｓ ｐｅ ｅ ｄ ｄ ａ ｔ ａ ａ ｃ ｑ ｕ ｉ ｓ ｉ ｔ ｉ ｏ ｎ ｃ ａ ｒ ｄ ｂ ａ ｓ ｅ ｄ ｏ ｎ ｔ ｈ ｅ ＰＣＩ ｅ ｂｕ ｓ ｉ ｓ ｄ ｅ ｓ ｉ ｇ ｎｅ ｄ， ｗｈ ｉ ｃ ｈ Ｕ—
Ｌ Ｉ Ｍｕ — ｇ ｕ ｏ ， ＨＵＡＮＧ Ｙｉ ｎ ｇ ， Ｌ Ｉ Ｕ Ｙｕ — ｚ ｈ ｉ （１ ． Ｓ ｔ ａ ｔ ｅ Ｋ ｅ ｙ Ｌ ａ ｂ ｏ ｒ ａ ｔ ｏ ｒ ｙ ｏ ｆ Ｃ ｏ ａ ｓ ｔ ａ ｌ ａ ｎ ｄ Ｏ ｆ ｆ ｓ ｈ ｏ ｒ ｅ Ｅ ｎ ｇ ｉ ｎ ｅ ｅ ｉ ｒ ｎ ｇ ， Ｄ ｌ ａ ｉ ａ ｎ Ｕ ｎ ｉ ｖ ｅ ｒ ｓ ｉ ｔ ｙ ｏ ｆ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ， Ｄ ａ ｌ ｉ ａ ｎ １ １ ６ ０ ２ ４ ， Ｃ ｈ ｉ ｎ ｅ ｒ ａ Ｆ Ｐ ＧＡ Ｐ Ｃ Ｉ ｅ Ｉ Ｐ ｈ ａ ｒ ｄ ｃ ｏ ｒ ｅ ． Ｔ ｈ ｅ ｏ ｖ ｅ ｒ ａ ｌ ｌ ｄ ｅ ｓ ｉ ｇ ｎ ， ｈ ａ ｒ ｄ ｗ ａ ｒ ｅ ｉ ｎ ｔ ｅ ｒ ｆ ａ ｃ ｅ ａ ｎ ｄ ｓ ｏ ｔ ｆ ｗａ ｒｅ ｐ ｒ ｏ ｇ ｒ ａ ｍ ｏ ｆ ｔ ｈ ｅ ａ ｃ — ｑ ｕ ｉ ｓ ｉ ｔ ｉ ｏ ｎ ｃ ａ ｒ ｄ ａ ｒ ｅ ａ ｎ ａ ｌ ｙ ｚ ｅ ｄ ａ ｎ ｄ ｄ ｉ ｓ ｃ ｕ ｓ ｓ ｅ ｄ ｍａ ｉ ｎ ｌ ｙ ， ａ ｎ ｄ ｔ ｈ ｅ ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｍｅ ｔ ｈ ｏ ｄ ｏ ｆ ｈ ｉ ｇ ｈ — ｓ ｐ ｅ ｅ ｄ ＤＭＡ ｄ ａ ｔ ａ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ｓｔ ｒ ｕｃｔ ｕ ｒｅ ａ ｎｄ ｏ ｐｅ ｒ ａｔｉ ｏｎ ｓ ｅ ｑｕｅ ｎｃ ｅ． Ｋｅ ｙ ｗｏ ｒ ｄｓ ：Ｐ ＣＩ ｂ ｕ ｓ：ｄ ａ ｔ ａ ａ ｃ ｑ ｕｉ Ｓｉ ｔ ｉ ｏ ｎ ｃ ａ ｒ ｄ： ｉ ｎ ｔ ｅ ｒ ｆ ａ ｃ ｅ ：ｓ ｙ ｓ ｔ ｅ ｍ ｐ ｅ ｒ ｆ ｏ ｒ ｍ ａ ｎ ｃ ｅ ：ｄ ｅ ｓ ｉ ｇ ｎ
关键 词 ：Ｐ Ｃ Ｉ 总线 ； 数据采集卡 ： 接 口； 系统 性 能 ； 设 计
Ｄｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｏ ｆ ｄ ａ ｔ ａ ａ ｃ ｑ ｕ ｉ ｓ ｉ ｔ ｉ ｏ ｎ ｃ ａ ｒ ｄ ｉ ｎ ｔ ｅ ｒ ｆ ａ ｃ ｅ ｂ ａ ｓ ｅ ｄ ｏ ｎ Ｐ ＣＩ ｂ ｕ ｓ
基于 Ｐ Ｃ ｌ 总线 的数据采集卡接 口的设计及实现研究
史云辉
（ 江苏 自 动 化 研 究 所 ，江 苏连 云 港 ， ２ ２ ２ ０ ０ ６ ）
摘要 ： 随着计 算机技 术的不断推进， 在互联 网技术 不断发展的过程中， 只有保证建构有 效的系统运 行系统层级 ， 才能对数据采 集和项 目处理 进行集中分析 。 本文从 Ｐ Ｃ Ｉ总线特征分析入手， 从特征 、 信号结构和操作时序对 系统进 行了集 中解读 。
Ｓ ｈｉ Ｙ ｕ ｎ ｈ ｕｉ
（ Ｊ ｉ ａ ｎ ｇ ｓ ｕ Ａ ｕ ｔ ｏ ｍ ａ ｔ ｉ Ｏ ｉ ｌ Ｒ ｅ ｓ ｅ ａ ｒ ｃ ｈ Ｉ ｎ ｓ ｔ ｉ ｔ ｕ ｔ ｅ ， Ｌ ｉ ａ ｎ ｙ ｕ ｎ ｇ ａ ｎ ｇ Ｊ ｉ ａ ｎ ｇ ｓ ｕ ， ２ ２ ２ ０ ０ ６ ）
结 构在项 目运 行中具 有低功耗 的显 著特征 ， 能 一定程 度上满 足
设计 要求 ， 并且 保证 电流 的最小化 ， 系 统 设 计运 行 也 较 为 环 保 。
第四 ， 在进行读 写传送的过程 中， 由于 需要对突发传送 进行集 中 控制 ， 能利用 ３ ２位 ３ ３兆 赫 的 Ｐ Ｃ Ｉ 进 行局部读写传送， 且 整 体 项 目的传送 效 率会 维持 在每 秒 １ ３ ２ Ｍ ， 能保证 峰值传送速率控 制在每秒 ２ ６ ４ Ｍ Ｂ左右 。 特别 要注 意的 是， 针对 ６ ４为 ６ ６兆赫的 Ｐ Ｃ Ｉ局部总线， 能保证峰 值传 输效
１ Ｐ Ｃ Ｉ 总线概述
１ ． １ Ｐ Ｃ Ｉ 总线运行特征分 析
Ｐ Ｃ Ｉ在实际应用过程 中， 具有较为 明显的技术特征和运行特
２数据采集卡接口结构设计
２ ． １
件结构设计
在设定硬件结构时， 要对数据采集卡 的 Ｐ Ｃ Ｉ 接 口模 块 和 数 据
并给予 Ａ Ｄ 转换 模块 一定的关注， 以保证 点。 第一， Ｐ ｃ Ｉ 是独立于处理 器的总线结构， Ｐ Ｃ Ｉ 总线设计 元件 存储模块进 行集 中分析 ， Ｃ Ｐ Ｌ Ｄ逻辑控 制模块 能满足 实际需求 ， 提 升信号 采样 的有 效性 和 是针对 Ｐ Ｃ Ｉ 独立 存在 的， 并不 需要借助处 理器对相关 信息和数 对不 同情况进行分类讨论能得 出这样 的结论 ， 在Ｆ Ｉ Ｆ ０半 据进行分析管控， 且 整 体 设 备 的升 级 完 全 取 决 于 自身 。 第二 ， Ｐ Ｃ Ｉ 完 整度 。
Ａｂｓ ｔ ｒ ａ ｃ ｔ ： Ｗｉ ｔ ｈ ｔ ｈ ｅ ｄ ｅ ｖ ｅ１ ｏ ｐ ｍ ｅ ｎ ｔ ｏ ｆ ｃ ｏ ｍ ｐ ｕ ｔ ｅ ｒ ｔ ｅ ｃ ｈ ｎ ｏ １ ｏ ｇ ｙ ｃ ｏ ｎ ｔ ｉ ｎ ｕ ｅ Ｓ ｔ ｏ ａ ｄ ｖ ａ ｎ ｃ ｅ ． ｉ ｎ ｔ ｈ ｅ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｏ ｆ ｔ ｈ ｅ ｃ ｏ ｎ ｔ ｉ ｎ ｕ ｏ ｕ ｓ ｄ ｅ ｖ ｅ ｌ ｏ ｐ ｍ ｅ ｎ ｔ ｏ ｆ Ｉ ｎ ｔ ｅ ｒ ｎ ｅ ｔ ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ． ｏ ｎ ｌ Ｙ ｔ ｏ ｅ ｎ ｓ ｕ ｒ ｅ ｃ ｏ ｎ ｓ ｔ ｒ ｕ ｃ ｔ ｉ ｏ ｎ １ ｅ ｖ ｅｌ ｓ ｙ ｓ ｔ ｅ ｍ ｏ ｐ ｅ ｒ ａ ｔ ｉ ｏ ｎ ｓ ｙ ｓ ｔ ｅ ｍ ｅ ｆ ｆ ｅ ｃ ｔ ｉ ｖ ｅ １ Ｙ ． ｉ ｎ ｏ ｒ ｄ ｅ ｒ ｔ ｏ ｄ ａｔ ａ ａ ｃ ｑ ｕ ｉ Ｓ ｉ ｔ ｉ ｏ ｎ ａ ｎ ｄ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ ｇ ｐ ｒ ｏ ｇ ｒ ａ ｍ ｆ ｏ ｒ ｃ ｅ ｎ ｔ ｒ ａ ｌ ｉ ｚ ｅ ｄ ａ ｎ ａ ｌ ｙ ｓ ｉ Ｓ ． Ｂ ａ ｓ ｅ ｄ ｏ ｎ ｔ ｈ ｅ ａ ｎ ａ ｌ ｙ ｓ ｉ Ｓ ｏ ｆ ｔ ｈ ｅ ｃ ｈ ａ ｒ ａ ｃ ｔ ｅ ｒ ｉ ｓ ｔ ｉ ａ ｓ ｏ ｆ Ｐ ＣＩ ｂ ｕ ｓ ，ｔ ｈ ｉ Ｓ ｐ ａ ｐ ｅ ｒ ｆ ｏ ｃ ｕ ｓ ｅ ｓ ｏ ｎ ｔ ｈ ｅ ｃ ｈ ａ ｒ ａ ｃ ｔ ｅ ｒ ｉ ｓ ｔ ｉ ｃ ｓ ｏ ｆ ｔ ｈ ｅ ｓ ｙ ｓ ｔ ｅ ｍ ，ｓ ｉ ｇ ｎ ａ ｌ
系统会 产生 半满信号 Ｈ Ｆ ， 并且能 保证对 Ｃ Ｐ ［ Ｄ信 号 在 实 际 运 行过 程 中 ， 局部纵 向支持 约 ８ ０个 Ｐ Ｃ Ｉ功 能 运 行 ， 也 就 满 的 情 况 下 ， 而 系统在执 行 Ｄ Ｍ Ａ传 送 时 ， 也 能 对 数 据 进 行 集 中 是说 ， 一 个较 为 典 型 的 Ｐ Ｃ Ｉ 能对 ｌ Ｏ 个 电气 负载 进 行 系 统 化 处 理 ， 进 行 集 中控 制 ， 以 保 证 数 据 在 电 脑 中 能得 到 有 效 的 分 析 处 理 ， 确 保 硬 件 结 确 保 设 备 总 线 负载 结 构 的 有 效 性 。 另外 ， 基础设备 在实际操作流 读 取， 程 中 要 针 对 ８个 Ｐ Ｃ Ｉ功 能 进 行 集 中控 制 。 第三 ， Ｐ Ｃ Ｉ总 线 设 计 构 发挥 相应 优 势 。
关键 词 ：Ｐ Ｃ Ｉ 总线 ； 数据采集卡 ： 接 口； 系统 性 能 ； 设 计
Ｄｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｏ ｆ ｄ ａ ｔ ａ ａ ｃ ｑ ｕ ｉ ｓ ｉ ｔ ｉ ｏ ｎ ｃ ａ ｒ ｄ ｉ ｎ ｔ ｅ ｒ ｆ ａ ｃ ｅ ｂ ａ ｓ ｅ ｄ ｏ ｎ Ｐ ＣＩ ｂ ｕ ｓ
基于 Ｐ Ｃ ｌ 总线 的数据采集卡接 口的设计及实现研究
史云辉
（ 江苏 自 动 化 研 究 所 ，江 苏连 云 港 ， ２ ２ ２ ０ ０ ６ ）
摘要 ： 随着计 算机技 术的不断推进， 在互联 网技术 不断发展的过程中， 只有保证建构有 效的系统运 行系统层级 ， 才能对数据采 集和项 目处理 进行集中分析 。 本文从 Ｐ Ｃ Ｉ总线特征分析入手， 从特征 、 信号结构和操作时序对 系统进 行了集 中解读 。
Ｓ ｈｉ Ｙ ｕ ｎ ｈ ｕｉ
（ Ｊ ｉ ａ ｎ ｇ ｓ ｕ Ａ ｕ ｔ ｏ ｍ ａ ｔ ｉ Ｏ ｉ ｌ Ｒ ｅ ｓ ｅ ａ ｒ ｃ ｈ Ｉ ｎ ｓ ｔ ｉ ｔ ｕ ｔ ｅ ， Ｌ ｉ ａ ｎ ｙ ｕ ｎ ｇ ａ ｎ ｇ Ｊ ｉ ａ ｎ ｇ ｓ ｕ ， ２ ２ ２ ０ ０ ６ ）
结 构在项 目运 行中具 有低功耗 的显 著特征 ， 能 一定程 度上满 足
设计 要求 ， 并且 保证 电流 的最小化 ， 系 统 设 计运 行 也 较 为 环 保 。
第四 ， 在进行读 写传送的过程 中， 由于 需要对突发传送 进行集 中 控制 ， 能利用 ３ ２位 ３ ３兆 赫 的 Ｐ Ｃ Ｉ 进 行局部读写传送， 且 整 体 项 目的传送 效 率会 维持 在每 秒 １ ３ ２ Ｍ ， 能保证 峰值传送速率控 制在每秒 ２ ６ ４ Ｍ Ｂ左右 。 特别 要注 意的 是， 针对 ６ ４为 ６ ６兆赫的 Ｐ Ｃ Ｉ局部总线， 能保证峰 值传 输效
１ Ｐ Ｃ Ｉ 总线概述
１ ． １ Ｐ Ｃ Ｉ 总线运行特征分 析
Ｐ Ｃ Ｉ在实际应用过程 中， 具有较为 明显的技术特征和运行特
２数据采集卡接口结构设计
２ ． １
件结构设计
在设定硬件结构时， 要对数据采集卡 的 Ｐ Ｃ Ｉ 接 口模 块 和 数 据
并给予 Ａ Ｄ 转换 模块 一定的关注， 以保证 点。 第一， Ｐ ｃ Ｉ 是独立于处理 器的总线结构， Ｐ Ｃ Ｉ 总线设计 元件 存储模块进 行集 中分析 ， Ｃ Ｐ Ｌ Ｄ逻辑控 制模块 能满足 实际需求 ， 提 升信号 采样 的有 效性 和 是针对 Ｐ Ｃ Ｉ 独立 存在 的， 并不 需要借助处 理器对相关 信息和数 对不 同情况进行分类讨论能得 出这样 的结论 ， 在Ｆ Ｉ Ｆ ０半 据进行分析管控， 且 整 体 设 备 的升 级 完 全 取 决 于 自身 。 第二 ， Ｐ Ｃ Ｉ 完 整度 。
Ａｂｓ ｔ ｒ ａ ｃ ｔ ： Ｗｉ ｔ ｈ ｔ ｈ ｅ ｄ ｅ ｖ ｅ１ ｏ ｐ ｍ ｅ ｎ ｔ ｏ ｆ ｃ ｏ ｍ ｐ ｕ ｔ ｅ ｒ ｔ ｅ ｃ ｈ ｎ ｏ １ ｏ ｇ ｙ ｃ ｏ ｎ ｔ ｉ ｎ ｕ ｅ Ｓ ｔ ｏ ａ ｄ ｖ ａ ｎ ｃ ｅ ． ｉ ｎ ｔ ｈ ｅ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｏ ｆ ｔ ｈ ｅ ｃ ｏ ｎ ｔ ｉ ｎ ｕ ｏ ｕ ｓ ｄ ｅ ｖ ｅ ｌ ｏ ｐ ｍ ｅ ｎ ｔ ｏ ｆ Ｉ ｎ ｔ ｅ ｒ ｎ ｅ ｔ ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ． ｏ ｎ ｌ Ｙ ｔ ｏ ｅ ｎ ｓ ｕ ｒ ｅ ｃ ｏ ｎ ｓ ｔ ｒ ｕ ｃ ｔ ｉ ｏ ｎ １ ｅ ｖ ｅｌ ｓ ｙ ｓ ｔ ｅ ｍ ｏ ｐ ｅ ｒ ａ ｔ ｉ ｏ ｎ ｓ ｙ ｓ ｔ ｅ ｍ ｅ ｆ ｆ ｅ ｃ ｔ ｉ ｖ ｅ １ Ｙ ． ｉ ｎ ｏ ｒ ｄ ｅ ｒ ｔ ｏ ｄ ａｔ ａ ａ ｃ ｑ ｕ ｉ Ｓ ｉ ｔ ｉ ｏ ｎ ａ ｎ ｄ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ ｇ ｐ ｒ ｏ ｇ ｒ ａ ｍ ｆ ｏ ｒ ｃ ｅ ｎ ｔ ｒ ａ ｌ ｉ ｚ ｅ ｄ ａ ｎ ａ ｌ ｙ ｓ ｉ Ｓ ． Ｂ ａ ｓ ｅ ｄ ｏ ｎ ｔ ｈ ｅ ａ ｎ ａ ｌ ｙ ｓ ｉ Ｓ ｏ ｆ ｔ ｈ ｅ ｃ ｈ ａ ｒ ａ ｃ ｔ ｅ ｒ ｉ ｓ ｔ ｉ ａ ｓ ｏ ｆ Ｐ ＣＩ ｂ ｕ ｓ ，ｔ ｈ ｉ Ｓ ｐ ａ ｐ ｅ ｒ ｆ ｏ ｃ ｕ ｓ ｅ ｓ ｏ ｎ ｔ ｈ ｅ ｃ ｈ ａ ｒ ａ ｃ ｔ ｅ ｒ ｉ ｓ ｔ ｉ ｃ ｓ ｏ ｆ ｔ ｈ ｅ ｓ ｙ ｓ ｔ ｅ ｍ ，ｓ ｉ ｇ ｎ ａ ｌ
系统会 产生 半满信号 Ｈ Ｆ ， 并且能 保证对 Ｃ Ｐ ［ Ｄ信 号 在 实 际 运 行过 程 中 ， 局部纵 向支持 约 ８ ０个 Ｐ Ｃ Ｉ功 能 运 行 ， 也 就 满 的 情 况 下 ， 而 系统在执 行 Ｄ Ｍ Ａ传 送 时 ， 也 能 对 数 据 进 行 集 中 是说 ， 一 个较 为 典 型 的 Ｐ Ｃ Ｉ 能对 ｌ Ｏ 个 电气 负载 进 行 系 统 化 处 理 ， 进 行 集 中控 制 ， 以 保 证 数 据 在 电 脑 中 能得 到 有 效 的 分 析 处 理 ， 确 保 硬 件 结 确 保 设 备 总 线 负载 结 构 的 有 效 性 。 另外 ， 基础设备 在实际操作流 读 取， 程 中 要 针 对 ８个 Ｐ Ｃ Ｉ功 能 进 行 集 中控 制 。 第三 ， Ｐ Ｃ Ｉ总 线 设 计 构 发挥 相应 优 势 。