多进制数字相位调制(MPSK)系统

AbstractMultiple Phase Shift Keying (MPSK - multiple phase shift keying) is also called multi-phase system, which is the promotion of the two-phase system. It is the modulation to characterize digital information using the different carrier’s phase state. Similar with the Binary Digital Phase Modulation, it has the absolute phase modulation (MPSK) and phase modulation (MDPSK) as the two kinds of modulation methods.This article is mainly about the Multiple Phase Shift Keying system (MPSK) based on Xilinx ISE simulation software design, setting 4PSK as an example. The modulation method is the simple phase-selection method. It only concentrates on the design of digital system, neglecting the analog circuit system.Keywords: Multiple Phase Shift Keying MPSK Xilinx ISEphase-selection method摘要多进制数字相位调制（MPSK - multiple phase shift keying）又称多相制，是二相制的推广。

它是利用载波的多种不同相位状态来表征数字信息的调制方式。

与二进制数字相位调制相同，多进制数字相位调制也有绝对相位调制（MPSK）和相对相位调制（MDPSK）两种。

本文主要研究基于Xilinx ISE仿真软件设计的多进制数字相位调制(MPSK)系统，以4PSK系统为例。

调制方法采用简便的相位选择法，且略去模拟电路系统部分，仅对数字系统进行设计。

关键字: 多进制数字相位调制MPSK Xilinx ISE 相位选择法目录Abstract (1)摘要 (2)1 多进制数字相位调制 (1)1.1 MPSK概念 (1)1.2 MPSK原理 (1)2 四相相位调制（4PSK） (2)2.1 4PSK调制 (2)2.1.1相位选择法 (2)2.1.2 直接调相法 (3)2.2 4PSK解调 (4)2.3 4PSK调制与解调系统设计 (5)3 ISE设计与仿真 (7)3.1 ISE 操作环境 (7)3.1.1 输入（Design Entry） (7)3.1.2 综合(Synthesis） (8)3.1.3实现(Implementation) (8)3.1.4验证（Verification） (8)3.1.5下载（Download） (9)3.2 ISE程序设计 (9)3.2.1 调制系统程序设计 (9)3.2.2解调系统程序设计 (10)3.3仿真结果 (11)4总结 (12)5参考文献 (13)6 附录 (14)附录1 调制系统源程序 (14)附录2 解调程序源程序 (18)附录3仿真波形图 (24)I1多进制数字相位调制(MPSK)系统1 多进制数字相位调制1.1 MPSK 概念多进制数字相位调制也称多元调相或多相制。

它利用具有多个相位状态的正弦波来代表多组二进制信息码元，即用载波的一个相位对应于一组二进制信息码元。

如果载波有2k 个相位，它可以代表 k 位二进制码元的不同码组。

多进制相移键控也分为多进制绝对相移键控和多进制相对（差分）相移键控。

M 进制数字相位调制中，四进制绝对移相键控（4PSK ，又称QPSK ）和四进制差分相位键控（4DPSK ，又称QDPSK ）用的最为广泛。

1.2 MPSK 原理在MPSK 信号中，载波相位可取M 个可能值：因此，MPSK 信号可表示为：假定载波频率是基带数字信号速率的整数倍，则上式可改写为：上式表明，MPSK信号可等效为两个正交载波进行多电平双边带调幅所得已调波之和。

因此其带宽与MASK信号带宽相同，带宽的产生也可按类似于产生双边带正交调制信号的方式实现。

多相制信号常用的产生方法有：直接调相法及相位选择法。

2 四相相位调制（4PSK）四相调相信号是一种四状态符号，即符号有00、01、10、11四种状态。

所以，对于输入的二进制序列，首先必须分组，每两位码元一组。

然后根据组合情况，用载波的四种相位表征它们。

这种由两个码元构成一种状态的符号码元称为双比特码元。

同理，k位二进制码构成一种状态符号的码元则称为k比特码元。

2.1 4PSK调制2.1.1相位选择法在一个码元持续时间内，MPSK信号为载波四个相位中的某一个。

因此，可以用相位选择法产生4PSK信号，其原理如下图所示。

图中，四相载波发生器产生4PSK信号所需的四种不同相位的载波。

输入的二进制数码经串/并变换器输出双比特码元。

按照输入的双比特码元的不同，逻辑选相电路输出相应相位的载波。

例如，B方式情况下，双比特码元ab为11时，输出相位为45的载波；双比特码元ab为01时，输出相位为135的载波等。

23图2-1 相位选择法产生4PSK 信号（B 方式）方框图图2-1产生的是B 方式的4PSK 信号。

要想形成A 方式的4PSK 信号，只需调整四相载波发生器输出的载波相位即可。

2.1.2 直接调相法4PSK 信号也可以采用正交调制的方式产生。

四相PSK （4PSK ）信号实际是两路正交双边带信号。

串行输入的二进制码，两位分成一组。

若前一位用A 表示，后一位用B 表示，经串/并变换后变成宽度加倍的并行码（A 、B 码元在时间上是对齐的）。

再分别进行极性变换，把单极性码变成双极性码，然后与载波相乘，形成正交的双边带信号，加法器输出形成4PSK 信号。

显然，此系统产生的是π/4系统PSK 信号。

如果产生π/2系统的PSK 信号，只需把载波移相π/4后再加到乘法器上即可。

图2-2 π/4系统信号产生的原理框图4π/4系统信号产生的原理框图如图2-2。

若要产生4PSK 的A 方式波形，只需适当改变振荡载波相位就可实现。

2.2 4PSK 解调因为4PSK 信号是两个正交的2 PSK 信号的合成，所以可仿照 2 PSK 信号的相平解调方法，用两个正交的相干载波分别检测A 和B 两个分量，然后还原成串行二进制数字信号，即可完成4 PSK 信号的解调。

此法是一种正交相平解调法，又称极性比较法，原理图如图2-3。

图2-3 π/4系统PSK 信号解调原理框图为了分析方便，可不考虑噪声的影响。

这样，加到接收机上的信号在符号持续时间内可表示为：假定讨论的π/4相移系统，那么相位只能取π/4，3π/4，5π/4，7π/4。

两路乘法器的输出分别为：5LPF 输出分别是：根据π/4移相系统PSK 信号的相位配置规定，抽样判决器的判决准则表如表2-1。

当判决器按极性判决时，若正抽样值判为1，负抽样值判为0，则可将调相信号解调为相应的数字信号。

解调出的A 和B 再经并/串变换，就可还原出原调制信号。

若解调π/2移相系统的PSK 信号，需改变移相网络判决准则。

若解调4PSK 信号（A方式），只需适当改变相移网络。

表2-1 n π/4判决器的判决准则表2.3 4PSK 调制与解调系统设计MPSK 调制电路系统框图如图2-4，电路符号图中没有包含模拟电路部分，输出信号为数字信号。

基带信号通过串/并转换器xx 得到2位并行信号yy ；四选一开关根据yy 的数据，选择载波对应的相位进行输出，即得调制信号 y 。

6图2-4 MPSK 调制电路系统框图MPSK 调制电路符号如图2-5。

图2-5 MPSK 调制电路符号图2-6是MPSK 解调方框图，图中没有包含模拟电路部分，调制信号为数字信号形式。

当调制为低电平时，译码器1根据q 值，送入加法器xx 相应的数据。

图2-6 MPSK 解调方框图加法器把运算结果送到寄存器yy，译码2根据yy数据通过译码，输出2位并行信号yyy，yyy再通过并/串转换，就可得到解调后的基带信号y。

3 ISE设计与仿真Altera和Xilinx是全球知名的FPGA生产厂商，二者的开发产品Quartus 和ISE均可作为本设计使用的软件，选择哪个在产品设计中视使用的芯片类型而定。

本设计仅进行软件仿真，从学习的方面考虑，使用Xilinx公司的ISE 配合ModelSim进行设计仿真，设计语言为VHDL语言。

VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA 公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。

Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。

3.1 ISE 操作环境ISE的全称为Integrated Software Environment，即“集成软件环境”，是Xilinx公司的硬件设计工具。

作为相对容易使用的、首屈一指的PLD设计环境，SE将先进的技术与灵活性、易使用性的图形界面结合在一起，能使设计者在最短的时间，以最少的努力，达到最佳的硬件设计。

利用Xilinx公司的ISE开发设计软件的工程设计流程，具体分为五个步骤：即输入（Design Entry）、综合（Synthesis）、实现(Implementation)、验证（Verification）、下载（Download）。

3.1.1 输入（Design Entry）为了克服原理图输入方法的缺点，目前在大型工程设计中，在ISE软件7中常用的设计方法是HDL设计输入法，其中影响最为广泛的HDL语言是VHDL和Verilog HDL。

它们的共同优点是利于由顶向下设计，利于模块的划分与复用，可移植性好，通用性强，设计不因芯片的工艺和结构的变化而变化，更利于向ASIC的移植，故在ISE软件中推荐使用HDL设计输入法。

3.1.2 综合(Synthesis）综合是将行为和功能层次表达的电子系统转化为低层次模块的组合。

一般来说，综合是针对VHDL来说的，即将VHDL描述的模型、算法、行为和功能描述转换为FPGA/CPLD基本结构相对应的网表文件，即构成对应的映射关系。