数电 第4章 习题.
数字电子技术基础第四章习题及参考答案
数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。
CPY图4-12．由D 触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP 脉冲及D 作用下，画出Q 0、Q 1的波形。
设触发器的初始状态为Q 0 =0，Q 1=0。
D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。
CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。
（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP 作用下Q 0、Q 1、Q 2的波形图；（4）说明电路的逻辑功能。
图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。
CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。
Y图4-67．分析图4-7所示电路的逻辑功能。
（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。
CP图4-78．时序逻辑电路分析。
电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。
并说明电路的功能。
1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q 1Q 0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。
1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP 频率等于700Hz ，从Q 2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
《数字电子技术基础》第四章习题答案
第四章 集 成 触 发 器 4.1R d S d Q Q不定4.2 （1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器（时钟型D 触发器）。
CP=0时，不接收D 的数据；CP=1时，把数据锁存。
(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路；C=1时是时序电路。
(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。
A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图； 2、Z 对CP 三分频。
DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图；而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源，则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。
1、工作原理（略）；2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF)；3、u c 和u o 的波形如下图：u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图； 2、u o 的波形如右下图；3、为使电路能识别出u i 中的第二个尖峰，应降低555定时器5脚的电压至3V 左右。
数字电子技术第4章组合逻辑电路习题解答
习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能4.2分析图所示电路，写出输出函数F 。
习题4.2图解：[]B A B BB A F ⊕=⊕⊕⊕=)(4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．图解：B A B A B A AB B AB A AB B AB A F ⊕=•=•••=•••=4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
习题4.4图解：（1）ABD BC CD ABD BC CD L ++=••=B AC & && & D L B A =1 =1=1FF A B & &&& & F B A(3)4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕•⊕= (2)4.6试分析图所示电路的逻辑功能。
习题4.6图解：（1）ABC C B A F )(++=10电路逻辑功能为：“判输入ABC 是否相同”电路。
4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
习题4.7图解：（1）根据波形图得到真值表：C AB BC A C B A F ++=4.8、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。
1）用与非门实现。
2）用或非门实现。
3) 用与或非门实现。
数字电子技术第4章自测练习解答
第四章节4.1组合逻辑电路的分析自测练习1.组合逻辑电路的输出仅仅只与该时刻的（ 输入 ）有关，而与（ 电路原来所处的状态 ）无关。
2．下图中的两个电路中，图（ a ）电路是组合逻辑电路。
题2图3．如果与门的输入是A 、B ，与门的输出逻辑表达式是（ AB ）。
4．下表所示真值表表示的逻辑功能是（ 1位加法器 ）（1位加法器、1位减法器）。
题4真值表5．一组合逻辑电路如用两级或非门构成，则其逻辑表达式应写成（c ）：（a ）与-或式 （b ）非-与式 （c ）或-非式 （d ）或-与式6．下图所示的输出逻辑函数表达式F 1=( AB+C )，F 2=（ BC AB ）。
题6图 4.2组合逻辑电路的设计自测练习1．若用74LS00实现函数Ｆ＝AB，A 、B 分别接74LS00的4、5脚，则输出F 应接到74LS00的（ 6 ）脚。
2．74HC54芯片处于工作状态，如果其1、2、12、13脚分别接逻辑变量A 、B 、C 、D ，当 F 2 A B F 1 （a ） （b ）3~5脚，9~11脚都接逻辑0时，输出为（ CD AB + ）；而当3~5脚，9~11脚都接逻辑1时，输出又为（ 0 ）。
3．若要实现函数Ｆ＝（Ａ＋Ｅ）（Ｂ＋Ｄ），则用哪种芯片的数量最少（ b ）(a) 74LS00 (b) 74LS02 (c) 74HC58 (d) 74HC544．实现逻辑函数AC AB F +=可以用一个( 与或 )门；或者用( 三 )个与非门；或者用( 三 )个或非门。
5．下面真值表所对应的输出逻辑函数表达式为F=（∑)7,5,3,2(m ）。
题5真值表6．如果用74LS00实现图4-5所示的逻辑电路图，则相应的接线图为（ A 、B 接1、2脚 , 3、4脚短接，C 接5脚，A 、B 接9、10脚，8脚接12脚，6脚接13脚，F 接11脚 ）。
7．如果用74LS02实现图4-10所示的逻辑电路图，则相应的接线图为（A 、B 接2、3脚 , 1、5脚短接，C 接6脚，D 接8、9脚，10脚接12脚，4脚接11脚，F 接13脚 ）。
数字电子技术基础教材第四章答案
习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。
解:图(a):;;真值表如下表所示:其功能为一位比较器。
A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。
图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。
图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。
解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。
试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。
解:该电路得输入为,输出为。
真值表如下:由此可得:完成二进制至格雷码得转换。
完成格雷码至二进制得转换。
4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。
试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。
解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。
4－5 已知某组合电路得输出波形如图P4－5所示,试用最少得或非门实现之。
解:电路图如下:4－6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。
灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。
试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。
解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4－7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。
数字电路第4章习题参考答案
Y0 Y1 Y2 Y3 CT54S138 Y4 S1 Y5 S2 Y6 S3 Y7
令S1 =“1”， S3或S2=“0”，数据D从S2 或S3输入，就可以完 成D的同相输出。
（3）产生逻辑函数F=AC+AC+B。
①用与非门配合实现
F=AC+AC+B=ABC+ABC+ABC+ABC+ABC+ABC
=m0+m1+m3+m4+m5+m6
E m1 m2 m4 m7 A B C A BC AB C ABC
（2）用1位全加器实现。 进位
A 0 B 0 C 0 D（红） 0
和
E（黄） 0
A B C
E
0
0 0 1 1 1 1
0
1 1 0 0 1 1
1
0 1 0 1 0 1
0
0 1 0 1 1 1
1
1 0 1 0 0 1
（1）1位全加器。 * 做译码器的习题，关键是知道译码器的输出均对应
一个地址变量的最小项，即 Y 0 ~ Y 7 对应 m0 ~ m7
Ai 0 0 0 0 1 1 1 1
Bi 0 0 1 1 0 0 1 1
Ci-1 0 1 0 1 0 1ቤተ መጻሕፍቲ ባይዱ0 1
Si 0 1 1 0 1 0 0 1
C i Si Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 = m1m2m4m7 0 Ci Ai Bi AiCi 1 BiCi 1 = m m m m 3 5 6 7 0
Ai 0 Bi 1 C-1 i
0 1 1 1
数字电路与数字电子专业技术课后答案第四章
第四章 逻辑函数及其符号简化1.列出下述问题的真值表，并写出逻辑表达式：(1) 有A 、B 、C 三个输入信号，如果三个输入信号中出现奇数个1时，输出信号F=1，其余情况下，输出 F= 0.(2) 有A 、B 、C 三个输入信号，当三个输入信号不一致时，输出信号F=1，其余情况下，输出为0.(3) 列出输入三变量表决器的真值表•解：(1 )(1) F=AB+ A B1⑵ F= AB+ A C(3) F= (A+B+C) (A+B+ C ) (A+ B +C) (A+ B +C ) 解： (1) AB = 00 或 AB=11 时 F=1(2) ABC110 或 111 或 001,或 011 时 F=1 (3) ABC = 100 或 101 或 110 或 111 时 F=1 3. 用真值表证明下列等式.(1) A+BC = (A+B) (A+C)(2) A BC+A B C+AB C = BC ABC +AC ABC +AB ABC (3) A B + BC + AC =ABC+ A B C ⑷ AB+BC+AC=(A+B)(B+C)(A+C)A B C F0 0 0 00 01 10 10 10 11 0 1 0 0 11 01(2 )1 B 10 0 1 10 10 10 11 11 00 11 0 1 1 (3 )1 1 0 1 A 1B C F0 00 00 01 00 10 00 11 1 1 0 0 01 011F= A B C+ A B C +A B C +ABCF= (A+B+C) ( A + B +C )F= A BC+A B C+AB C +ABC ,F 的值为“ 12.对下列函数指出变量取哪些组值时(5) ABC+ A + B + C=1证：(1 )A B C A+BC(A+B)(A+C)0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 1 11 0 0 1 11 0 1 1 11 1 0 1 1A B C ABC + ABC + ABC —BCABC + ACA B C + ABABC0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 0(5 )A B C AB+ BC3 AC ABC + A"B"C—0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 0 01 0 0 0 01 0 1 0 01 1 0 0 01 1 1 1 1ABC AB+BC+AC (A+B)(B+C)(A+C)0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 11ABC ABC + A + B + C0 0 0 10 0 1 10 1 0 10 1 1 11 0 0 11 0 1 1(5 )4. 直接写出下列函数的对偶式F'及反演式F的函数表达式(1) F=[A B(C+D)][B C D+B(C +D)](2) F= A BC + ( A +B C ) (A+C)⑶F= AB+ CD + BC + D + CE + D + E(4)F=C+AB?AB+ D解：(1) F'= [ A +B+CD]+[(B+ C+ D)?B+C D]]F = [A+ B + C D ]+[( B +C+D) ?( B +CD ]](2) F'= (A+ B + C)?[A?(B + C)AC]F = (A+ B<C)?[A?(B + C)+ A C]⑶F、=C?(A + B)+(A + B)?DF = C?(A + B) + (A + B)?D5. 若已知x+y = x+z，问y = z吗？为什么？解：y不一定等于z,因为若x=1时,若y=0,z=1,或y=1,z=0,则x+y = x+z = 1,逻辑或的特点，有一个为1则为1。
数字电子技术课件第4章习题PPT(老版)
4-2、分析图中电路的逻辑功能，写出Yl、Y2的 逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
A B C Y1 Y2
Y1 ABC (A B C) AB BC AC ABC ABC ABC ABC
Y2 AB BC AC
逻辑功能: 为一全加器，Y1为和，Y2为进位 A B C Y1 Y2
4-1、分析图中电路的逻辑功能，写出输出的逻辑函数式， 列出真值表，说明电路逻辑功能的特点。
A B C Y
Y ABC ABC ABC ABC
逻辑功能：A,B,C有奇数个0 时输出为1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
1 0 0 1 0 1 1 0
4-11、用8选1数据选择器产生逻辑函数 （A,B,C对应A2,A1,A0） 。
Y ACD A BCD BC BC D
C B A
4-12、用8选1数据选择器设计一个函数发生器电路， 它的功能表如下（S1,S0,A对应A2,A1,A0） 。
S1 S0 Y0 0 1 10 1 0 14-9、下图是用两个4选1数据选择器组成的逻辑电路， 试写出输出Z与输入M、N、P、Q之间的逻辑函数式。 已知数据选择器的逻辑函数式为
Y [ D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0 ] S
4-10、试用4选1数据选择器产生逻辑函数
Y AB C A C BC
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 1
0 0 0 1 0 1 1 1
数字电路课堂练习题——第4章
第 1 页/共 3 页1. 按照电路图，画Q 的波形。
2. 上图当D S =D R =0时，1n Q +=？1n Q +=？当D S 和D R 同时恢复到“1”时，保持的是什么状态？A ： 当D S =D R =0时，1n Q +=1，1n Q +=1；当D S 和D R 同时恢复到“1”时，保持状态不决定。
3. 上图想要1n Q +=0，D S 和D R 加什么触发？经过几个t pd 后1n Q +=0？A ： 想要1n Q +=0，D S 和D R 加“置0”触发，D S =1，D R =0；经过2个t pd 后1n Q +=0。
4. 上图想要1n Q +=1，D S 和D R 加什么触发？要经过几个t pd 后1n Q +=1？A ： 想要1n Q +=1，D S 和D R 加“置1”触发，D S =0，D R =1；经过1个t pd 后1n Q +=1。
5. 当D S =D R =0时，1n Q +=1，1n Q +=？随后D S =0、D R =1时，1n Q +=？。
A ： 当D S =D R =0时，1n Q +=1，1n Q +=1； 随后D S =01n Q +=1。
R D S D & &Q Q R D S D Q1. 有两个触发器如下，当CP 和D 有如下波形时，画Q 1、Q 2波形。
2. 用边沿D 触发器实现将CP 频率下降1/2和1/4的电路。
A ： 触发器特征方程为 1n n Q D Q +==每来一个时钟升高沿，Q 翻转一次，Q 1输出为2分频，Q 2输出为4分频。
T 1和T 2。
A ： T 2≥T su4. 当同步RS 触发器要想Q n+1=1时，RS 应加什么触发信号？写出特征方程。
求CP QQ T →=？A ： 应加R=0、S=1时，Q n+1=1特征方程 约束条件：0S R ⋅=CP QQ T →=3t pd 5. 当同步RS 触发器R=S=1时，1n Q +=？1n Q +=？随后R=S=0，问1n Q +=？倘若R=S=1之后R=1、S=0，1n Q +=？A ： R=S=1时，1n Q +=1，1n Q +=1随后R=S=0， 1n Q +=为不定状态 倘若R=S=1之后R=1、S=0，1n Q +=0D 1 Q 1 D 2 Q 2Q 2D Q 1 CP第3页/共3页。
数电第四章习题答案
4.11图P4.11（a）所示各电路中，FF1～FF2均为边沿触发器:
1）写出各个触发器次态输出的函数表达式；
图P4.2
解答：见图A4.2
图A4.2
4.3一种特殊的RS触发器如图P4.3所示。
1）试列出状态转换真值表；
2）写出次态方程；
3）R与S是否需要约束条件？
图P4.3
解答：1）
①CP=0时，SS=1,RR=1,期间 ，状态保持。
2CP=1时，
即在CP=1的情况下：若R=0，S=0。则RR=1，SS=1，有 ，状态保持。
图P4.13
解答：根据电路图可知 ，而该电路中的触发器是CP上升沿触发的D触发器，其新态方程为： 。据已知的CP信号波形，可以画出A、B端的输出波形如图A4.13所示。
图A4.13
4.14什么是触发器的空翻现象？造成空翻的原因是什么？
解答：所谓触发器的“空翻”是指在同一个时钟脉冲作用期间触发器状态发生两次或两次以
图A4.17
4.18图P4.18一个扭环计数器，如果电路的初始状态为 ，试画出在一系列CP作用下的 、 、 、 波形（CP数目多于8）。
图P4.18
解答：从电路图可知， （CP上升沿时成立）
如果电路的初始状态为 ，可以画出在一系列CP作用下 、 、 、 的波形如图A4.18所示。
图A4.18
4.19据如图P4.19示的电路，试画出在8个CP作用下 、 、 的波形，假设电路的初始状态为 。
为使主从JK触发器按其特性表正常工作，在CP = 1期间，必须使JK端的状态保持
数字电子技术第四章习题答案
4.8 用4片8线-3线优先编码器组成 线-5线优先编码器。 线优先编码器组成32线 线优先编码器 线优先编码器。 片 线 线优先编码器组成
YS'
1 0 1 0
Y’2(4) 0 1 1 1 1
' YEX
状态 不工作 工作， 工作，但无输入 工作， 工作，且有输入 不可能出现
1 1 0 0
Y’2(3) 1 0 1 1 1
C 0 1 0 1 0 1 0 1
MS 0 1 × 0 × × × 1
ML 0 0 × 1 × × × 1
MS
BC 00 A 0 1 0 x BC 00 0 x
01 1 x
11 0 1
10 x x
ML A 0 1
01 0 x
11 1 1
10 x x
MS=A+B’C ML=B
B ML
《数字电子技术基础》第五版 数字电子技术基础》
《数字电子技术基础》第五版 数字电子技术基础》
4.3
解：输入变量——水位检测结果 输入变量 水位检测结果 来表示， 用A，B，C来表示， ， ， 来表示 高于检测元件时为“ ， 高于检测元件时为“0”， 低于检测元件时为“1”； 低于检测元件时为“ ； 输出变量——水泵工作状态 输出变量 水泵工作状态 用ML，MS分别代表两个水泵 工作为“ ，不工作为“ 。 工作为“1”，不工作为“0”。
《数电》教材习题答案 第4章习题答案
思考题与习题4-1 触发器的主要性能是什么？它有哪几种结构形式？其触发方式有什么不同？触发器是一种存储电路，具有记忆功能。
在数字电路系统中起着重要作用。
依据不同的标准，触发器可以划分为多种不同类型。
从结构上来分，触发器分为基本触发器，时钟触发器，主从触发器以及边沿触发器。
基本触发器为异步（或直接）触发，时钟触发器为CP电平触发，主从和边沿触发器为边沿触发。
4-2 试分别写出RS触发器、JK触发器、D触发器、T触发器和T′触发器的状态转换表和特性方程。
（略）4-3 已知同步RS触发器的R、S、CP端的电压波形如图T4-3所示。
试画出Q、Q端的电压波形。
假定触发器的初始状态为0。
图T4-34-4 设边沿JK触发器的初始状态为0，CP、J、K信号如图T4-4所示，试画出触发器输出端Q、Q的波形。
图T4-44-5电路如图T4-5(a)所示，输入波形如图T4-5(b)所示，试画出该电路输出端G的波形，设触发器的初始状态为0。
图T5-24-6 试画出图T4-6所示波形加在以下两种触发器上时，触发器输出Q的波形：(1)下降沿触发的触发器(2)上升沿触发的触发器图T4-64-7 已知A、B为输入信号，试写出图T4-7所示各触发器的次态逻辑表达式。
图T4-7nn n n n n n n nn n )b (n )a (Q B Q B Q Q B AQ Q Q B AQ Q K Q J Q B A D Q ⋅=+=++=⋅+=+=⊕==++11 4-8 设图T4-8所示中各TTL 触发器的初始状态皆为0，试画出在CP 信号作用下各触发的输出端Q 1-Q 6的波形。
图T4-84-9 试对应画出图T4-9所示电路中Q 1、Q 2波形。
（初始状态均为0）图T4-94-10 一逻辑电路如图T4-10所示，试画出在CP 作用下3210Y Y Y Y 、、、的波形。
（CT74LS139为2线—4线译码器。
）图T4-104-11由边沿D触发器和边沿JK触发器组成图T4-11(a)所示的电路。
数字电子技术第四章课后习题答案
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。
数字电子技术第4章组合逻辑电路习题解答
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
（2）由真值表得到逻辑函数表达式为：
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4，或≥8时，电路输出L为高电平，否则为低电平。用与非门设计该电路。
解：（1）根据题意列出真值表为：
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为：“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。
习题4.7图
解：（1）根据波形图得到真值表：
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
数电第四章练习册答案
数电第四章练习册答案问题1：解释什么是逻辑门，并给出常见的逻辑门类型。
答案：逻辑门是数字电路中的基本组件，用于实现基本的逻辑运算，如与（AND）、或（OR）、非（NOT）、异或（XOR）等。
常见的逻辑门类型包括：与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）、与非门（NAND）、或非门（NOR）、同或门（XNOR）等。
问题2：描述二进制数和十进制数之间的转换方法。
答案：二进制数转换为十进制数的方法是将每个二进制位的值乘以其权重（2的幂），然后将结果相加。
十进制数转换为二进制数的方法是将十进制数除以2，取余数，然后继续除以2，直到结果为0。
问题3：什么是布尔代数？答案：布尔代数是一种数学系统，用于描述和操作逻辑运算。
它是数字电路设计中的基础，由布尔代数的基本原理和规则组成，如布尔代数的五个基本规则：交换律、结合律、分配律、德摩根定律和幂等律。
问题4：解释什么是组合逻辑电路，并给出一个例子。
答案：组合逻辑电路是一种数字电路，其输出仅依赖于当前的输入值，不包含存储元件。
一个常见的组合逻辑电路例子是加法器，它接受两个二进制数作为输入，并产生它们的和以及进位。
问题5：什么是时序逻辑电路？答案：时序逻辑电路是一种包含存储元件（如触发器）的数字电路，其输出不仅依赖于当前的输入值，还依赖于电路的历史状态。
一个常见的时序逻辑电路例子是寄存器，它可以存储一定数量的位，并在时钟信号的控制下更新其内容。
问题6：解释什么是触发器，并说明其功能。
答案：触发器是一种具有两个稳定状态的存储元件，它可以存储一位二进制信息。
触发器的功能是存储和转换信息，它们是构成更复杂时序逻辑电路的基本组件。
结束语：通过本章的练习，希望同学们能够加深对数字电子技术的理解，掌握逻辑门、二进制与十进制转换、布尔代数、组合逻辑电路和时序逻辑电路等基本概念和原理。
这些知识是数字电子技术领域的基石，对于未来深入学习和应用数字电路至关重要。
希望同学们能够不断练习，提高自己的理解和应用能力。
数字电子技术第4章习题解答
第4章习题解答4-1 写出图T4-1电路的输出函数式，证明a 、b 有相同的逻辑功能。
B(a)A(b)BA 图T4-1 习题4-1的图解4-1 Y 1= A B ' +A ' B ' ； Y 2=( A+B)(A ' +B ' )= AB ' +A ' B ' =Y 14-2 试写出图T4-2所示逻辑电路的输出函数式并化简，指出电路的逻辑功能。
A BMBA图T4-2习题4-2的图图T4-3习题4-3的图解4-2 由图T4-2写电路的输出函数式并化简得AB B A B A AB Y +''='''''=))()(( (JT4-2)由JT4-2式可知，电路实现的是二变量同或功能。
4-3 图T4-3是一个选通电路。
M 为控制信号，通过M 电平的高低来选择让A 还是让B 从输出端送出。
试写逻辑电路的输出函数式并化简，分析电路能否实现上述要求。
解4-3 由图T4-3写电路的输出函数式并化简得M B AM M B M A Y '+='''=)((( (JT4-3)由JT4-3式可知，电路能够实现选通要求，当M=1时，Y=A ；当M=0时，Y=B 。
4-4．用与非门设计一个四人表决逻辑电路，结果按“少数服从多数”的原则决定。
解4-4（1）列真值表设四个人的意见为变量A 、B 、C 、D ，表决结果为函数Y 。
按正逻辑给变量赋值：同意为“1”，不同意为“0”；提案通过为“1”，没通过为“0”，所列真值表如表JT4-4所示。
表JT4-4输 入输 出A B C D 0 0 0 0 0 00 0 0 1 0 1 0 1 0 10 0 0 1 1 0 1 1 0 0 0 1 1 01 1 Y000000001 0 1 0 1 0 1 01 1 1 1 1 11 1 0 0 0 1 1 0 1 1 0 00 1 1 0 1 100000000输 入输 出A B C D Y（2）写输出逻辑函数式由表JT4-4可写输出逻辑函数式ABCD D ABC D C AB CD B A BCD A Y +'+'+'+'= (JT4-4a)（3）化简填卡诺图，如图JT 4-4(a)所示合并最小项，得最简与—或式BCD ACD ABD ABC Y +++= (JT4-4b)（4）画逻辑电路图将式JT4-4(b)转换成与非—与非式)()()()(('''''=D BC ACD ABD ABC Y (JT4-4c)按式JT4-4(c)用与非门画逻辑电路图，如图JT4-4(b)所示。
数字电路第四章例题
数字电路第四章例题本文由cupidqiu贡献ppt文档可能在WAP端浏览体验不佳。
建议您优先选择TXT，或下载源文件到本机查看。
第四章例题信电学院马草原例1 分析下图所示电路的逻辑功能.解:为了方便写表达式,在图中标注中间变量, 比如F1,F2和F3. , S = F2 F3= AF1 BF1 = A AB B AB = A AB + B AB = ( A + B )( A + B ) = AB + A B = A⊕ BC = F1 = AB = AB真值表C = F1 = AB = ABS= F2 F3 = AF1 BF1 = A AB B AB = A AB + B AB = ( A + B )( A + B ) = AB + A B = A⊕ B真值表该电路实现两个一位二进制数相加的功能.S 是它们的和,C是向高位的进位.由于这一加法器电路没有考虑低位的进位, 所以称该电路为半加器. 根据S和C的表达式,将原电路图改画成左图所示的逻辑图逻辑图.例2:分析下图的逻辑功能. :分析下图的逻辑功能.A B&AB&AABABF&ABBF = A B A B = A B + A B = A B + A BF = AB+ AB = AB + AB真值表A0 0 1 1B0 1 0 1F1 0 0 1同或门A B =1 FF = A⊕B特点:输入相同为" ; 特点:输入相同为"1"; 输入不同为" . 输入不同为"0".例3:分析下图的逻辑功能. :分析下图的逻辑功能.& A B&ABAB A&F&ABBF = AB A ABB= AB A + ABB( = A + B A + A + B B = AB+ AB ) ( )F = AB+ AB真值表异或门F0 1 1 0A0 0 1 1B0 1 0 1A B=1FF = A⊕B特点:输入相同为" ; 特点:输入相同为"0"; 输入不同为" . 输入不同为"1".例4:多变量输出组合逻辑设计举例: A,B,C三个车间,M,N两台发动机,M是N的2倍. 1个车间开工,启动N发动机; 2个车间开工,启动M发动机; 3个车间开工,启动M,N发动机.输入 A B C 0 0 0 0 0 1 0 1 0 0 1 1输出 M N 0 0 0 1 0 1 1 0输入 A B C 1 0 0 1 0 1 1 1 0 1 1 1输出 M N 0 1 1 0 1 0 1 1M = ABC + A BC + ABC + ABC = BC + AC + AB = AB BC ACA BC&&&M&例5 试用74LS138译码器实现逻辑函数:F ( A, B, C ) = ∑ m (1,3,5,6,7)解:因为则Yi = mi (i = 0,1,2,…7)= m1 + m3 + m5 + m 6 + m 7 = m1 m3 m 5 m 6 m 7 = Y1 Y3 Y5 Y6 Y7F ( A, B, C ) = ∑ m (1,3,5,6,7)因此,正确连接控制输入端使译码器处于工作状态,将 Y1 ,Y3 ,Y5 , 6 , 7 经一个与非门输 Y Y 出,A2,A1,A0分别作为输入变量A,B,C,就可实现组合逻辑函数.F ( A, B, C ) = ∑ m (1,3,5,6,7) = Y1 Y3 Y5 Y6 Y7例6试用八选一电路实现F = ABC + ABC + ABC + ABC解:将A,B,C分别从A2,A1,A0输入,作为 , , 输入变量,把Y端作为输出F.因为逻辑表达式中的各乘积项均为最小项,所以可以改写为F ( A, B, C ) = m 0 + m3 + m5+ m 7根据八选一数据选择器的功能,令D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S=0 = 具体电路见图3-21:真值表对照法注意变量高低位顺序!A 0 0 0 0 1 1 1 1B 0 0 1 1 0 0 1 1C 0 1 0 1 0 1 0 1 F 1 0 0 1 01 0 1例4 下图是由双4选1数据选择器74LS153和门电路组成的组合逻辑电路.试分析输出Z与输入X3, X2,X1,X0之间的逻辑关系.解: (1)划分功能块本题只有一块MSI电路,可以只划分一个功能块.(2)分析功能块的功能2 通过查74LS153的功能表,知道它是一块双4选 1数据选择器.其中:A1,A0是地址输入端,Y是输出端;74LS153的控制输入端为低电平有效;数据选择器处于禁止状态时,输出为0.图3-27电路的输出端是Z,Z=1Y+2Y;输入- , 端为X3,X2,X1,X0.当X3=1时,2S=1,1S= = , = 0,数据选择器2处于禁止状态,而数据选择器1处于工作状态;当X3=0时,数据选择器1处于禁止状态,数据选择器2处于工作状态.显然,图3-27电路构成了一个8选1数据选择- 器,其输出为Z,地址输入端为X3, X1 , X0. 图3-27电路可用图3-28的功能框图来表示. -图3-28 8选1功能框图(3)分析整体电路的逻辑功能把图3-27电路看成一个8选1数据选择器,可得出例3-7电路的功能表.表3-15 例3-7电路的功能表X3 X2 X1 X0 0 ××× 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Z 1 1 1 0 0 0 0 0 0分析电路的功能表,当X3X2X1X0为 8421BCD码0000～～ 1001时,电路的输出为1,否则输出为0. 可见该电路可实现检测8421BCD 码的逻辑功能.例3-9 图3-30是3-8线译码器74LS138和8选1数据选择器74LS151组成的电路,试分析电路的逻辑功能.图3-30 例3-9电路解:(1) 划分功能块电路可划分为两个功能块: ① 3-8线译码器74LS138, ② 8选1数据选择器74LS151. (2)分析功能块的逻辑功能 3-8线译码器74LS138和8选1数据选择器74LS151的逻辑功能,这里不再重述.(3)分析整体电路的逻辑功能D0～D7和Y0～Y7 对应相连,b2b1b0=a2a1a0时, L=1;否则,L=0.该电路实现了两个3位二进制数的"相同"比较功能.例:利用线译码器分时将采样数据送入计算机. 利用线译码器分时将采样数据送入计算机.总线三态门EA三态门EB三态门EC三态门EDABY0Y1 Y 2CY3DA0 A12-4S工作原理:(以为例) 工作原理:(以A0A1=00为例) :( 为例总线脱离总线三态门EA三态门EB三态门EC三态门EDA 0BY0Y1 Y 22-4线译线译码器全为1 全为 CY3D 0 0A0 A1S构成两位串行进位全加器. 例:用一片SN74LS183构成两位串行进位全加器. 用一片构成两位串行进位全加器 D2 C D1串行进位snan bn cn-1A2 B2全加器cnsnan bn cn-1A1 B1全加器cn.(采用两片例1:七位二进制数比较器.(采用两片 ) :七位二进制数比较器.(采用两片85)高位片A>B ) (2) (A>B)L ( ) A=B 74LS85 A=B)L (AB低位片(A>B)L ) ( ) A=B 74LS85 A=B)L (AB A>C,则A最大;若最大; , ; , 最大 AB)L ) (A=B)L ) (AB)L ) (A=B)L ) (AB A>BA3B3 A2B2 A1B1 A0B0C3 C2 C1 C0A=B A=B A>B A>BA A1A3B3 A2B2 A1B1 A0B0A3 A2 A1 A0 B3 B2 B1 B04-2 S3 S2 S1 S0 Y 0000 A 0001 A+B 0010 A+/B 0011 1 0100 AB 0101 B 0110 A nxor B 0111 /(A+/B) 1000 A/B 1001 A xor B 1010 /B 1011 /(AB) 1100 0 1101 /A(B) 1110 /A/B 1111 /A 一个简单的逻辑运算器电路M=S3AB+S2AB N=S1B+S0B+A Y=M XOR N4位算术逻辑单元位算术逻辑单元74181 位算术逻辑单元4-6(1)F=ABC+ABC=B(AC+AC )=B(AC AC) =B(AC AC) F=ABC+ABC=ABAC+ACBC =AC(AB+BC ) = AC(AB BC ) = AC(AB BC )4-7(2)A被减数减数低位的借位被减数B减数被减数减数C低位的借位 D本位差向高位借位本位差E向高位借位本位差ABC DE 000 00 001 11 010 11 011 01 100 10 101 00 110 00 111 11D=∑m(1,2,4,7) E=∑m(1,2,3,7)4-7(2)D=∑m(1,2,4,7) E=∑m(1,2,3,7)4-7(2)D=∑m(1,2,4,7) E=∑m(1,2,3,7)4-12输入A 输入 1A0 输出Y 输出 3Y2Y1Y0Y3=A1A1A0 Y3Y2Y1Y0 00(0) 0101(5) 01(1) 0110(6) 10(2) 1001(9)11(3) 1110(14)Y2=A1A0 Y1=A0 Y0=A04-140 A1B1 A0B1 0 0 0 A1B0 A0B0A1A0 B1B0A1B0 A0B0 A1B1 A0B1 00Y3 D3 Y2 D2 Y1 D1 Y0 D04-17A被减数减数低位的借位被减数B减数被减数减数C低位的借位 D本位差向高位借位本位差E向高位借位本位差D=∑m(1,2,4,7) =Y1+Y2+Y4+Y7 =Y1+Y2+Y4+Y7 E=∑m(1,2,3,7) =Y1+Y2+Y4+Y70 A B CABC DE 000 00 001 11 010 11 011 01 100 10 101 00 110 00 111 11全减器参考电路1 参考电路1用异或门输入用开关输出用探针用集成芯片用门电路全减器用译码器参考电路2 参考电路2输出用探针.输入用逻辑字发生器全减器参考电路 3用数据选择器输入用逻辑字发生器输出用逻辑分析仪. A B C Sn Cn4-20 CD 00 01 11 10 AB 00 01 11 1 10 1 1 1 1 10 0 0 0 0 0 0 00 0 1 1 1 1 1 14-20 CD 00 01 11 10 AB 00 01 11 1 10 C 0 AB 00 0 01 11 10 1 0 1 0 1 1 1 1 1 1 10 0 0 0 0 1 1 10 04-20 C 0 AB 00 0 01 11 10 1 0 1 0 1 1 1 0 1CD 00 01 11 10 AB 00 01 11 1 10 1 1 1 1 10 0B 0 A 0 0 1 CB A1 C 0 04-21(1) CD 00 01 11 10 AB 1 1 00 1 01 11 10 1 1 D D C 0 AB 00 1 01 11 10 0 1 1 11 D 0 D D /D 0 D0 D D /D4-21(1)1 1 0 1 0 0 0 1CD 00 01 11 10 AB 1 1 00 1 01 11 10 1 1 1 10 1 1 0 0 0 0 14-21(2) CD 00 01 11 10 AB 1 1 00 1 01 11 1 10 1 1 1 1 11 1 0 1 0 0 0 01 0 1 0 1 1 1 14-21(2) CD 00 01 11 10 AB 1 1 00 1 01 11 1 10 1 C 0 AB 00 1 01 11 1 1 D 1 1 1 1 11 D 0 0 /D /D 1 10 010 /D /D1。
数电第4章习题解答张克农版
974章课后习题解答4.1 根据图题4.1中输入信号R 、S 的波形，画出图4.2.1中的基本RS 锁存器的状态变化波形。
[解]见图解4.1中Q 、Q 的波形。
4.2 根据图题4.2所给的时钟脉冲波形及输入信号R 、S 的波形，画出图4.2.6中时钟控制RS 锁存器输出Q 的波形。
[解]见图解4.2中Q 、Q 的波形。
4.3 主从JK 触发器电路结构如图题4.3.1(a)所示，设初态为0，已知CP 、J 、K 和R 的波形如图题4.3所示，试画出Q A 、Q B 的波形。
[解]见图解4.3中Q A 、Q B 的波形。
4.4 图题4.4中各触发器的初始状态Q =0，试画出在触发脉冲CP 作用下各触发器Q 端的电压波形。
[解]见图解4.4中Q 1~Q 8的波形。
图题、解4.1图题、解4.2图题、解4.3984.5画出图题4.5中Q 的波形（忽略触发器的传输延迟时间）。
[解]见图解4.5中Q 的波形。
4.6分别画出图题4.6 (a)、(b)中Q 的波形（忽略触发器的传输延迟时间，假定触发器的初始状态为0）。
【解】见图解4.6中Q 的波形。
图题、解4.4图题、解4.5图题4.699(a)(a)(b)图解4.64.7 图题4.7所示为各种边沿触发器，已知CP 、A 和B 的波形，试画出对应的Q 的波形。
（假定触发器的初始状态为0）。
【解】Q 1、Q 2、Q 3、Q 4的波形见图解4.7所示。
图题4.7100图解4.74.8 试画出图题4.8中P 的波形（忽略触发器的传输延迟时间）。
【解】P 的波形见图解4.8所示。
图解4.84.9 试分析图题4.9所示引入转换电路（在虚线框内）后，整个触发器电路的逻辑功能。
图题4.8101[解] 由于n n n Q K Q J Q +=+1,故具有JK 触发器的功能。
4.10 试用一个T 触发器及逻辑门实现一个D 触发器的功能。
【解】实现电路如图解4.10所示。
图解4.104.11试用一个D 触发器及逻辑门实现一个T 触发器的功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
习
题
4.1在由或非门构成的的RS 锁存器的R 和S 端加上图P4.1所示的波形，试画出其输出端Q
和Q
的电压波形。
S
R
Q
Q
S
R
t
t
图P4.1
4.2在由与非门构成的的RS 锁存器的R 和S 端加上图P4.2所示的波形，试画出其输出端Q 和Q 的电压波形。
R
S
Q
Q
S
R
t
t
图P4.2
4.3在图P4.3所示同步RS 触发器中若CLK 、S 、R 的电压波形如图中所示，试画出Q 和Q 的电压波形。
假定触发器的初始状态为0=Q 。
S Q
Q
R
CLK
图P4.3
4.4在图P4.4所示同步RS 触发器中若CLK 、D S 、D R 、S 、R 各输入端的电压形如图中所示，试画出Q 和Q 的电压波形。
图P4.4
4.5设同步D 触发器的初始状态0=Q ，请画出在图P4.5所示时钟CLK 和输入D 作用下的
Q
和Q
的电压波形。
O
O
t
t
Q Q
D CLK
CLK
D
1D C1
图P4.5
4.6已知CMOS 边沿触发器输入端D 和时钟信号CLK 的电压波形如图P4.6所示，试画出Q 和Q 的电压波形。
假定触发器的初始状态为0=Q 。
图P4.6
4.7已知边沿结构D 触发器各输入端的电压波形如图P4.7所示，试画出D 、Q 和Q 的电压波形。
图P4.7
4.8在CLK 下降沿触发的边沿JK 触发器中，若CLK 、J 、K 的电压波形如图P4.8所示，试画出输出端Q 和Q 的电压波形。
设触发器的初始状态0=Q 。
图P4.8
4.9已知CMOS 边沿JK 触发器各输入端的电压波形如图P4.9所示，试画出Q 和Q 的电压
波形。
图P4.9
4.10设图P4.10中各触发器的初始状态皆为0=Q ，试画出在CLK 信号连续作用下各触发器输出端的电压波形。
1Q CLK
12
Q CLK
03
Q CLK
1J C11K
1J C11K
1J C11K
1T C1
1CLK
4
Q 5
Q CLK
6
Q CLK 7
Q CLK
1J C11K
1J 1K
C111J C11K
18
Q CLK
1S C11R
9
Q CLK
110
Q 1D
C1CLK
1D C1
11
Q CLK
1D C1
12
Q CLK
1T C1
图P4.10
4.11试写出图P4.11（a ）中各电路的次态函数（即11n Q +、12n Q +、13n Q +、1
4n Q +与现态和输入
变量之间的函数式），并画出在图P4.11（b ）所给定信号的作用下，1
1
n Q +、12n Q +、13n Q +、1
4
n Q +(a)
1Q CLK
1J
C11K
CLK
1D C1
1
Q A
B 1S C11R
CLK
A B 2Q 2
Q A B CLK
1T C1
A B 3Q 3
Q 4Q 4
Q
的电压波形。
假定各触发器的初始状态均为0
=Q 。
t t
t
CLK O O A O
B 图P4.11
4.12图P4.12是用CMOS 边沿触发器和或非门组成的脉冲分频电路。
试画出在一系列CLK 脉冲作用下1Q 、2Q 和Z 端对应的输出电压波形。
设触发器的初始状态皆为0=Q 。
图P4.12
4.13试画出图P4.13所示电路1Q 、2Q 的波形图，已知FF 1和FF 2是上升沿触发的JK 触发器，且触发器的初始状态均为0=Q 。
图P4.13
4.14试画出图P4.14电路在图中所示CLK 、D R 信号作用下1Q 、2Q 、3Q 的输出电压波形，并说明1Q 、2Q 、3Q 输出信号的频率与CLK 信号频率之间的关系。
图P4.14
4.15设计一个举重裁判逻辑电路。
在一个主裁判员和两个副裁判员当中，必须有包含主裁判员在内的两人以上认定举动作合格，并按动自己的按钮时，才表示试举成功，此时输出信号Z=1，否则Z=0。
而且，要求这个Z=1的信号能一直保持下去，直到工作人员按动清除按钮为止。