74138设计七段译码器电路图及仿真
38译码器的逻辑功能仿真
输入
输出
A
B
C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
1
101来自011
0
1
1
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
由 74LS138D 译码器真值表可知：按规律改变 ABC 的输入，Y0~Y7 也按照一定规律输 出，且输出端只有一个低电平，其余均为高电平。将字信号发生器三个输出端信号以 “000~111”二进制循环输入到 74LS138D 译码器的输入端 ABC，对比逻辑分析仪显示结果 与 74LS138D 真值表，即可测试 74LS138D 译码器逻辑功能。
三、实验器材
Multisim10 仿真软件及其虚拟仪器库，如 74LS138D、字信号发生器和逻辑分析仪。
四、实验步骤
1. 打开 Multisim10 仿真软件，并按图 1 所示电路将各器件连接。
74138的工作原理如下图所示
74138的工作原理如下图所示：从上图可看出，74138有三个输入端：A0、A1、A2和八个输出端Q0~Q7。
当输入端A0、A1、A2的编码为000时，译码器输出为Q0=0，而Q1~Q7=1。
即Q0对应于A0、A1、A2为000状态，低电平有效。
A0、A1、A2的另外7种组合见后面的真值表。
图中S1、S2、S3为使能控制端，起到控制译码器是否能进行译码的作用。
只有S1为高电平，S2、S3均为低电平时，才能进行译码，否则不论输入羰输入为何值，每个输出端均为1。
下图是输入端A0、A1、A2为000，控制端S1=1、S1=0、S2=0的电平示意图（红色数字为端口电平），大家可按下图进行分析，也可以分析输出端另外七种组合时的输出情况。
74138 三线-八线译码器真值表：一、译码器的定义及功能1. 定义：具有译码功能的逻辑电路称为译码器。
译码即编码的逆过程，将具有特定意义的二进制码进行辨别，并转换成控制信号。
2. 分类：3. 功能：二进制译码器一般原理图一个n→2n译码器结构如上图，n个输入端，2n个输出端。
它是一个多输出逻辑组合电路，对每种可能的输入条件，有且仅有一个输出信号为逻辑“1”，所以我们可以把它当作最小项产生器，一个输出就相应于提取一个最小项。
4. 译码器电路结构：首先我们先来分析两输入译码器结构，由于2输入变量A、B共有4种不同状态的组合，因而可以译出4个输出信号，所以简称为2/4线译码器。
2线-4线译码器逻辑图由图可以写出输出端逻辑表达式：根据输出逻辑表达式可以列出功能表。
由表可知，时无论A、B为何种状态，输出全为1，译码器处于非工作状态。
而当时，对应于AB 的某种状态组合，其中只有一个输出量为0，其余各输出量均为1。
例如：AB=0时，输出Y0=0，Y1~Y3=1，由此可见，译码器是通过输出端的逻辑电平来识别不同的代码。
在我们讲述的这种结构中，输出0表示有效电平，所以就叫做低电平有效。
2线-4线译码器功能表二、集成电路译码器1.74138集成译码器下图为常用的集成译码器74LS138的逻辑图和引脚图。
七段显示译码器
B X L L H H L L H H
A X L H L H L H L H
Y0 H D H H H H H H H
Y1 H H D H H H H H H
Y2 H H H D H H H H H
Y3 H H H H D H H H H
Y4 H H H H H D H H H
Y5 H H H H H H D H H
Y6 H H H H H H H D H
Y7 H H H H H H H H D
L
H H H H H H H H
L L L L L L L L L
X D D D D D D D D
七段显示译码器
计数器 脉冲信号 译码器 驱动器 显示器 KHz
（1）常用的显示器件：LED和LCD显示器。 常用的显示器件：LED和LCD显示器。 显示器
a
a f e g d b c
a
b
b c d e f g
c d e f g
共阳极显示器 共阴极显示器 显示器分段布局图
数 计 器 冲 号 脉 信
码 译 器
7448
LT RBI BI/RBO
. . . g
7448功能框图 功能框图
逻辑功能
十进制 或功能 输 入 LT
RBI
D
C
B
BI/ A RBO a b
输出 c d e f g
字 形
0 1 2 3 14
消 隐 脉冲消隐 灯测试
H H H H H
H × × ×
L L L L
L L L L
L
L
H H H H H L L H
逻辑功能
输 入 功能 LT 消 隐 脉冲消隐 灯测试 RBI D C B A BI/ RBO 输出 a b c d e f 字 g 形
实验五 74138译码器(基于FPGA)
实验五 74138译码器(基于FPGA)2014.11.19一、实验目的：1 、了解可编程数字系统设计的流程；2 、掌握Quartus II 9.0软件的使用方法；3 、掌握原理图输入方式设计数字系统的方法和流程；4、熟悉掌握集成译码器74LS138的应用。
二、实验设备：1、计算机：Quartus II 软件2、Altera DE0 多媒体开发平台3、集成电路：74LS138三、实验内容：74LS138译码器逻辑功能的测试：把译码器的输入接到拨码开关，输出端接8个LED灯，通过拨码开关改变输入的逻辑电平变化来观察LED输出情况，验证3线8线译码器的工作状态。
补充内容：a、74LS138 3-8线译码器b、引脚定义：C、74LS138逻辑功能表Quartus II 9.0编辑步骤：1、Creat a New Project(New Project Wizard)2、New Project Wizard:Directory,Name,Top_Level Entity3、New Project Wizard: Add Files4、New Project Wizard: Family & Device settings5、New Project Wizard: EDA Tool Settings6、Add new design file block diagram /schematic file7、Add new vector waveform file8、Input and output setting9、“Assignment”→“Setting10、“Processing”→“Start Simulation”之后进行FPGA芯片的编程与配置，将计算机与Altera DE0 多媒体开发平台通过数据线进行连接，通过拨码开关改变输入的逻辑电平变化来观察LED输出情况，验证3线8线译码器的工作状态。
3-8译码器74LS138
3-8译码器74LS138引脚图及真值表
74LS138除了3线到8线的基本译码输入输出端外，为便于扩展成更多位的译码电路和实现数据分配功能，74LS138还有三个输入使能端EN1，EN2A和EN2B。
74LS138真值表和内部逻辑图
74LS138真值表和内部逻辑图分别见表1和图1（a）。
图1（c）所示符号图中，输入输出有效用极性指示符表示，同时极性指示符又标明了信号方向。
74138的三个输入使能（又称选通ST）信号之间是与逻辑关系，EN1高电平有效，EN2A 和EN2B低电平有效。
只有在所有使能端都为有效电平（EN1EN2A EN2B=100）时，74138才对输入进行译码，相应输出端为低电平，即输出信号为低电平有效。
在EN1EN2A EN2B≠100时，译码器停止译码，输出无效电平（高电平）。
图1 3线－8线译码器74LS138
（a）逻辑图（b）方框图（c）符号图
表1 74LS138真值表
集成译码器通过给使能端施加恰当的控制信号，就可以扩展其输入位数。
以下用74138为例，
说明集成译码器扩展应用的方法。
图3中，用两片74138实现4线/16线的译码器。
图3 74138扩展成4/16线译码器
74LS138引脚图
图4 74138引脚图。
七段译码器实验报告
综合实验一七段译码器班级——姓名——学号————一、实验目的用VHDL语言设计七段译码器二、实验内容观察七段数码管的真值表，用VHDL语言设计七段译码器三、实验方法采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是MaxplusⅡ软件仿真平台，采用的硬件平台是AlteraEPF10K20TI144_4的FPGA实验箱。
四、实验步骤1. 输入源代码。
打开Maxplus ，点击File -> Project -> Name ,新建工程名为“se7_decoder”，完成点击OK。
然后点击File -> New ,选择Text Editor file ,完成点击OK。
最后输入七段译码器的VHDL 源代码并保存为当前工程名。
2.调试编译。
选择芯片类型：点击Assign -> Device ,选择芯片类型为EPF10K20TI144-4 ，完成点击OK。
再点击MAX+plusII下的Compiler ，直到调试成功如图:3.波形仿真。
点击MAX+plusII-> waveform editor-> Node -> Enter nodes from SNF-> List-> =>-> OK，右击各引脚，设置输入信号值、周期和结束时间，点击存盘，点击MAX+plusII -> Simulator完成波形仿真。
4.时序分析。
点击MAX+plusII下的Timing Analyzer ，完成时序分析如图所示:5. 引脚锁定。
点击Assign -> Pin/Location/Chip，添加各引脚信息，再对文件重新编译一次。
6. 编程下载。
连接好计算机和实验箱，打开电源。
点击MAX+plusII -> Programer →Configure完成下载，验证。
实验小结：总体来说，这次实验完成的还算顺利，初步了解了一点VHDL代码的编写，好像这个代码和真值表密切相关，把他们之间的对应关系找出来就行了，其他不在范围的要用强制规定一下，应该是起排除干扰的作用吧，或者像Ｃ＋＋抛出异常也应该可以。
七段显示译码器资料讲解
此课件下载可自行编辑修改，仅供参考！ 感谢您的支持，我们努力做得更好！谢谢
3.4.3 数据分配器
数据分配器：相当于有多个输出的单刀多掷开关， 将从一个数据源来的数据分时送到多个不同的通 道上去的逻辑电路。
Y0 Y1 数据输入
Y7 通道选择信号
例：用译码器实现数据分配器
数据输入
D
Y
0
Y
1
74138
Y
2
Y
3
G
2A
Y
4
Y
5
Y
6
Y
7
A
A
AG
G
0
1
2
2B
1
0１0
地址 输入
１
EN
七段显示译码器
（2）集成电路显示译码器7448
3个控制端
逻辑图
4个输入端
7个输出端
C B A
LT
RBI BI/RBO
a b
7448
.
.
.ห้องสมุดไป่ตู้
g
7448功能框图
逻辑功能
十进制
输入
BI/
输出
字
或功能 LT RBI D C B A RBO a b c d e f g 形
0 H H L L L L H HHH H H H L
D
数据输出
Y 2(G 1G 2AG 2B )A 2A 1A 0G 2A
74138译码器作为数据分配器时的功能表
输入
输出
G1 G2B G2A C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
L L X X X XHHHHHHHH
HLDL L LDHHHHHHH HLDL LHHDHHHHHH H L D L H L HHDHHHHH H L D L HHHHHDHHHH HLDHL LHHHHDHHH H L DH L HHHHHHDHH H L DHH L HHHHHHDH H L DHHHHHHHHHHD
七段显示译码器电路设计精品文档8页
题目：七段显示译码器电路设计专业：生产过程自动化专业班级：生产过程0901姓名：学号：指导老师：杨旭目录第一节绪论……………………………………………………………………………..1.1本设计的任务和主要内容………………………………………………………………..1.2基本工作原理及原理框图………………………………………………………………...第二节硬件电路的设计…………………………………………………………………2.1BCD译码器选择与设计…………………………………………………………………….2.2LED显示器的设计……………………………………………………………………………2.3总的设计……………………………………………………………………………………第四节设计总结…………………………………………………………………………第一节绪论本课程设计的七段译码器主要以BCD译码器或LED显示器为主要部件，应用集成门电路组成的一个具有译码和显示的装置。
其中BCD 译码器采用8421BCD译码器，即----七段显示译码器（74LS48）型。
LED显示器是由发光二极管组成的，LED显示器分共阴极和共阳极两种型号，共阴极LED显示器的发光二级管阴极接地，共阳极LED显示器的发光二极管阳极并联。
最后把BCD译码器或LED显示器组成了的装置就具有了显示和译码的功能。
此七段译码器也就成功了。
1.1设计的任务和本主要内容1）运用LED显示器或BCD译码器实现一定的功能2）写出详细的实验报告1.2基本工作原理及原理框图基本工作原理及原理框图如下：第二节硬件的设计BCD译码器选择与设计发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。
分段式显示器(LED数码管)由7条线段围成字型，每一段包含一个发光二极管。
外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。
74HC138译码器实验
74HC138译码器实验一、实验目的掌握74138电路的基本知识及由软件编译的译码器控制方式。
二、实验说明译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
三、实验步骤由软件控制138译码器的工作方式，可以改变A,B,C 的端口而改变其译码输出JD6口接8位发光二极管JD10，显示译码输出值。
本实验要用到单片机最小应用系统（F1区）、八位逻辑电平输出（B1区）、十六位逻辑电平显示（I4区）和译码器模块（C5区）。
1、单片机最小应用系统CPU 的P1口JD1F 接138译码器上的JD2C,而138译码器的JD3C 接到十六位逻辑显示JD2I ，A 、B 、C 接八位逻辑电平输出的K2，K1，K0。
（K2为低位，K0为高位如要选择Y1，K2、K1、K0对应的值为001）2、用串行数据通信线连接计算机与仿真器，把仿真器插到模块的锁紧插座中，请注意仿真器的方向：缺口朝上。
3、打开Keil uVision2仿真软件，首先建立本实验的项目文件，接着添加“TH27_74138译码程序.ASM ”源程序，进行编译，直到编译无误。
4、编译无误后，全速运行程序。
改变K0，K1，K2的状态观察发光二极管的显示，是否与控制端口的对应。
5、也可以把源程序编译成可执行文件，用ISP 烧录器烧录到89S52/89S51芯片中。
（ISP 烧录器的使用查看附录二）四、实验程序（见光盘中的程序文件夹） 五、原理图A 1B 2C3G2A 4G2B 5G16Y77Y69Y510Y411Y312Y213Y114Y015U6C74LS13812345678JD2C12345678JD3C Y0-7ABC。
译码器应用的实验原理图
译码器应用的实验原理图1. 介绍在数字电子电路中，译码器是一种用于将一组输入信号转换成相应的输出信号的设备。
它通常是使用逻辑门实现的，常用于将数字编码转换成特定的功能。
本文将介绍译码器的原理，并给出一个实验原理图。
2. 译码器原理译码器的基本原理是根据输入信号的电平状态，选择相应的输出。
它可以将输入的数字编码转换成与之对应的输出信号。
一般来说，译码器具有多个输入和多个输出，输入信号的编码决定了输出信号的状态。
常见的译码器包括二-四译码器、三-八译码器、BCD-七段译码器等。
二-四译码器常用于将二进制编码转换成四个输出信号，而三-八译码器可将三位二进制信号转换成八位输出信号。
3. 实验原理图下面是一个使用74LS138芯片实现的三-八译码器的实验原理图：____A0 ---| |B0 ---| |C0 ---| |--- Y0/G1---| |/G2---| |/G3---| |--- Y1|chip|A1 ---| |B1 ---| |C1 ---| |--- Y2|____|•A0, A1：两个并行输入引脚，用于输入二进制信号的最低位和次低位。
•B0, B1：两个并行输入引脚，用于输入二进制信号的第三位和第四位。
•C0, C1：两个并行输入引脚，用于输入二进制信号的最高位和次高位。
•/G1, /G2, /G3：三个使能引脚，用于选择输出信号。
•Y0, Y1, Y2：三个输出引脚，用于输出转换后的信号。
4. 使用方法使用上述的实验原理图进行译码器实验时，首先需要将二进制信号以适当的电平输入到6个引脚(A0, A1, B0, B1, C0, C1)上。
然后，根据需要选择对应的使能引脚(/G1, /G2, /G3)。
例如，我们想要将二进制编码101转换成对应的输出信号，可以将A1和C0引脚连接到VCC电源上以获得高电平，将A0和B0引脚连接到GND以获得低电平，将B1和C1引脚连接到VCC以获得高电平。
(完整word版)验证74138译码器功能
EDA设计（二）VHDL语言实验报告验证74138译码器功能实验名称：姓名：学号:班级:实验时间：一、 实验目的1、熟悉quartus 软件的功能。
2、验证3线—8线74138译码器的功能。
二、 实验原理74138有3个输入端，3个使能输入端口，3个输入端口分别是 A 、B 、C ，其中C 是高位，A 是低位.3个使能输入端口分别是G1，G2AN,G2BN ，只有当G2AN=G2BN=0,G1=1时，译码器才能正常工作，否 则译码器处于禁止状态，所有输出端为高电平。
当译码器正常工作时， 74138译码器的逻辑功能表如下图所示:三、 实验内容1. 打开quartus ii 软件，新建工程,然后为工程和顶层文件命名，并选择工作库。
完成后,根据所使用的设备选择合适的器件,而此次试验所使用的器件为cyclone 中的EP1C3T144C8。
2. 工程建完后，新建文件，new 对话框中选择device design files 标签下的block diagram/schematicfile，在此界面下画出原理图，然后保存文件。
G 1 G 2* C B A Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 700000000100001111001100110101010101111111111011111111110111111111101111111111011111111110111111111101111111111011111111110G 2*=G 2A +G 2B3.对原理图进行编译,当编译状态栏显示为100%时，进行下一步。
4.新建波形文件,在new对话框中选择others files标签下的vector waveform file，在此界面下，先导入所有节点，并且为各个输入端列出各种可能情况，设置测试的总的时间周期，然后进行时序波形仿真，得到如下波形图:5.分配管脚：在assignments的下拉菜单中，选择assignment editor,在此对话框中,点击pin按钮，并在location中选择合适的管脚，然后对波形进行编译.6.下载文件：在tool下拉菜单中，选择programmer,在此对话框中选择program/configure，并单击hardware setup对硬件进行设置。
74138的工作原理如下图所示
74138的工作原理如下图所示：从上图可看出，74138有三个输入端：A0、A1、A2和八个输出端Q0~Q7。
当输入端A0、A1、A2的编码为000时，译码器输出为Q0=0，而Q1~Q7=1。
即Q0对应于A0、A1、A2为000状态，低电平有效。
A0、A1、A2的另外7种组合见后面的真值表。
图中S1、S2、S3为使能控制端，起到控制译码器是否能进行译码的作用。
只有S1为高电平，S2、S3均为低电平时，才能进行译码，否则不论输入羰输入为何值，每个输出端均为1。
下图是输入端A0、A1、A2为000，控制端S1=1、S1=0、S2=0的电平示意图（红色数字为端口电平），大家可按下图进行分析，也可以分析输出端另外七种组合时的输出情况。
74138 三线-八线译码器真值表：一、译码器的定义及功能1. 定义：具有译码功能的逻辑电路称为译码器。
译码即编码的逆过程，将具有特定意义的二进制码进行辨别，并转换成控制信号。
2. 分类：3. 功能：二进制译码器一般原理图一个n→2n译码器结构如上图，n个输入端，2n个输出端。
它是一个多输出逻辑组合电路，对每种可能的输入条件，有且仅有一个输出信号为逻辑“1”，所以我们可以把它当作最小项产生器，一个输出就相应于提取一个最小项。
4. 译码器电路结构：首先我们先来分析两输入译码器结构，由于2输入变量A、B共有4种不同状态的组合，因而可以译出4个输出信号，所以简称为2/4线译码器。
2线-4线译码器逻辑图由图可以写出输出端逻辑表达式：根据输出逻辑表达式可以列出功能表。
由表可知，时无论A、B为何种状态，输出全为1，译码器处于非工作状态。
而当时，对应于AB 的某种状态组合，其中只有一个输出量为0，其余各输出量均为1。
例如：AB=0时，输出Y0=0，Y1~Y3=1，由此可见，译码器是通过输出端的逻辑电平来识别不同的代码。
在我们讲述的这种结构中，输出0表示有效电平，所以就叫做低电平有效。
2线-4线译码器功能表二、集成电路译码器1.74138集成译码器下图为常用的集成译码器74LS138的逻辑图和引脚图。
BCD七段显示译码器电路图
BCD七段显示译码器电路图发布:2011-08-30 | 作者: | 来源: tangya ohua| 查看:3641次| 用户关注：BCD七段显示译码器发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。
分段式显示器(LED数码管)由7条线段围成字型，每一段包含一个发光二极管。
外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。
只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。
LED数码管有共阳、共阴之分。
图4-17(a)是共阴式LE D数码管的原理图，图4-17(b)是BCD七段显示译码器发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。
分段式显示器(LED数码管)由7条线段围成字型，每一段包含一个发光二极管。
外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。
只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。
LED 数码管有共阳、共阴之分。
图4 - 17(a)是共阴式LE D数码管的原理图，图4-17(b)是其表示符号。
使用时，公共阴极接地，7个阳极a~g由相应的B CD七段译码器来驱动(控制)，如图4 - 17(c)所示。
BCD七段译码器的输入是一位BC D码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以F a~F g表示)，也称4—7译码器。
若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。
例如，当输入8421码DCB A=0100时，应显示，即要求同时点亮b、c、f、g段，熄灭a、d、e段，故译码器的输出应为Fa~F g=0110011，这也是一组代码，常称为段码。
实验二 7段数码显示译码器
实验二7段数码显示译码器【实验目的】1.设计七段显示译码器，并在实验板上验证2.学习Verilog HDL文本文件进行逻辑设计输入；3.学习设计仿真工具的使用方法；【实验内容】1. 实现BCD/七段显示译码器的“Verilog ”语言设计。
说明：7段显示译码器的输入为：IN0…IN3共5根，7段译码器的逻辑表同学自行设计，要求实现功能为：输入“0…15 ”（二进制），输出“0…9…F ”（显示数码），输出结果应在数码管（共阴）上显示出来。
2. 使用工具为译码器建立一个元件符号3. 设计仿真文件，进行验证。
4.编程下载并在实验箱上进行验证。
【实验原理】7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的。
为了满足16进制数的译码显示，利用Verilog译码程序在FPGA/CPLD中来实现。
首先要设计一段程序，该程序可用case语句表述方法，根据真值表写出程序。
设输入的4位码为IN[3:0],输出控制7段共阴数码管的七位数据为led7[6:0]。
首先完成7段BCD码译码器的设计。
本实验中的7段译码管输出信号led7的7位分别接数码管的7个段，高位在左，低位在右。
如当LED7输出为“1101111”时，数码管的7个段：a,b,c,d,e,f,g分别接1、1、1、1、0、1、1；接有高电平的段发亮，于是数码管显示“9”。
【共阴数码管】【程序源代码】（加注释）module LED7(IN,led7);input [3:0] IN; //定义LED7的4位数据输入端口output [6:0] led7;// 定义LED7的7位数据输出端口reg[6:0] led7; //定义一个模块内部的暂存变量led7[6:0]always @(IN) begin //主块开始case(IN)4'b0000: led7<=7'b0111111;//输入为“0”时,数码管显示“0”4'b0001: led7<=7'b0000110;//以下同理4'b0010: led7<=7'b1011011;4'b0011: led7<=7'b1001111;4'b0100: led7<=7'b1100110;4'b0101: led7<=7'b1101101;4'b0110: led7<=7'b1111101;4'b0111: led7<=7'b0000111;4'b1000: led7<=7'b1111111;4'b1001: led7<=7'b1101111;default: led7<=0; //输入不在“0—9”时，数码管显示“0”endcaseend //主块结束endmodule【RLT电路】【仿真和测试结果】功能分析：在仿真结果中，输入IN采用十进制形式，输出led7采用二进制形式。