二位二进制计数器(DOC)
电工电子技术基础知识点详解3-1-1-二进制计数器
74LS197
CT/ LD CR
D3 D2 D1 D0
逻辑功能示意图
芯片内有一个二进制计数器和一个八进制计数器
CP下降沿( )触发器翻转
有置“0”端和置数端，低电平有效。
2. 同步二进制计数器
同步计数器：计数脉冲同时接到各位触发器，各位触发器状态的变 换与计数脉冲同步。
异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因 而工作速度较慢。
Q2
Q1
Q0
与关系
Q
J FF3
QJ
FF2
Q
J FF1
J
Q FF0
K
K
K
K
Q
Q
Q
Q
RD
CP
由主从型 JK 触发器组成的同步四位二进制加法计数器
计数脉冲同时加到各位触发器上，当每个到来后触发器状态是 否改变要看J、K的状态。
Q3
Q2
Q1
Q0 最低位触发器FF0每一个
与关系
脉冲就翻转一次；
Q
J FF3
K
JK触发器构成减法计数器
74LS197集成4位异步二进制加法计数器
U CC C R Q 3 D 3 D1 Q 1 C P0
Q3 Q2 Q1 Q0
14 13 12 11 10 9
8 74LS197
CP1
CP0 12 3 45 6
7
C T/ L D Q 2 D 2 D 0 Q 0 C P1 G N D
小结
2. 同步二进制计数器
74LS161型四位同步二进制计数器
(a) 外引线排列图； (b) 逻辑符号
表21.3.4 74LS161型同步二进制计数器的功能表
二进制—搜狗百科
二进制—搜狗百科展开全文二进制十进制数转换为二进制数、八进制数、十六进制数的方法：二进制数、八进制数、十六进制数转换为十进制数的方法：按权展开求和法二进制与十进制（1）二进制转十进制方法：“按权展开求和”例：（1011.01） 2 =（1×2^3+0×2^2+1×2^1+1×2^0+0×2^(-1)+1×2^(-2) ）10 =（8+0+2+1+0+0.25）10=（11.25）10规律：个位上的数字的次数是0，十位上的数字的次数是1，......，依次递增，而十分位的数字的次数是-1，百分位上数字的次数是-2，......，依次递减。
注意：不是任何一个十进制小数都能转换成有限位的二进制数。
（2）十进制转二进制· 十进制整数转二进制数：“除以2取余，逆序排列”（除二取余法）例：（89）10 =（1011001）289÷2 (1)44÷2 022÷2 011÷2 (1)5÷2 (1)2÷2 01· 十进制小数转二进制数：“乘以2取整，顺序排列”（乘2取整法）例： (0．625)10= (0．101)20.625X2=1.25 (1)0.25 X2=0.50 00.50 X2=1.00 (1)十进制1至100的二进制表示：0=01=12=103=114=1005=1016=1107=1118=10009=1001 10=1010 11=1011 12=1100 13=1101 14=1110 15=1111 16=10000 17=10001 18=10010 19=10011 20=10100 21=10101 22=10110 23=10111 24=11000 25=11001 26=11010 27=11011 28=11100 29=11101 30=11110 31=11111 32=100000 33=100001 34=100010 35=10001137=100101 38=100110 39=100111 40=101000 41=101001 42=101010 43=101011 44=101100 45=101101 46=101110 47=101111 48=110000 49=110001 50=110010 51=110011 52=110100 53=110101 54=110110 55=110111 56=111000 57=111001 58=111010 59=111011 60=111100 61=111101 62=111110 63=111111 64=1000000 65=100000167=1000011 68=1000100 69=1000101 70=1000110 71=1000111 72=1001000 73=1001001 74=1001010 75=1001011 76=1001100 77=1001101 78=1001110 79=1001111 80=1010000 81=1010001 82=1010010 83=1010011 84=1010100 85=1010101 86=1010110 87=1010111 88=1011000 89=1011001 90=1011010 91=1011011 92=1011100 93=1011101 94=1011110 95=101111197=1100001 98=1100010 99=1100011 100=1100100 101=1100101 102=1100110 103=1100111 104=1101000 105=1101001 106=1101010 107=1101011 108=1101100 109=1101101 110=1101110 111=1101111 112=1110000 113=1110001 114=1110010 115=1110011 116=1110100 117=1110101 118=1110110 119=1110111 120=1111000 121=1111001 122=1111010 123=1111011 124=1111100 125=1111101127=1111111128=10000000八进制与二进制二进制数转换成八进制数：从小数点开始，整数部分向左、小数部分向右，每3位为一组用一位八进制数的数字表示，不足3位的要用“0”补足3位，就得到一个八进制数。
二进制计算机采用的主要逻辑元件
主题：二进制计算机的主要逻辑元件一、概述二进制计算机是当今世界上最广泛使用的计算机系统。
它们采用二进制系统来表示和处理数据和指令。
在二进制计算机中，存在着一些主要的逻辑元件，它们在计算机的运行中起着至关重要的作用。
二、主要逻辑元件1. 逻辑门逻辑门是构成计算机的基本逻辑元件。
它们能够执行基本的逻辑运算，如与、或、非等。
常见的逻辑门有与门、或门、非门等。
在计算机中，逻辑门被组合成各种复杂的逻辑电路，用来实现各种功能。
2. 寄存器寄存器是一种用来存储数据的元件。
在计算机中，寄存器通常用来存储临时数据、位置区域或指令。
寄存器的大小通常是以位（bit）来表示的，如8位寄存器、16位寄存器等。
3. 存储器存储器是计算机中用来存储数据和指令的元件。
存储器分为内存和外存，内存通常指的是随机存取存储器（RAM），它用来存储正在运行的程序和数据；外存通常指的是磁盘或固态硬盘，它用来存储长期的数据和程序。
4. ALU（算术逻辑单元）ALU是计算机中用来执行算术和逻辑运算的部件。
它能够执行加、减、乘、除等算术运算，也能够执行与、或、非等逻辑运算。
5. 控制单元控制单元是计算机中用来控制指令执行顺序的部件。
它能够从存储器中取出指令，解码指令，并且控制各个部件的工作。
6. 时钟时钟是计算机中用来同步各个部件工作的部件。
它能够在一个固定的时间间隔内发出脉冲信号，使得各个部件按照统一的节拍工作。
7. 数据总线数据总线是计算机中用来传输数据的通道。
它能够同时传输多位数据，如8位、16位、32位等。
8. 位置区域总线位置区域总线是计算机中用来传输位置区域信息的通道。
它能够指示存储器中的特定位置。
9. 控制总线控制总线是计算机中用来传输控制信号的通道。
它能够传输各种控制信号，如读写信号、中断信号等。
三、总结二进制计算机中的主要逻辑元件包括逻辑门、寄存器、存储器、ALU、控制单元、时钟、数据总线、位置区域总线和控制总线。
它们共同构成了计算机的基本操作和功能。
计数器
引言计数器是数字系统中用的较多的基本逻辑器件，也是现代最常用的时序电路之一，它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列。
例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类不胜枚举，按触发器动作动作分类，可以分为同步计数器和异步计数器；按照计数数值增减分类，可以分为加计数器、减计数器和可逆计数器；按照编码分类，又可以分为二进制码计数器、BCD码计数器、循环码计数器。
此外，有时也会按照计数器的计数容量来区分，如五进制、十进制计数器等等。
1设计构思及理论根据电路的设计要求，要实现二―五―十进制计数，可以先实现十进制计数，然后通过倍频产生五进制计数和二进制计数；也可以先实现二进制计数和五进制计数，然后把它们连接起来进而产生十进制计数。
对比以上两种方法，明显后面的方法比较容易实现，而且实现所需的门电路也比较少，因而选择用第二种方法来进行设计。
1.1 二进制计数的原理二进制计数的原理图如图1.1.1所示，可以用一个T触发器接成一个'T触发器，这样在时钟的作用下，每来一个时钟触发器的输出与前一个状态相反，这样就够成了一个二进制计数器。
图1.1.1 二进制计数原理图图1.1.2 二进制计数波形图1.2 五进制计数的原理五进制计数的原理图如图2.2.1所示，要进行五进制计数，至少要有3个存储状态的触发器，本原理图中选用两个JK 触发器和一个'T 触发器构成五进制计数器，在时钟的作用下就可以进行五进制计数。
图1.2.1 五进制计数原理图图1.2.2 五进制计数波形图2 系统电路的设计及原理说明2.1 系统框图及说明图2.1.1 十进制计数框图图2.1.2 二-五进制计数框图根据设计的要求，在构成十进制计数器时，只需将二进制计数器和五进制计数器级联起来，即将二进制计数器的输出作为五进制计数器的时钟输入接起来就可以实现十进制计数了。
而在进行二-五进制计数时，可以将五进制计数器的输出作为二进制计数器的时钟输入，外部时钟输入到五进制计数器的时钟输入端即可在一个外部输入时钟的控制下分u oClk u ou 1别产生二进制计数和五进制计数了。
电子技术基础课后答案_第四版_数字部分(康华光编)
1.1.1 一数字信号的波形如图1.1.1所示，试问该波形所代表的二进制数是什么？解：0101 10101.2.1 试按表1.2.1所列的数字集成电路的分类依据，指出下列器件属于何种集成度器件：(1) 微处理器；(2) IC 计算器；(3) IC 加法器；(4) 逻辑门；(5) 4兆位存储器IC 。
解：(1) 微处理器属于超大规模；(2) IC 计算器属于大规模；(3) IC 加法器属于中规模；(4) 逻辑门属于小规模；(5) 4兆位存储器IC 属于甚大规模。
1.3.1 将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD 码（要求转换误差不大于2-4）：(1) 43 (2) 127 (3) 254.25 (4) 2.718 解：(1) 43D=101011B=53O=2BH ； 43的BCD 编码为0100 0011BCD 。
(2) 127D=1111111B=177O=7FH ； 127的BCD 编码为0001 0010 0111BCD 。
(3) 254.25D=11111110.01B=376.2O=FE.4H ； 0010 0101 0100.0010 0101BCD 。
(4) 2.718D=10.1011 0111B=2.56O=2.B7H ； 0010.0111 0001 1000BCD 。
1.3.3 将下列每一二进制数转换为十六进制码：(1) 101001B (2) 11.01101B解：(1) 101001B=29H (2) 11.01101B=3.68H1.3.4 将下列十进制转换为十六进制数：(1) 500D (2) 59D (3) 0.34D (4) 1002.45D解：(1) 500D=1F4H (2) 59D=3BH (3) 0.34D=0.570AH(4) 1002.45D=3EA.7333H1.3.5 将下列十六进制数转换为二进制数：(1) 23F.45H (2) A040.51H解：(1) 23F.45H=10 0011 1111.0100 0101B(2) A040.51H=1010 0000 0100 0000.0101 0001B1.3.6 将下列十六进制数转换为十进制数：(1) 103.2H (2) A45D.0BCH解：(1) 103.2H=259.125D (2) A45D.0BCH=41024.046D2.4.3 解：(1) LSTTL 驱动同类门mA I O L 8(max)= mA I IL 4.0(max)= 204.08==mA mA N OLmAI O H 4.0(max)= mA I IH 02.0(max)= 2002.04.0==mA mAN OHN=20 (2) LSTTL 驱动基本TTL 门mA I O L 8(max)= mA I IL 6.1(max)= 56.18==mA mAN OLmAI O H 4.0(max)= mA I IH 04.0(max)= 1004.04.0==mA mA N OHN=5 2.4.5 解：ED BC ABE D BC AB L +++=⋅⋅⋅=__________________________ 2.6.3 解：B=0时，传输门开通，L=A ；B=1时，传输门关闭，A 相当于经过3个反相器到达输出L ，L=AA B L0 0 00 1 11 0 11 1 0 所以，B A B A B A L ⊕=+=2.7.1 解：C ，__________BC C B =D ，__________DE D E =__________DE BC ⋅，______________________________________________________)(DE BC A DE BC A +=⋅__________GF AF ⋅，_______________________________________________________________________)()(G A EF GF AF E GF AF E +=+=⋅____________________________________________________________________)()()()(G A EF DE BC A G A EF DE BC A L +++=+⋅+= 2.7.2 解：B A B A B A B A AB A B B A ⊕=+=+⋅=⋅⋅)(__________________________B A L ⊕==A ⊙B 2.9.11 解：当没有车辆行驶时，道路的状态设为0，有车辆行驶时，道路的状态为1；通道允许行驶时的状态设为1，不允许行驶时的状态设为0。
专升本数字电子技术试卷答案
专升本《数字电子技术》一、（共75题,共150分）1. （10001100）BCD码表示的数是（）。
（2分）A.二进制数B.八进制数C.十进制数D.十六进制数标准答案：C2. 下面4种逻辑关系中符合与非逻辑关系的是（）。
（2分）A.输入不同，输出为0B.输入有0，输出为0C.输入全1，输出为1D.输入全0，输出为1标准答案：D3. 下面各最小项中,与最小项ABC相邻的最小项是（）。
（2分）A.B.C.D.标准答案：A4. 逻辑函数F (X，Y，Z ) =(2，3，6，7)的最简与或表达式是（）。
（2分）A.F=XB.F=YC.F=ZD.F=XY标准答案：B5. 逻辑函数，约束条件:。
其最简与或表达式是（）。
（2分）A.B.C.D.标准答案：D6. 电路及有关波形如下图所示，输出Q 的波形是（）。
（2分）A.B.C.D.标准答案：A7. 下面给出的4个CMOS逻辑门中,输出为高电平的是（）。
（2分）A.B.C.D.标准答案：B8. 对于CMOS门电路,下面4种说法中正确的是（）。
（2分）A.输入端悬空将造成门电路损坏。
B.输入端悬空时相当于接低电平。
C.输入端悬空时相当于接高电平。
D.输入端悬空对门电路工作无影响。
标准答案：A9. 图示电路的逻辑表达式是（）。
（2分）A.B.C.D.标准答案：C10. 下面各门电路中,输出端Y=0的是（）。
（2分）A.B.C.D.标准答案：C11. 图示三态门组成的电路中,保证电路正常工作的条件是（）。
（2分）A.任何时刻,中最多只能有2个为低电平B.任何时刻，不能同时为低电平C.任何时刻,均可同时为低电平D.任何时刻,均不能为高电平标准答案：B12. 优先编码器正常工作时（）。
（2分）A.要求任何时刻至多只能出现1个输入信号B.任何时刻允许出现多个信号,但只对任意一个信号编码C.任何时刻允许出现多个信号,但根据优先级别只对一个信号编码D.任何时刻允许出现多个信号,并对每个信号同时编码标准答案：C13. 译码器的功能是（）。
计数器
第五章 时序逻辑电路
一位四位的同步二进制计数器有24个状态，二个
四位同步二进制可构成八位二进制计数器，级联方 式为：
当低位Q为1111时，在下一个时钟作用下，Q回
到0000并产生进位C0
C0=Q3Q2Q1Q0 可构成 28=256 个状态。
CP X CP X CP CP X CP X CP
第五章 时序逻辑电路
用同步清零设计32#：
Cr Q0Q3Q2Q1Q0
用异步清零设计32# ： Cr Q1
三、非二进制计数器：
（一） BCD异步十进制计数器：
第五章 时序逻辑电路
分析：
第五章 时序逻辑电路
异步5#计数器
第五章 时序逻辑电路
10#计数器（无规则计数）
第五章 时序逻辑电路
第五章 时序逻辑电路
异步清零
异步置9
第五章 时序逻辑电路
90的应用：
1．用90构成8421码六进 制计数器 方法： 令 R0(1) = QB ， R0(2) = QC
0110→0000
第五章 时序逻辑电路
2．用90计数器构成36进制8421码计数器
用两片74LS 90构成 36 进制8421码计数器，个 位片的 QD可以给十位片提供计数脉冲信号，当出现 (0011 0110—36)状态时，个位十位同时清零。
异步计数器的特点： 优点:结构简单； 缺点：①工作频 率较低; ②存在竞 争冒险。
第五章 时序逻辑电路
(三)8421码同步十进制计数器 74LS160同步置数
（四）集成同步十进制可逆计数器 74LS168
计数器的原理
计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。
图中4个触发器F0~F3均处于计数工作状态。
计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。
低位触发器的Q端与高位触发器的CP端相连。
每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0端R D并联，作为清0端，清0后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。
计数器的原理
计数器的原理为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。
计数脉冲和各触发器输出端的波形如图2所示。
图2直观地反映出最低位触发器Q0在CP 脉冲后沿触发，而各高位触发器又是在相邻低位触发器输出波形的后沿触发。
从图中还可以看出每经过一级触发器，脉冲波形的周期就增加1倍，即频率降低一半，则从Q0引出的脉冲对计数脉冲为两（21）分频，从Q1引出的脉冲对计数脉冲为四（22）分频，依此类推，从n位触发器输出端Q n引出的脉冲对计数脉冲为2n分频，因此，计数器可以用于分频电路。
对异步二进制加法计数器的特点归纳如下：1）计数器由若干个计数型触发器所组成，各触发器之间的连接方式取决于触发器的类型。
如由脉冲下降沿触发的触发器组成，则进位信号从Q端引出，如用脉冲上升沿触发的触发器构成计数器，则进位信号从Q端引出。
2）n个触发器具有2n个状态，其计数容量（即能记住的最大二进制数）为2n-1。
表1 4位异步二进制加法计数器状态表3）图1所示的二进制计数器的CP脉冲只加到最低位触发器，其他各位触发器则由相邻低位触发器的进位脉冲来触发，因此其状态的变换有先有后，是异步的，其计数的速度难以提高。
二进制计数器及其变体,Verilog
已经掌握：∙可编程逻辑基础∙Verilog HDL基础∙使用Verilog设计的Quartus II入门指南∙使用Verilog设计的ModelSIm入门指南内容1 free-running二进制计数器自由运行二进制计数器就是按照二进制形式不断循环计数。
例如，4位的二进制计数器的从0000数到1111，然后翻回来重新数。
代码1 free-runing二进制计数器次态逻辑是一个自增器，即给寄存器的当前值加1。
由于使用了“+”运算符，因此也暗示了当r_reg到达1111的时候之后，会翻回来变成0000。
这个电路也包括一个输出状态信号，max_tick。
每当计数器到达最大值——1111（等同于2^N-1），就会插入一个max_tick，即max_tick变为高电平。
所谓tick即一个时刻，比方说我们把1分钟可以分为60个tick，那么每一秒都会产生一个tick。
此处的max_tick正是这种意义的信号，相应的，具有同类属性的信号我们都会加上_tick这个后缀。
tick信号常用于连接不同频率的时序电路。
2 Universal二进制计数器通用二进制计数器，可递增或递减计数，亦可载入指定的值，也可被异步清零。
其查找表如表1所示。
注意rst_n和syn_clr信号的区别，前者是异步复位，且仅应该用于系统的初始化；后者为同步复位，只在时钟的上升沿被采样，可被用于一般的同步设计中。
表1 通用二进制计数器的查找表代码2 通用二进制计数器按照查找表设计的次态逻辑，被放在一个always块内，并且使用if-else-if来控制所需优先性的操作。
3 模-m计数器模-m计数器，从0计数到m-1，然后翻过来重新计数。
代码3所示的参数化的模-m计数器有两个参数：M，指定计数的范围为[0, M-1]；N，指定M个数需要多少位宽来存储，其值为大于或等于log2(M)的整数。
代码3 模-m计数器（缺省为模-10）次态逻辑由一个条件语句组成：如果计数器数到M-1，那么新的值就会被清零；否则它将自增。
二进制串行计数器4060
二进制串行计数器/分频器数字电路二进制串行计数器/分频器，其用途广泛，如用作分频、时间延迟和D/A转换等。
该类电路接十分简单，只要电路线无误，使用方法正确，一装而成。
常见的二进制串行计数器/分频器有：7位二进制串行计数器/分频器CD4024，12位的CD4040和14位的CD4060等。
所述的三种CMOS集成电路均有共同点：有两个输入端、即一个时钟输入端CP、一个清零端Cr；计数的每个位均有对应的分频输出（CD4060除外）；输入脉冲的计数触发方式均为下降沿触发。
他们的不同点仅是位数不同，即7位、12位、14位等。
因而其分频系数各为27、212和214等。
由此可见，二进制串行计数/分频器，其14位的分频系数（214）最大。
7位二进制串行计数器/分频器CD4024附件:图1是7位二进制串行计数器/分频器CD4024的引脚功能图。
时钟输入端CP下降沿加1计数。
清零端C r为1（高电平）清零，0（低电平）允许计数工作。
7个分频输出端Q1-Q7，空脚为NC。
最大分频系数27，即fQ7= 128 fcpo，fcpo为输入脉冲频率。
图2是用CD4024和R-2R梯形电阻网络实现D/A转换的原理图。
CD4024在这里起开关作用。
计数器的输出端有一个缓冲反相器，输出高电平时，使权电阻接正电源电压VDD，输出为低电平时，使权电阻接电源的负端Vss。
因输出反相器的导通电阻较小，可直接用来推动电阻网络。
只要用一个高阻抗的运算放大器做为权电阻网络输出的电压跟随器，则可将电阻网络的阻值适当选大，从而减小CD4024输出端导通电阻的影响，保证电路的转换精度。
14位二进制串行计数器/分频器CD4060附件:图1是14位二进制串行计数器/分频器CD4060引脚功能图。
CD4060功能比CD4020、CD4040功能更强，其特点是芯片内部自带振荡器，振荡器可外接RC或外接晶振的两种形式，如图2、图3所示。
在电源VDD=10V时，RC振荡器的频率CPO= 2.2RTCT 图5电路中的RS取值应尽量大于RT，而RT的值应大于lkΩ，电容器CT应大于或等于100PFCD4060有14级计数级，但只有Q4-Q10 Q12-Q14共10个引出端，而Q1、Q2、Q3和Q11等4个端头均不引出。
二进制计数器
2019/11/20
(a) 电路图 （b）时序图
12
2．异步二进制减法计数器
必须满足二进制数的减法运算规则：0-1不够减， 应向相邻高位借位，即10-1＝1。
组成二进制减法计数器时，各触发器应当满足： ① 每输入一个计数脉冲，触发器应当翻转一次 （即用T′触发器）； ② 当低位触发器由0变为1时，应输出一个借位信 号加到相邻高位触发器的计数输入端。
2019/11/20
13
（1）JK触发器组成的3位异步二进制减法计数器 （用CP脉冲下降沿触发）。
仿真
图5-16 3位异步二进制减法计数器
2019/11/20
(a)逻辑图 ( b)时序图
14
表5-6 3位二进制减法计数器状态表
CP顺序 0 1 2 3 4 5 6 7 8
Q2 Q1 Q0 000 111 110 101 100 011 010 001 000
8
1000
9
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
16
0000
22
图5-19 4位同步二进制加法计数器的时序图
2019/11/20
23
仿真
图5-20 T40位=同J0步=K二0=进1制加法计数器 T1=J1=K1= Q0
T2=J2=K2= Q1Q0
2019/11/20
器翻转，计数减1。
2019/11/20
25
（2）触发器的翻转条件是：当低位触发器的Q端 全1时再减1，则低位向高位借位。
10－1＝1 100－1＝11 1000－1＝111 10000－1＝1111
二进制计数法
1010
10
1001
9
1000
8
111
7
110
6
101
5
100
4
11
3
10
2
1
1
二进制数 十进制数
= 12
熊二，那我来考考你
练习
（17）10 =（ 10001 ）2
2 17 28
4 2 1 0
…… 1
…… 0 …… 0 …… 0 …… 1
（40）10 =（ 101000 ）2 2 4 0 …… 0
春夏秋冬
一月 二月 三月 四月 五月 六月 七月 八月 九月 十月 十一月 十二月
周一 周二 周三 周四 周五 周六 周日
请认真阅读以下3列数
1、2、3、4、5、6、7、8、9、10 。 91、92、93、94、95、96、97、98、99、100 。 991、992、993、994、995、996、997、998、999、10000。
请在下面的计数器上，按照二进制的方法尝试在计数器的 数位上用圆圈表示珠子画一画，再在旁边写出二进制的数。
二进制就是逢二进一， 如最右边数位上满二 就向前面的数位进一， 每个数位满二后就向 前面的数位进一。
自己尝试写出十进制数1、 2、3转化为二进制数，该 怎么书写？怎么画珠子？
计 数器
10
9
8
7
6
5
4
11
3
10
2
1
1
二进制数 十进制数
2
计 数器
1010 10
1001 9
1000 8
111
7
110
6
101
5
100
计数器的原理
计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。
图中4个触发器F0~F3均处于计数工作状态。
计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。
低位触发器的Q端与高位触发器的CP端相连。
每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0端R D并联，作为清0端，清0后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q 是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。
集成电路 二进制
集成电路二进制
集成电路（Integrated Circuit，简称 IC）是一种将大量电子元件（如晶体管、电阻、电容等）集成在一块小芯片上的电路。
它具有体积小、功耗低、可靠性高、成本低等优点，被广泛应用于计算机、通信、消费电子、汽车电子等领域。
在集成电路中，二进制是一种用于表示数字和逻辑的基数为 2 的数制系统。
在二进制中，只有两个数字：0 和 1，它们可以用来表示计算机中的数据和指令。
二进制的基本运算包括加法、减法、乘法和除法，这些运算可以用电子元件实现。
二进制在集成电路中的应用非常广泛。
例如，在数字电路中，二进制可以用来表示数字、编码和传输信息。
在逻辑电路中，二进制可以用来表示逻辑状态（如真和假、是和否），并用于逻辑运算（如与、或、非）。
总之，二进制是集成电路中非常重要的概念和基础，它为集成电路的设计和制造提供了基础，也是计算机科学和信息技术中不可或缺的一部分。
2bit减法器结构
2bit减法器结构
2位减法器通常由减法器和借位逻辑电路组成。
减法器的输入是两个二进制数（被减数和减数），输出是它们的差。
借位逻辑电路用于处理减法时可能出现的借位情况，确保减法的准确性。
减法器的结构可以采用多种方式，其中一种常见的是采用全加器来实现。
全加器可以用于实现减法器，通过对减数进行取反并加1的方式来实现减法运算。
另一种常见的方式是采用带有借位输入的全加器，这样可以更方便地处理借位的情况。
总的来说，2位减法器的结构包括减法器和借位逻辑电路，可以通过全加器或带有借位输入的全加器来实现。
这种结构能够有效地进行二进制数的减法运算，并确保减法的准确性。
daqmx 二进制
daqmx 二进制
DAQmx是NI（National Instruments）公司开发的一款用于控制数据采集卡的软件，
它提供了一组API，方便实现模拟输入输出、数字输入输出、计数器输入输出等功能。
在DAQmx中，二进制是一种数据类型，用于表示数字信号的状态。
二进制数据只有
两种状态，通常表示为0和1，对应于逻辑上的“真”和“假”或电平的高和低。
在DAQmx中，可以使用二进制数据类型来表示数字信号的状态，例如从传感器读取
的开关状态、传感器位置等。
通过将二进制数据写入到模拟输出通道中，可以将数字
信号转换为模拟信号，控制外部设备的操作。
DAQmx中的二进制是一种用于表示数字信号状态的数据类型，它对于实现数字信号的采集和控制非常重要。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计任务书
学生姓名杜佳专业班级计算机zy1202班
指导教师袁晓玲学院名称计算机科学与技术学院
一、题目：二位二进制计数器。
外部输入X=1时，计数器加1计数，外部输入X=0时，计数器保持不变。
原始条件：使用D触发器( 74 LS 74 )、“与”门( 74 LS 08 )、“或”门( 74 LS
32 )、非门( 74 LS 04 )，设计二位二进制计数器。
二、要求完成设计的主要任务如下：
1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。
2．使用同步时序逻辑电路的设计方法，设计二位二进制计数器。
写出设计中的三个过程。
画出课程设计图。
3．根据74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的二位二进制计数器电路图中标上引脚号。
4．在试验设备上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试二位二进制计数器电路。
5.设计报告书包括：设计内容与设计要求、设计原理和过程、调试分析、心得体会、参考文献。
三、课程设计进度安排
指导教师签名：年月日
系主任（责任教师）签名：年月日
一、实验目的：
1、深入了解和掌握同步时序逻辑电路的设计过程；
2、了解74LS74、74LS08、74LS32、74LS86及74LS04芯片的功能；
3、能够根据电路图连接好实物图，并实现其功能。
学会设计过程中的检验与完善。
二、题目理解和功能描述：
用数字逻辑实验板和若干集成芯片实现如下功能：
利用逻辑电平区域中八盏灯的任三盏作为实验的输入和输出，其中以1盏灯（如K1）作为输入x,用以改变输入的0、1特性，对应两位二进制数的四个状态，二位二进制计数器逻辑结构如图一所示。
计数器输出y 2 y 1
输入x
时钟输入
图1 两位二进制数逻辑结构
当输入x 为1时对应的输出序列：
此时实验板上输出灯的亮暗变化如下：
题目：二位二进制计数器。
外部输入X=1时，计数器加1计数，外部输入X=0时，计数器保持不变。
原始条件：使用D触发器( 74 LS 74 )、“与”门( 74 LS 08 )、“或”门( 74 LS 32 )、非门( 74 LS 04 )，设计二位二进制计数器。
D触发器( 74 LS 74 ) 与”门( 74 LS 08 )
74ls74真值表非门( 74 LS 04 )
或门（74ls32）异或门简图
但实验还需要两个异或门，由于没有提供，所以的自己组装，由下面的结构图，利用两个非门、与门和一个或门组装而成。
异或门逻辑电路图
三．逻辑电路设计
第1步，根据逻辑电路的要求，作出原始状态图和原始状态表，如下图所示。
原始状态图
0 1 0
1 1
0 0 1 0
表1 二位二进制计数器状态表
现态
次态)
1(1+n y )
1(0
+n y
x=0
x=1 00 00 01 01 01 10 10 10 11 11
11
00
00 0001 10
11
第2步，确定激励函数和输出函数。
状态转移真值表
D 2
D 1 D 2=y 2 y 1 + xy 2 + xy 2y 1=y 2⊕xy 1 D1=xy 1 +xy 1=x ⊕y 1
第三步：根据激励函数，同步时序逻辑电路电路图如下图所示。
四、连接线路及调试
实验电路连接
计数器的连接时需注意：
根据设计电路图，对照集成电路名称及引脚编号对电路进行连接。
其中，开关输入x连接k1，时钟输入CP连接单脉冲2,两个状态的输出连接数码显示部分的A5、A6。
连接过程中遵循着如下顺序：
1.连接每一个集成电路的电源（黄色）和接地端(蓝色)，每一个集成电路的电源和地都是并联接入。
2. 给D触发器连入时间脉冲信号。
3. 检查器件的是否能正常工作。
对每一个器件的输入、输出进行检查，以便能顺利进入计数器的连接，减少错误干扰。
4. 给计数器接线，接线顺序依照激励函数表达式的顺序，并在电路图上标注引脚，以免出现漏连、错连的现象。
第一步是检测芯片是否正常工作，检查并确定实验设备上的集成电路是否符合要求。
在检测过程中，导线在插孔中一定要牢固接触，集成电路引脚与引脚之间的连线一定要良好。
注意芯片摆放的方向，避免将芯片接反导致实验的失败。
经检测证明
所有芯片均能正常工作。
连接芯片引脚时必须得查清引脚的含义，在之前的试验中，由于错将
清零的CLR当成了CP导致实验出了问题。
后来在网上搜了一下，得知结
果如下：
注意D触发器引出端符号：
1CP、2CP 时钟输入端
1D、2D 数据输入端
1Q、2Q、、输出端
CLR1、CLR2 直接复位端（低电平有效）
PR1、PR2 直接置位端（低电平有效）后来在网上在检测过程中，电路连接正确时有些芯片往往不能正常工作，反复调试后才发现电路板有些插孔接触不良，需要慢慢转动电线或者插孔换才能正常工作，这也在一定程度上影响了我们的实验。
五、实验结果
1.使得K1的开关向上（输入的信号为1）按击单脉冲按钮，那么得出
结果如下图： 00+1=01。
2.按击单脉冲按钮，得出结果如下图： 01+1=10。
3.按击单脉冲按钮，得出结果如下图： 10+1=11。
4.向下掰动K1的开关，则意味着X输入的值为0。
多次按击单脉冲按钮，得出结果恒如下图： 11+0=11
5.按击单脉冲按钮，得出结果如下图： 11+1=00。
循环跳位：
六、设计总结
课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程.在本次课程设计中，我学到了很多东西，不仅巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。
通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题，但是通过不断地调试最终都一一解决了，这对我积累经验有一定帮助。
同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固，这也对我有一定的警示，一定要温故知新。
二位二进制计数器有多种设计方案，只要能达到实验效果的都算符合要求，可是有的的效果并不理想。
所以需要调试来发现问题，以寻找最佳解决方案，简化实验过程和试验线路也是十分重要的。
因为面板上有部分插槽有问题，可用资源有限，所以尽量简化实验。
同时更简单的实验也便于实施，和寻找问题，是实验成败的一个重点。
同时我们也应该注意连线时的一些问题。
1、刚开始实验时，要检查各个芯片能否正常工作，以防止在最终连成电路后，不至于出现不必要的问题，提高工作效率。
2、导线在插孔中一定要牢固接触，不要发生松动；集成电路引脚与引脚
3、在组合逻辑电路连线时，为了防止连线时出错，可以在每连接一根线以后，在组合逻辑电路图中做一个记号，这样可以避免联线搞错，连线漏掉，多余连线的现象发生。
4标出集成电路引脚。
5实验过程中必须讲究协作精神，分工明细。
连接线路时必须记住插口的次序，否则找不到时再回去搜索会浪费时间，而且常常找不到错误，使得整个线路需要重连。
总之，通过本次课程设计，我对专业的要求有了新的认识。
这是一门实践性很强的学科，需要我们注意对自己动手能力的培养。
同时电路的设计要求做到简明、经济、实用，这就要求我们设计出简单实用的电路，以满足用户的不同需求。
武汉理工大学《计算机硬件综合设计》课程设计说明书
七、参考文献
[1] 《数字逻辑》/胡家宝编著.-北京：机械工业出版社，2006.2;
[2] 百度百科“或门”引脚图:
/view/994899.htm?fr=aladdin
2014/6/21 等
[3] 百度文库:74LS74引脚图及简介
/link?url=NI8GssVqiIodLNkMD6wSo4fd2v6Yg2TS3MYrY DBNXdus5EVZPnLSFOhPRmCLS5VYfwuDe5GE8fgsx2yf50CnUyeDabXo2X-VZApc02ZdAd 3 2014/6/25。